DE69726190T2 - Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen - Google Patents

Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen Download PDF

Info

Publication number
DE69726190T2
DE69726190T2 DE69726190T DE69726190T DE69726190T2 DE 69726190 T2 DE69726190 T2 DE 69726190T2 DE 69726190 T DE69726190 T DE 69726190T DE 69726190 T DE69726190 T DE 69726190T DE 69726190 T2 DE69726190 T2 DE 69726190T2
Authority
DE
Germany
Prior art keywords
islands
signal
island
target
grouping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE69726190T
Other languages
English (en)
Other versions
DE69726190D1 (de
Inventor
G. Darryl WEBSTER
Mario Rueda-Aguilocho
Paul Pickersgill
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ford Motor Co
Original Assignee
Ford Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25254101&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69726190(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Ford Motor Co filed Critical Ford Motor Co
Application granted granted Critical
Publication of DE69726190D1 publication Critical patent/DE69726190D1/de
Publication of DE69726190T2 publication Critical patent/DE69726190T2/de
Anticipated expiration legal-status Critical
Revoked legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/222Completing of printed circuits by adding non-printed jumper connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/029Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0295Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/173Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft allgemein elektronische Schaltungen. Spezieller betrifft die vorliegende Erfindung ein Verfahren der Anordnung von Signal- und Zielinseln oder -bereiche in elektronischen Schaltungen, um mehrere Signal/Zielverbindungs-Konfigurationen bereitzustellen.
  • In elektronischen Schaltungen sind Bauteile an einem Substrat befestigt und die Eingänge und Ausgänge der Bauteile sind durch Kabel – oder typischer Schaltspuren – miteinander verbunden. Schaltspuren verbinden einen Ausgangsanschluß, oder Signalursprung, eines Bauteils elektrisch mit einem Eingangsanschluß, oder Signalziel, eines anderen Bauteils. Eine individuelle Schaltspur kann aus einer einzelnen Bahn bestehen die nur einen Ursprung und ein Ziel aufweist, oder sie kann verzweigt sein um mehrere Ursprünge und/oder Ziele zu haben. In jedem Fall endet jedes Ende einer Schaltspur normalerweise in einer Bondinsel oder Verbindungsbereich, an welcher ein Bauteileingangs- oder -ausgangsanschluß befestigt ist. Wenn eine Schaltung entworfen wird, so wird das Layout allgemein derart gestaltet daß jedes der Bauteile nur in einer Weise auf dem Schaltungssubstrat ausgerichtet werden kann. Es kann jedoch manchmal gewünscht sein, eine Schaltung derart auszulegen, daß eines oder mehrere Bauteile möglicherweise in mehr als einer Weise ausgerichtet werden, so daß unter Verwendung eines einzigen Schaltspuren-Layouts mehr als eine Konfiguration von Signal/Zielverbindungen hergestellt werden kann (siehe z. B. US-A-5 418 455). Diese Idee ist in 1 veranschaulicht. Hier wurden eine Signal-Schaltspur 20, die zwei Signalinseln 21/22 aufweist, und zwei Ziel-Schaltspuren 30, 35, von denen jede jeweils eine Zielinsel 31, 36 aufweist, auf einem Substrat 50 ausgelegt. Die Signalspur 20 ist an einem Ende an einem Ausgangsanschluß (Signalursprung) eines elektronischen Bauteils angebracht, während die Zielspuren 30, 35 jede an einem Eingangsanschluß (Signalziel) eines anderen Bauteils angebracht sind. Obwohl diese Bauteile und ihre Anschlüsse nicht gezeigt sind, sind die Signalursprünge durch einstellige Bezugsnummern 1, 2, 3, und so weiter bezeichnet, und die Signalziele sind durch Bezugsbuchstaben A, B, C, und so weiter bezeichnet.
  • Wurden die Schaltspuren 20/30/35 einmal wie in 1 gezeigt auf dem Substrat 50 ausgelegt, so kann die Schaltung dann mit Bauteilen bestückt werden. An diesem Punkt hat der Substratbestücker die Option, einen Jumper 10 (1) zwischen Signalinsel 21 und Zielinsel 31 anzubringen, um dadurch Signal 1 mit Ziel A zu verbinden; oder (2) zwischen Signalinsel 22 und Zielinsel 36 (wie durch den gestrichelten Umriß eines Jumpers 10 angezeigt), um dadurch Signal 1 mit Ziel B zu verbinden. In jeder Kombination wird eine einzigartige Schaltung erzeugt. Folglich kann man sehen, daß eine einzige Schaltspuren-Anordnung mit Jumpern 10 in mehr als einer Weise bestückt werden kann, um mehr als eine Signal/Zielverbindungs-Kombination (hiernach als eine „SDCC" Bezug genommen) bereitzustellen. Dies bedeutet, daß es möglich ist, anstatt zwei getrennte Schaltspuren-Anordnungen zu produzieren – z. B. zwei unbestückte gedruckte Schaltkarten (PCB's, Printed Circuit Boards; gedruckte Schaltkarten) – welche außer ein paar Signal/Zielverbindungen ähnliche Layouts aufweisen, die vorstehende multikonfigurierbare Inselanordnung zu nutzen, um nur eine derartige Schaltspur/PCB zu produzieren, welche die Möglichkeit besitzt, jede der beiden SDCC's herzustellen. Kurz gesagt kann eine die vorstehende Inselanordnung nutzende Schaltung/PCB den Platz von zwei getrennten, aber ähnlich ausgelegten Schaltungen/PCB's einnehmen.
  • 1 veranschaulicht einen Versuch der bisherigen Technik um mehr als eine SDCC für einen Signalursprung 1 und zwei potentielle Ziele A/B bereitzustellen. Diese Anordnung bietet zwei mögliche SDCC's: 1A (d. h. Signal 1 zu Ziel A) und 1B. 2 veranschaulicht für die bisherige Technik den Fall für zwei Signale 1/2 und zwei Ziele A/B, welcher ebenfalls zwei mögliche Verbindungskombinationen bereitstellt: 1A/2B und 1B/2A. 3 veranschaulicht eine Anordnung von drei Signalen 1/2/3 und 3 Zielen A/B/C, welche einmal mehr zwei mögliche Verbindungskombinationen bietet: 1A/2B/3C und 1B/2C/3A.
  • Aus den in 13 gezeigten Anordnungen sollten mehrere Dinge offensichtlich werden. Erstens kann das Layout der Signale und Ziele in vielen verschiedenen Arten und Weisen neu angeordnet werden um das gleiche Ergebnis zu erzielen. Zum Beispiel veranschaulicht 4 eine der vielen Weisen in denen die drei Signale 1/2/3 und die drei Ziele A/B/C von 3 neu angeordnet werden können, um selben beiden möglichen SDCC's wie in 3 zu erzeugen. Zweitens können die Signale und Ziele so angeordnet werden, um verschiedene Sätze von zwei SDCC's darzustellen. Um dies zu veranschaulichen bemerke man, daß mit drei Signalen und drei Zielen insgesamt 3 Fakultät – oder sechs – SDCC's möglich sind:
  • Figure 00030001
  • (Dies nimmt selbstverständlich an, daß jedes Signal an ein und nur ein einzigartiges Ziel angeschlossen ist, und umgekehrt.) Obwohl drei Eingänge und drei Ausgänge jedoch in sechs verschiedenen SDCC's angeordnet werden können, werden gemäß der vorstehenden Inselanordnung möglicherweise nur zwei bereitgestellt, ohne zusätzliche Inseln hinzuzufügen. 5 veranschaulicht eine Weise die gleichen drei Signal- 1/2/3 und Zielinseln A/B/C anzuordnen, um zwei verschiedene SDCC's bereitzustellen: 1B/2A/3C und 1C/2A/3B. Drittens sollte offensichtlich werden, daß die Anzahl an Signalen nicht gleich die Anzahl an Zielen sein muß. Zum Beispiel zeigt 1 den Fall eines Signals 1 und zweier Ziele A, B. Viertens bemerke man, daß eine Anordnung, die n Signale und mindestens n Ziele aufweist, die Verwendung von 4n Inseln erfordert. Folglich werden in 1, wo n = 1, vier Inseln benötigt. In 2, wo
    n = 2, werden acht Inseln benötigt; und in 35, wo
    n = 3, werden 12 Inseln benötigt.
  • Weiterhin liegen den in 15 gezeigten Anordnungen der bisherigen Technik mehrere Annahmen zugrunde. Erstens kann jeder Signalursprung und jedes Signalziel mehrere Inseln aufweisen, aber jedes Signal muß letztlich mit einem und nur einem Signalziel verbinden, ungeachtet dessen welche speziellen Inseln zusammengejumpert sind; ähnlich muß jedes Signalziel letztlich an einen und nur einen Signalursprung anschließen. Zweitens kann jede Signalinsel an nicht mehr als eine Zielinsel angeschlossen werden, und umgekehrt. Drittens kann jede Signal- oder Zielinsel nicht mehr als einen Jumper daran angebracht aufweisen. Viertens können Jumper einander nicht überkreuzen.
  • Ein anderer Ansatz der bisherigen Technik, welcher gegenüber der zuvor erwähnten Anordnung ein Signal – zwei Ziele von 1 eine Verbesserung ist, und welcher sich ebenfalls auf die oben besprochenen Annahmen verläßt, ist in 6 veranschaulicht. Dieser Ansatz weicht von dem in 1 gezeigten dadurch ab, daß (1) die beiden Signalinseln 21/22 und ihre zugehörigen Zweige kombiniert wurden, um nur eine Signalinsel 23 und einen Zweig zu bilden; und daß (2) die Signalinsel 23 zwischen den beiden Zielinseln 31/36 eingeschoben wurde. Diese Kombination und dieser Einschub erlaubt es, einem Jumper 10 entweder zwischen Signal 1 und Ziel A plaziert zu werden, wie in 6 gezeigt, oder zwischen Signal 1 und Ziel B, wie durch den gestrichelten Umriß dargestellt. Folglich erlaubt dieser verbesserte Ansatz die gleichen Verbindungskombinationen wie durch 1 zugelassen, aber mit dem zusätzlichen Nutzen, nur drei Inseln zu benötigen anstatt vier, und dadurch weniger Platz auf Substrat 50 einzunehmen.
  • Obwohl die vorstehenden Ansätze der bisherigen Technik effektive Wege sind, um Signal- und Zielinseln so anzuordnen, um mehrere SDCC's bereitzustellen, so leiden sie trotzdem unter ernstlichen Nachteilen. Erstens nehmen die in 15 veranschaulichten Verfahren auf den Substrat eine Menge Raum ein. Zweitens stellen diese Verfahren für jedes Signal in jeder der beiden möglichen Verbindungskombinationen eine unerwünschte Schlenker-Signalspur bereit. Wenn die Jumper zum Beispiel wie in 2 positioniert sind, bilden die Signalinseln 22 und 27 und ihre zugehörigen Zweige entsprechend Schenker-Signalspuren für die Signale 1 und 2. Ähnlich bilden die Inseln 21 und 26 und ihre zugehörigen Zweige schlenkernde Spuren, wenn die alternativen Verbindungen mit gestrichelter Linie in 2 vorgenommen werden. (Die in 35 gezeigten Anordnungen lassen für jedes Signal 1, 2, 3 ebenfalls eine Schlenkerspur.) Diese Schlenkerspuren können als unerwünschte RF-Sender oder -Empfänger wirken, und folglich mit der elektrischen Funktion von Elementen innerhalb der Schaltung oder anderen Schaltungen und Ausrüstung in der umgebenden Umwelt wechselwirken. Was den in 6 gezeigten Ansatz angeht so wurden Schlenkerspuren beseitigt und die Anzahl an Inseln vermindert, aber seine Anwendung wurde auf Fälle begrenzt, die nur ein Signal und zwei mögliche Ziele betreffen.
  • Es ist daher wünschenswert, einen Weg bereitzustellen, um Signal- und Zielinseln auf einem Substrat für mehrere (d. h. zwei oder mehr) Signale und eine gleiche oder größere Anzahl von Zielen bereitzustellen, um so mehrere SDCC's bereitzustellen während man Schlenkerspuren beseitigt und die insgesamt an Inseln benötigte Anzahl vermindert.
  • Gemäß der vorliegenden Erfindung wird nun ein Verfahren bereitgestellt, um mehrere Schaltungsverbindungen in einem elektronischen Schaltungsaufbau herzustellen, der mehrere mögliche Verbindungskombinationen aufweist, wobei das Verfahren die Schritte umfaßt:
    Anordnen einer Mehrzahl erster Verbindungsinseln und einer gleichen oder größeren Mehrzahl zweiter Verbindungsinseln in einer Gruppierung auf der Oberfläche eines Substrats so daß die ersten Verbindungsinseln mit den zweiten Verbindungsinseln in verschiedenen Verbindungskombinationen zu verbinden sind; und so daß die Verbindungen einander nicht überkreuzen; und
    Verbinden der ersten Verbindungsinseln und der zweiten Verbindungsinseln mit entsprechenden ersten und zweiten Schaltspuren, welche sich auf dieser Oberfläche von der Gruppierung nach außen hin erstrecken;
    wobei das Verfahren gekennzeichnet ist durch:
    Anordnen der ersten und zweiten Verbindungsinseln in abwechselnden Positionen innerhalb der Gruppierung;
    Verbinden jeder der Mehrzahl erster Verbindungsinseln mit einer ausgewählten von zwei benachbarten zweiten Verbindungsinseln in der Gruppierung; und Herstellen der Verbindung jeder ersten Verbindungsinsel zu einer einzigen, individuellen, entsprechenden einen der ersten Schaltspuren; so daß keine der ersten Schaltspuren mit einer unbenutzten ersten Verbindungsinsel in Zusammenhang steht, um dadurch Schlenkerspuren zu beseitigen.
  • Es ist ein Vorteil, daß die Anzahl an Inseln, die benötigt wird, um mehrere SDCC's für zwei oder mehr Signale bereitzustellen, in den Ausführungsformen der vorliegenden Erfindung – verglichen mit der bisherigen Technik – bedeutend vermindert wird.
  • Es ist ein weiterer Vorteil, daß die Ausführungsformen der vorliegenden Erfindung mehrere SDCC's für zwei oder mehr Signale bereitstellen, während sie schlenkernde Signalspuren vollständig beseitigen.
  • Ein anderer Vorteil ist die Bereitstellung einer größeren Anzahl möglicher SDCC's für jede Anordnung von zwei oder mehr Signalen, verglichen mit der früheren Technik.
  • Noch ein anderer Vorteil ist die Anwendbarkeit auf einen weiten Bereich von Anwendungen, einschließlich gedruckter Schaltkarten, Mikrolektroniken und integrierte Schaltungsanwendungen.
  • Die Erfindung wird nun, anhand eines Beispiels, unter Bezug auf die beigefügten Zeichnungen weiter beschrieben werden, in denen:
  • 1 eine Plan-Aufsicht eines Schaltungsabschnitts ist, der gemäß der früheren Technik ein Signal und zwei Ziele aufweist;
  • 2 eine Plan-Aufsicht eines Schaltungsabschnitts ist, der gemäß der früheren Technik zwei Signale und zwei Ziele aufweist;
  • 3 eine Plan-Aufsicht eines Schaltungsabschnitts ist, der gemäß der früheren Technik drei Signale und drei Ziele aufweist;
  • 4 eine Plan-Aufsicht einer alternativen Version eines Schaltungsabschnitts ist, der drei Signale und drei Ziele gemäß der früheren Technik aufweist;
  • 5 eine Plan-Aufsicht einer anderen alternativen Version eines Schaltungsabschnitts ist, der drei Signale und drei Ziele gemäß der früheren Technik aufweist;
  • 6 eine Plan-Aufsicht eines Schaltungsabschnitts ist, der ein Signal und zwei Ziele gemäß einer Verbesserung innerhalb der früheren Technik aufweist;
  • 78 Plan-Aufsichten von Schaltungsabschnitten gemäß einer ersten Ausführungsform der vorliegenden Erfindung sind, die entsprechend 2 Signale/2 Ziele und 3 Signale/3 Ziele aufweisen;
  • 910 Plan-Aufsichten von Schaltungsabschnitten gemäß einer zweiten Ausführungsform der vorliegenden Erfindung sind, die entsprechend 2 Signale/2 Ziele und 3 Signale/3 Ziele aufweisen;
  • 1112 Plan-Aufsichten alternativer Versionen der in 10 gezeigten Ausführungsform sind;
  • 1314 Plan-Aufsichten von Schaltungsabschnitten gemäß einer dritten Ausführungsform der vorliegenden Erfindung sind, die entsprechend 2 Signale/2 Ziele und 3 Signale/3 Ziele aufweisen;
  • 1516 Plan-Aufsichten von Schaltungsabschnitten gemäß einer dritten Ausführungsform der vorliegenden Erfindung sind, die 4 Signale/4 Ziele aufweisen; und
  • 17 eine Plan-Aufsicht eines Schaltungsabschnitts gemäß einer vierten Ausführungsform der vorliegenden Erfindung ist, die 2 Signale/2 Ziele aufweist.
  • Unter Bezug auf die Abbildungen zeigt 7 nun eine erste Ausführungsform der vorliegenden Endung, die n Signalinseln und n + 1 Zielinseln umfaßt, wobei n eine Zahl größer als Eins ist. 7 veranschaulicht den Fall in dem n = 2. Signale 1 und 2 werden entsprechend durch die Schaltspuren 20 und 25 getragen, welche entsprechend in Signalinseln 21 und 26 enden. Signalziele A und B sind entsprechend an Schaltspuren 30 und 35 angeschlossen, welche entsprechend in Zielinseln 31 und 36/37 enden. Die Signalinseln 21/26 und Zielinseln 31/36/37 sind auf einem Substrat 50 in einer linearen Gruppierung angeordnet, innerhalb der eine erste äußerste Insel der Gruppierung eine erste Zielinsel 36 ist, eine nächstnähere Insel in der Gruppierung eine erste Signalinsel 21 ist, eine nächstnähere Insel in der Gruppierung eine zweite Zielinsel 31 ist, und so weiter in einem abwechselnden Muster Signalinsel/Zielinsel, worin eine zweite äußerste Insel in der Gruppierung eine letzte Zielinsel 37 ist.
  • Das vorangegangene Beispiel veranschaulicht eine Weise in welcher die entsprechenden Inseln von zwei Signalen 1/2 und zwei Zielen A/B gemäß einer ersten Ausführungsform der vorliegenden Endung angeordnet werden können. Unter Verwendung dieser gleichen Signale 1/2 und Ziele A/B sind jedoch auch andere spezifische Anordnungen möglich. Zum Beispiel kann die Positionierung der Signale 1 und 2 umgekehrt sein, so daß Signal 1 durch Spur 25 getragen wird und Signal 2 durch Spur 20 getragen wird, und/oder die Ziele A und B können umgekehrt sein, so daß Ziel A mit Spur 35 verbunden ist und Ziel B mit Spur 30 verbunden ist. Was in der Anordnung und dem Muster der Signal- und Zielinseln – statt der Reihenfolge oder Anordnung der entsprechenden Signale und Ziele, mit welchen die Inseln verbunden sindwichtig ist, ist folglich die Anordnung und das Muster der Signal- und Zielinseln. In der vorliegenden Ausführungsform ist es zum Beispiel wichtig, daß die erste äußerste Insel in der Gruppierung eine erste Zielinsel ist (an Stelle einer Signalinsel), nicht daß sie durch eine Schaltungsspur an irgendeinem speziellen Ziel angeschlossen wird.
  • Wie in 7 gezeigt kann die letzte Zielinsel 37 ein Signalziel B mit dem der ersten Zielinsel 36 gemein haben. Diese Anordnung bietet zwei mögliche SDCC's: 1A/2B und 1B/2A, abhängig davon, wie die Jumper 10 positioniert sind. Alternativ kann die letzte Zielinsel 37 an ein einzigartiges Ziel C (nicht gezeigt) angeschlossen sein; dies würde mögliche SDCC's von 1A/2C und 1B/2A bieten. Folglich sollte es offensichtlich werden, daß für ein gegebenes n entweder n oder n + 1 Ziele bestehen können, an welche die Zielinseln angeschlossen werden können, abhängig entsprechend davon, ob die letzte Zielinsel 37 an einem wiederholten Ziel (z. B. B) oder an einem einzigartigen Ziel (z. B. C) angeschlossen wird.
  • 8 veranschaulicht den Fall in dem n = 3 ist. Man bemerke das wie in 7 abwechselnde Muster Zielinsel/Signalinsel, welches n Signalinseln 21/26/41 und n + 1 Zielinseln 46/31/36/47 nutzt. Es sollte auch bemerkt werden, daß in der vorliegenden Ausführungsform (1) jede Signalinsel elektrisch mit einem einzigartigen (nicht wiederholten) Signalursprung verbunden ist (um Schlenkerspuren zu vermeiden); (2) die Anordnung zwei mögliche SDCC's bereitstellt; und (3) n Jumper angeordnet werden, um jede Signalinsel an nur einer Zielinsel anzuschließen, und jede Zielinsel an nur einer Signalinsel.
  • 7 und 8 veranschaulichen den Fall in dem die lineare Gruppierung von Signal- und Zielinseln in einer im Wesentlichen geraden Linie ausgelegt ist. Es sollte auch bemerkt werden, daß die lineare Gruppierung in einer im Wesentlichen treppenförmigen Linie ausgelegt werden kann, was eine zweite Ausführungsform der vorliegenden Erfindung verursacht. Diese ist in den 9 und 10 entsprechend für die Fälle von n = 2 und n = 3 veranschaulicht. Die gebündelte Treppenstufen-Anordnung dieser Ausführungsform besitzt darin einen Vorteil gegenüber der linearen Anordnung der ersten Anordnung, daß ihre Länge L allgemein kürzer ist, obgleich ihre Breite W allgemein breiter ist. Man bemerke außerdem daß – während in der ersten Ausführungsform alle der Jumper 10 in jeder der beiden möglichen SDCC's im Wesentlichen entlang einer geraden Linie ausgerichtet sind – die Jumper in 7 und 8 entweder alle „horizontal" in einer SDCC (wie in 9 und 10 gezeigt) oder alle „vertikal" in der anderen SDCC (wie durch die gestrichelten Jumper-Umrisse gezeigt) ausgerichtet sind.
  • 11 und 12 veranschaulichen alternative Beispiele von Insel-Layouts für den Fall von n = 3 gemäß der im Wesentlichen treppenförmigen Lineargruppierung der vorliegenden Erfindung. Wie in 10 stellen diese beiden Anordnungen SDCC's von 1A/2B/3C und 1C/2A/3B bereit, doch alle drei Anordnungen sind von verschiedenem Layout. Dies veranschaulicht wie der/die Schaltungskonstrukteur(in) für eine gegebene Anzahl von Signalen und Zielen mehrere Inselkonfigurationen zu seiner oder ihrer Verfügung hat, wobei doch alle die gleichen möglichen SDCC's bereitstellen. Dies erlaubt es dem Schaltungskonstrukteur die Schaltung in einer Art und Weise auszulegen, welche die Substratfläche am besten nutzt.
  • Die Inseln in 912 sind in einer linearen Gruppierung angeordnet, die als im Wesentlichen treppenförmig beschrieben wird. Diese Form kann gesehen werden, indem man eine Linie zeichnet, die eine erste äußerste Insel mit der nächsten angrenzenden Insel verbindet, und so weiter, bis eine zweite äußerste Insel erreicht ist. Die resultierende erzeugte Form ist eine Linie die treppenartige, orthogonale Knicke darin aufweist. Folglich schließt die im Wesentlichen treppenförmige lineare Gruppierung der vorliegenden Erfindung jede lineare Gruppierung von Inseln ein, die mindestens einen orthogonalen Knick darin aufweist, solange die Gruppierung es erlaubt, daß Jumper 10 so plaziert wird, um die angrenzenden Inseln zu verbinden. Die Gestalt der Gruppierung braucht jedoch nicht an jeder möglichen Biegung eine Treppenstufe (orthogonalen Knick) aufweisen. Man bemerke, daß z. B. in 11 kein Knick in der zwischen Inseln 31, 26 und 36 gezogenen Linie auftritt; ähnlich tritt in 12 zwischen Inseln 26, 36 und 41 kein Knick auf.
  • Eine dritte bevorzugte Ausführungsform wird in 13 und 14 entsprechend für die Fälle von n = 2 und n = 3 veranschaulicht, und in 15 und 16 für den Fall von n = 4. Diese Ausführungsform umfaßt n Signalinseln und n Zielinseln, wobei n eine Zahl größer als Eins ist. Die Signalinseln und Zielinseln sind auf einem Substrat in einer mehreckigen Gruppierung in einem abwechselnden Muster Signalinsel/Zielinsel angeordnet. Wie in den ersten beiden Ausführungsformen sind die Signalinseln und Zielinseln so angeordnet, um Jumper-Verbindungen zwischen angrenzenden Inseln zu erlauben, und jede Signalinsel ist elektrisch an einem einzigartigen Signalursprung angeschlossen. Anders als in den ersten beiden Ausführungsformen können jedoch keine zwei Zielinseln an das gleiche Ziel angeschlossen werden. Statt dessen ist jede Zielinsel elektrisch an ein einzigartiges Signalziel angeschlossen.
  • Weiterhin besitzt die vorliegende Ausführungsform den weiteren Vorteil daß – während die ersten beiden Ausführungsformen gegenüber der bisherigen Technik den Vorteil hatten, daß nur 2n + 1 statt 4n Inseln benötigt werden – aufgrund seiner mehreckigen, abwechselnden Inselkonfiguration nur 2n Inseln gebraucht werden. Überdies bietet die vorliegende Ausführungsform für n größer als 2 mehr als zwei SDCC's. In 14 zum Beispiel, wo n = 3, sind die möglichen SDCC's 1A/2B/3C, 1B/2C/3A und 1C/2B/3A.
  • Die Inselgruppierung der vorliegenden Ausführungsform wird als mehreckig beschrieben. Diese mehreckige Gestalt kann gesehen werden indem man eine Linie von Insel zu Insel entlang des gesamten Umfangs der Inselgruppierung zieht; die resultierende Gestalt ist die eines geschlossenen Mehrecks. Die vorliegende Ausführungsform kann mit jeder mehreckigen Gestalt verwendet werden; die bevorzugte Gestalt ist jedoch die eines rechtwinkligen Mehrecks (d. h. eines Mehrecks in welchem alle Winkel rechte Winkel sind).
  • Unter Bezug auf 14 kann eine zusätzliche Zielinsel 61 auf dem Substrat 50 an eine 44 der Signalinseln angrenzend angebracht sein.
  • Eine vierte Ausführungsform ist in 17 veranschaulicht, in welcher eine oder mehrere Ziel-Schaltungsspuren mehr als eine daran angebrachte Zielinsel aufweisen kann. In dieser Ausführungsform besitzt eine erste Schaltungsspur 30 darauf angeordnet erste und zweite Zielinseln 31/32, und eine zweite Schaltungsspur 35 besitzt darauf angeordnet dritte und vierte Zielinseln 36/37. Eine erste Signalinsel 21 ist so positioniert um durch einen Jumper 10 mit jeder der ersten und dritten Zielinseln 31/36 verbindbar zu sein, während eine zweite Signalinsel so positioniert ist um durch einen Jumper 10 mit jeder der zweiten und vierten Zielinseln 32/37 verbindbar zu sein. Alle der Signal- und Zielinseln sind auf einem Substrat 50 angeordnet. In dieser Anordnung sind SDCC's von 1A/2B und 1B/2A möglich; es werden jedoch entsprechend die Schlenkerspuren 32 und 37 geschaffen, was dies zu einer allgemein nicht bevorzugten Ausführungsform macht. Es gibt jedoch manche Anwendungen, in welchen die vorliegende Ausführungsform tatsächlich gegenüber den vorangehenden Ausführungsformen bevorzugt sein kann. Eine derartige Anwendung liegt im Schwall-Löten von PCB's, in welchem es wünschenswert ist, daß alle der Jumper 10 in eine gegebene Richtung ausgerichtet sind oder „zeigen", wie es in der vorliegenden Ausführungsform der Fall ist.
  • Jeder in den vorangehenden Ausführungsformen verwendete Jumper 10 kann ein Leiter von im Wesentlichen Null Ohm oder jegliche bipolare elektronische Vorrichtung sein, wie etwa ein Widerstand, Kondensator oder ähnliches. Selbstverständlich können einer oder mehrere Jumper 10 kombiniert werden, um eine multipolare Vorrichtung zu bilden, die in der Lage ist, gleichzeitig zwei oder mehr Signalinseln und zwei oder mehr Zielinseln zu verbinden.
  • Nicht jede Insel braucht aneinander angeschlossen zu werden. Zur Veranschaulichung kann in
  • 14 ein möglicher SDCC 1A/2B/3- sein, was bezeichnet daß Insel 41 von Signal 3 nicht an irgendein verfügbares Ziel gejumpert ist (d. h. Insel 46). Zweitens ist es möglich, Signal- und/oder Zielinseln zu den oben beschriebenen Grundkonfigurationen hinzuzufügen, um zusätzliche SDCC's bereitzustellen (obgleich auf Kosten der Substratfläche). Zum Beispiel kann in 14 eine zusätzliche Zielinsel 61 (im Umriß gezeichnet) an Signalinsel 41 angrenzend plaziert werden. Diese zusätzliche Insel 61 kann, zum Beispiel, an einem wiederholten Ziel angeschlossen sein, wie etwa B, oder aber an ein hinzugefügtes, einzigartiges Ziel, wie etwa D. Im ersteren Fall würde ein zusätzlicher SDCC von 1A/2C/3B bereitgestellt; im letzteren Fall würden vier zusätzliche SDCC's von 1A/2B/3D, 1A/2C/3D, 1B/2C/3D und 1C/2B/3D bereitgestellt. Drittens sollte bemerkt werden, daß diese Spuren – obgleich jene Schaltspuren, die Inseln an ihren entsprechenden Signalen oder Zielen anschließen, als auf der oberen Oberfläche des Substrats befindlich veranschaulicht wurden – auch innerhalb des Substrates selbst gebildet werden können (z. B. unter Verwendung plattierter Durchgangslöcher, versenkter Leiter, usw.). Und viertens kann die „Insel" an dem Ende jeder Schaltungsspur eine Gestalt aufweisen, die von jener in den Zeichnungen gezeigten unterschiedlich ist.

Claims (8)

  1. Ein Verfahren um mehrere Schaltungsverbindungen in einem elektronischen Schaltungsaufbau herzustellen der mehrere mögliche Verbindungskombinationen aufweist, wobei das Verfahren die Schritte umfaßt: Anordnen einer Mehrzahl erster Verbindungsinseln oder -bereiche (21, 26) und einer gleichen oder größeren Mehrzahl zweiter Verbindungsinseln oder -bereiche (31, 36) in einer Gruppierung auf der Oberfläche eines Substrats (50); derart daß die ersten Verbindungsinseln (21, 26) mit den zweiten Verbindungsinseln (31, 36) in verschiedenen Verbindungskombinationen verbindbar sind; und derart daß die Verbindungen einander nicht überkreuzen; und Verbinden der ersten Verbindungsinseln (21, 26) und der zweiten Verbindungsinseln (31, 36) mit entsprechenden ersten (20, 25) und zweiten Schaltspuren (30, 35), welche sich auf dieser Oberfläche von der Gruppierung nach außen hin erstrecken; wobei das Verfahren weiter definiert ist durch: Anordnen der ersten und zweiten Verbindungsinseln in abwechselnden Positionen innerhalb der Gruppierung; Verbinden jeder der Mehrzahl erster Verbindungsinseln (21, 26) mit einer ausgewählten von zwei benachbarten zweiten Verbindungsinseln (31, 36) in der Gruppierung; und gekennzeichnet durch den Schritt des Herstellens der Verbindung jeder ersten Verbindungsinsel (21, 26) zu einer einzigen, individuellen, entsprechenden einen der ersten Schaltspuren (20, 25), so daß keine der ersten Schaltspuren (20, 25) mit einer unbenutzten ersten Verbindungsinsel (21, 26) in Zusammenhang steht, um dadurch Schlenkerspuren zu beseitigen.
  2. Ein Verfahren gemäß Anspruch 1, in dem die Anordnung der Gruppierung so ist, daß diese Anzahl unterschiedlichen Kombinationen mindestens zwei beträgt.
  3. Ein Verfahren gemäß Anspruch 1 oder Anspruch 2, in dem die Gruppierung als eine Mehreck-Gruppierung angeordnet ist.
  4. Ein Verfahren gemäß Anspruch 3, in dem die Gruppierung als eine mehreckige Gruppierung angeordnet ist, die eine rechwinklige Mehreck-Gestalt aufweist.
  5. Ein Verfahren gemäß Anspruch 3 oder 4, in dem die Anzahl der zweiten Verbindungsinseln (31, 36) eins mehr ist als die Anzahl der ersten Verbindungsinseln (21, 26).
  6. Ein Verfahren gemäß Anspruch 1 oder 2, in dem die Gruppierung als eine lineare Gruppierung angeordnet ist, in welcher die Anzahl der zweiten Verbindungsinseln (31, 36) eins mehr ist als die Anzahl der ersten Verbindungsinseln (21, 26).
  7. Ein Verfahren gemäß einem der vorstehenden Ansprüche, in welchem jede der ersten Mehrzahl von Verbindungsinseln (21, 26) mit nur einer der zweiten Mehrzahl von Verbindungsinseln (31, 36) verbunden ist.
  8. Ein Verfahren gemäß Anspruch 1 oder 2, in dem eine der zweiten Schaltungsspuren (30) an zwei der zweiten Verbindungsinseln (31, 32) angebracht ist, und eine andere einzelne der zweiten Schaltungsspuren (35) an zwei anderen zweiten Verbindungsinseln (36, 37) angebracht ist.
DE69726190T 1997-03-31 1997-12-31 Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen Revoked DE69726190T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US829293 1997-03-31
US08/829,293 US6274824B1 (en) 1997-03-31 1997-03-31 Method of arranging signal and destination pads to provide multiple signal/destination connection combinations
PCT/GB1997/003560 WO1998044768A1 (en) 1997-03-31 1997-12-31 Method of arranging signal and destination pads to provide multiple signal/designation connection combinations

Publications (2)

Publication Number Publication Date
DE69726190D1 DE69726190D1 (de) 2003-12-18
DE69726190T2 true DE69726190T2 (de) 2004-06-03

Family

ID=25254101

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69726190T Revoked DE69726190T2 (de) 1997-03-31 1997-12-31 Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen

Country Status (9)

Country Link
US (1) US6274824B1 (de)
EP (1) EP0972432B1 (de)
JP (1) JP2001517370A (de)
CN (1) CN1251734A (de)
BR (1) BR9714586A (de)
CA (1) CA2283383A1 (de)
DE (1) DE69726190T2 (de)
PT (1) PT972432E (de)
WO (1) WO1998044768A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985365B2 (en) * 2001-09-28 2006-01-10 Hewlett-Packard Development Company, L.P. Topology for flexible and precise signal timing adjustment
US7199304B2 (en) * 2002-09-04 2007-04-03 Intel Corporation Configurable microelectronic package using electrically conductive material
US7305509B2 (en) * 2003-03-07 2007-12-04 Dell Products L.P. Method and apparatus for zero stub serial termination capacitor of resistor mounting option in an information handling system
US7652893B2 (en) * 2005-04-28 2010-01-26 Ati Technologies Ulc Single or dual electronic package with footprint and pin sharing
CN101668387A (zh) * 2008-09-02 2010-03-10 鸿富锦精密工业(深圳)有限公司 印刷电路板
US8094460B2 (en) * 2009-01-12 2012-01-10 Alcatel Lucent Orientation-tolerant land pattern and method of manufacturing the same
DE102009047132A1 (de) * 2009-11-25 2011-05-26 Robert Bosch Gmbh Elektrische Anschlusseinrichtung und Scheibenwischerantrieb mit einer elektrischen Anschlusseinrichtung
DE102010012603B4 (de) 2010-03-24 2019-09-12 Snaptrack, Inc. Frontendmodul und Verfahren zum Betrieb in unterschiedlichen Schaltungsumgebungen
WO2013175261A1 (en) 2012-05-21 2013-11-28 Linxens Holding Interconnection substrate and method of manufacturing the same
JP5863710B2 (ja) * 2013-06-13 2016-02-17 Necパーソナルコンピュータ株式会社 プリント配線基板
US10306764B2 (en) 2014-04-15 2019-05-28 Schaeffler Technologies AG & Co. KG Variable sensor interface for a control unit
US9763333B2 (en) * 2015-03-09 2017-09-12 Cooper Technologies Company Shared resistor pad bypass
US10791627B1 (en) * 2020-02-24 2020-09-29 Panasonic Intellectual Property Management Co., Ltd. Pad and printed board

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539705A (en) 1968-05-31 1970-11-10 Westinghouse Electric Corp Microelectronic conductor configurations and method of making the same
FR2241946B1 (de) 1973-08-24 1976-11-19 Honeywell Bull Soc Ind
JPS63195772U (de) * 1987-06-05 1988-12-16
US5051994A (en) 1989-04-28 1991-09-24 International Business Machines Corporation Computer memory module
US5216280A (en) * 1989-12-02 1993-06-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having pads at periphery of semiconductor chip
US5237131A (en) 1990-10-03 1993-08-17 Chips & Technologies, Inc. Printed circuit board design for multiple versions of integrated circuit device
US5061825A (en) 1990-10-03 1991-10-29 Chips And Technologies, Inc. Printed circuit board design for multiple versions of integrated circuit device
JPH04368197A (ja) 1991-06-14 1992-12-21 Sony Corp はんだ付ランド
JPH0513899A (ja) * 1991-07-02 1993-01-22 Mitsubishi Electric Corp プリント基板
US5266747A (en) 1991-08-30 1993-11-30 Ford Motor Company Minimum footprint reconfigurable input/output circuit
JPH05215504A (ja) 1992-02-05 1993-08-24 Mitsubishi Electric Corp 位置検出装置
US5264664A (en) * 1992-04-20 1993-11-23 International Business Machines Corporation Programmable chip to circuit board connection
JPH0786729A (ja) 1993-09-09 1995-03-31 Ibiden Co Ltd プリント配線板におけるジャンパーランドの接続構造及びジャンパーランドの接続方法

Also Published As

Publication number Publication date
US6274824B1 (en) 2001-08-14
CN1251734A (zh) 2000-04-26
BR9714586A (pt) 2000-03-08
JP2001517370A (ja) 2001-10-02
DE69726190D1 (de) 2003-12-18
CA2283383A1 (en) 1998-10-08
WO1998044768A1 (en) 1998-10-08
EP0972432A1 (de) 2000-01-19
PT972432E (pt) 2004-04-30
EP0972432B1 (de) 2003-11-12

Similar Documents

Publication Publication Date Title
DE10195327B4 (de) Elektrischer Verbinder mit anpassbaren Platinenwafern
DE69002986T2 (de) Leiterplattenanordnung zur Reduzierung von Signalstörungen.
DE69112658T2 (de) Abgeschirmter Verbinder.
DE69508396T2 (de) Schieneneinheit
DE69726190T2 (de) Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen
DE2233578A1 (de) Mehrschichtige gedruckte schaltungsplatte
DE3137388C2 (de)
DE3447556A1 (de) Multilayer-leiterverbindung
DE3535923C2 (de)
DE2130637A1 (de) Elektronischer Baustein und aus mehreren solcher Bausteine gebildete Schaltungsanordnung
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE3836360A1 (de) Verteilereinrichtung, insbesondere fuer den hauptverteiler von fernsprechanlagen
DE69402288T2 (de) Steckmatrixbrett
EP1535372B1 (de) Elektrische steckbuchse
DE69703482T2 (de) Nicht-ohmische energiekupplung zur reduzierung des übersprechens
DE69507938T2 (de) Zusammenbau von Leiterplatten mit einer verbesserten Isolierung der Bezugsebene
DE19627663A1 (de) Oberflächenmontierbefestigungen von Nebenplatinen an Hauptplatinen
DE2608521A1 (de) Schaltungsplatte fuer elektronische schaltungen
DE202006020076U1 (de) Leiterkartenanordnung
DE2644296A1 (de) Dreireihiger leitungsstecker mit sogenannten kontaktgabeln zum anschliessen von flachbandkabeln
DE3889593T2 (de) Elektrischer Steckverbinder.
EP1075027A2 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE3326800A1 (de) Leiterplatte
DE2557179C2 (de) Leitungsanordnung
DE19531651C2 (de) Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements

Legal Events

Date Code Title Description
8363 Opposition against the patent
8331 Complete revocation