DE69534936T2 - Verfahren zum Verbinden integrierter Schaltungschips an Substraten - Google Patents

Verfahren zum Verbinden integrierter Schaltungschips an Substraten Download PDF

Info

Publication number
DE69534936T2
DE69534936T2 DE69534936T DE69534936T DE69534936T2 DE 69534936 T2 DE69534936 T2 DE 69534936T2 DE 69534936 T DE69534936 T DE 69534936T DE 69534936 T DE69534936 T DE 69534936T DE 69534936 T2 DE69534936 T2 DE 69534936T2
Authority
DE
Germany
Prior art keywords
die attach
film
solvent
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69534936T
Other languages
English (en)
Other versions
DE69534936D1 (de
Inventor
Linden T. Temple Halstead
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69534936D1 publication Critical patent/DE69534936D1/de
Application granted granted Critical
Publication of DE69534936T2 publication Critical patent/DE69534936T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet integrierter Schaltungsvorrichtungen. Die vorliegende Erfindung betrifft insbesondere ein Verfahren zum Bonden von IC-Chips an Substrate.
  • HINTERGRUND DER ERFINDUNG
  • Beim Bonden der Rückseite von Chips und bei der Kühlkörperbefestigung wird eine vollständige Klebeschicht eingesetzt. Chips können mit Substraten verbunden werden, die so verschiedene mechanische und thermische Eigenschaften aufweisen, wie keramische Chipträger, organische PWB, Kupferkühlkörper und Kovar-Leiterrahmen. Abgesehen von Leistungstransistoren, dient die Bondverbindung an der Rückseite keiner elektrischen Funktion oder ist höchstens ein Massekontakt. Leistungsvorrichtungen können einen hohen Strom übertragen, es ist jedoch nur ein kleiner Prozentsatz der Fläche für die Leitfähigkeit erforderlich. 1 zeigt eine Halbleitervorrichtung (Chip), der in herkömmlicher Weise vor dem Kapseln an die Rückseite eines Leiterrahmens gebondet und an diesen drahtgebondet ist. 2 zeigt die Vorrichtung aus 1 nach Abschluss des Kapselns. 3 zeigt eine direkt an die Rückseite einer gedruckten Leiterplatte (PWB) gebondete und an diese drahtgebondete nicht gekapselte Halbleitervorrichtung. 4 zeigt eine automatisch bandgebondete (TAB) gekapselte Halbleitervorrichtung, die direkt an die Rückseite einer gedruckten Leiterplatte (PWB) gebondet ist.
  • Chipbondklebstoffe fallen in zwei Kategorien, nämlich weiche und harte. Weiche Klebstoffe umfassen Lötmittel auf Bleibasis und organische Stoffe, insbesondere Epoxide und Polyimide, welche mit thermisch leitenden Teilchen gefüllt sind. Eine thermische Fehlanpassung zwischen dem Chip und dem Kühlkörper oder der Platine wird in erster Linie durch das Bondmaterial selbst absorbiert, wodurch es für Ermüdungsbrüche oder ein Lösen der Verbindung anfällig wird, es werden dadurch jedoch wenig schädigende Beanspruchungen auf den Chip übertragen. Harfe Klebstoffe umfassen goldbasierte eutektische Verbindungen (AuSi, AuSn, AuGe) und in jüngster Zeit gefülltes Glas. Verbindungen dieser Materialien sind sehr widerstandsfähig gegen Ermüdung, übertragen jedoch hohe Fehlanpassungsbeanspruchungen auf die Vorrichtung, welche zu einem Reißen von Chips führen könnten.
  • Sowohl Silicium/Gold-eutektische (harte) als auch polymerische (weiche) Bondverbindungen werden verwendet, um einen Chip an ein Substrat oder einen Leiterrahmen zu bonden. Automatisierte Hart- und Weichbondoperationen beginnen mit dem Laden eines Filmringhalters, an dem ein gesägter Wafer angebracht ist, auf den Indextisch der Bondmaschine. Leiterrahmen werden entlang einer Schiene zu einem Heizungsblock von Magazinen zugeführt. Beim Hartbonden wird ein kleines Quadrat aus einer Silicium/Gold-Legierung (6 % Si, 94 % Au) aus einem Zuführband ausgeschnitten und zur Chipträgerplattform übertragen. Ein optischer Scanner erfasst einen guten Chip auf dem gesägten Wafer und bewirkt, dass eine Sonde den Chip über die Waferebene schiebt, wo er von einer Spannvorrichtung aufgenommen wird, welche ihn zur erwärmten Chipträgerplattform überträgt. Der Chip und das eutektische Material werden nun durch die Spannvorrichtung gegeneinander gerieben, wodurch eine Hartlegierungsbindung gebildet wird. Die Temperatur des Heizers beträgt in etwa 420 °C. Die gesamte Zykluszeit für das eutektische Bonden beträgt etwa 6 bis 8 Sekunden.
  • Das Polymerbonden ist bei einer Zykluszeit von 2 Sekunden schneller als das eutektische Bonden. Zuführmechanismen für Polymerbondmaschinen gleichen eutektischen Bondern. Die Leiterrahmen werden jedoch nicht erwärmt. Silbergefüllte Epoxid- oder Polyimid-Klebeflüssigkeit, -paste oder -band wird durch einen Druckkopf zu einer Chipträgerplattform oder einer gedruckten Leiterplatte (PCB) übertragen, und der Chip wird unmittelbar nach dem Drucken in die Flüssigkeit, die Paste oder das Band gedrückt. Chipgebondete Leiterrahmenstreifen werden in Transportmagazine geladen. Eutektische gebondete Rahmen gehen direkt zum Drahtbonden, während Magazine, die polymergebondete Rahmen enthalten, zum Klebstoffhärten zu Öfen weitergeleitet werden. Die Härteatmosphäre besteht aus trockenem Stickstoff, und typische Pläne bestehen in einer Stunde bei 150 °C für Epoxide und 30 Minuten bei 150 °C, gefolgt von 30 Minuten bei 275 °C, für Polyimide.
  • Leider gibt es Temperatur- und Klebstoff-bezogene Probleme bei den vorstehend erwähnten Chipbefestigungsprozessen. Die Temperatur ist in der Hinsicht ein Problem, dass die für das Härten des thermoplastischen Chipbefestigungsfilms erforderlichen hohen Temperaturen häufig über der Glasübergangstemperatur (Tg) des Materials (FR4) der gedruckten Leiterplatte (PCB) liegen. Dieses Problem ist von besonderem Belang für Halbleiterhersteller, die automatisierte Band-Bond-TAB-PWB-Baugruppen herstellen. Klebstoffe sind in der Hinsicht problematisch, dass flüssige und pastenförmige Klebstoffe eine Lagerung bei einer niedrigen Temperatur erfordern, dass sie eine kurze Lagerungsdauer aufweisen und dass sie schwer nachzubearbeiten sind. Weiterhin erfordern gegenwärtige Techniken zum Bonden an der Rückseite kostspielige hochtemperaturteste Einrichtungen und kostspielige Druckausübungseinrichtungen. Es ist ein Chipbefestigungsverfahren erforderlich, das eines oder mehrere dieser Probleme überwindet.
  • In EP-A-0 384 704 ist ein Chipbefestigungsmaterial offenbart, das ein thermoplastisches Polyimid, ein Lösungsmittel für das Polyimid und ein Lösungsmittel, das das Polyimid nicht löst, sondern der Mischung Thixotropie verleiht, aufweist. In dem Dokument ist weiter ein Prozess beschrieben, bei dem ein Substrat mit einem mit einem Lösungsmittel versehenen Polymermaterial beschichtet wird, das mit einem Lösungsmittel versehene Polymermaterial getrocknet wird, um eine Polymerschicht auf dem Substrat zu bilden, ein Lösungsmittel auf eine freigelegte Oberfläche der Polymerschicht aufgebracht wird, um' die Polymerschicht zu erweichen und darauf eine klebrige Oberfläche zu bilden, ein Chip auf die klebrige Oberfläche aufgebracht wird, um zu ermöglichen, dass die klebrige Oberfläche an dem Chip haftet, und die Polymerschicht getrocknet wird, um den Chip an dem Substrat anzubringen.
  • In US-A-4 029 628 ist eine Klebstoffzusammensetzung mit einem geringen Wärmewiderstand zum Befestigen integrierter Schaltungen an einem Kühlkörper offenbart. Um eine Klebstoffzusammensetzung zu erhalten, die die Konsistenz eines Kitts aufweist, wird ein thermoplastischer Polymerklebstoff, der normalerweise zu einer brüchigen, keramikartigen Substanz härtet, durch Hinzufügen eines Lösungsmittels oder eines Flexibilisierers zu dem Klebstoff in seinem geschmolzenen oder flüssigen Zustand modifiziert. Ein Füllmittel wird auch hinzugefügt, um die Wärmeleitfähigkeit des Klebstoffs zu erhöhen. Die Menge des hinzugefügten Füllmittels wird so gesteuert, dass die Kitt-artige Konsistenz nicht verloren geht.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die hier offenbarte vorliegende Erfindung sieht ein Verfahren zum Bonden von IC-Chips an Substrate vor, welches die in Anspruch 1, 2 oder 3 definierten Schritte aufweist. Gemäß einer bevorzugten Ausführungsform der Erfindung wird ein Lösungsmittel auf die obere und untere Fläche eines thermoplastischen Chipbefestigungsfilms aufgebracht, bevor eine Komponentenanordnung des Chips auf einer Leiterrahmen-Chipträgerkontaktstelle oder auf einer gedruckten Leiterplatte PCB erfolgt. Die Chipbefestigung wird an den IC-Chip und den Leiterrahmen oder den IC-Chip und die gedruckte Leiterplatte PCB nach dem Trocknen des Lösungsmittels gebondet.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die Erfindung selbst sowie andere Merkmale und Vorteile von ihr werden jedoch am besten anhand der detaillierten Beschreibung in Zusammenhang mit der anliegenden Zeichnung verständlich, wobei:
  • 1 eine Draufsicht einer an die Rückseite eines Leiterrahmens in herkömmlicher Weise vor dem Kapseln gebondeten und daran drahtgebondeten Halbleitervorrichtung zeigt,
  • 2 eine Draufsicht einer gekapselten Halbleitervorrichtung mit Leitungsstiften zeigt,
  • 3 eine Seitenansicht einer an die Rückseite einer Fläche einer gedruckten Leiterplatte (PWB) gebondeten und daran drahtgebondeten Halbleitervorrichtung zeigt,
  • 4 eine Seitenansicht einer an eine Fläche einer gedruckten Leiterplatte (PWB) gebondeten Halbleitervorrichtung zeigt, wobei ein automatisch bandgebondetes (TAB) Gehäuse die Halbleitervorrichtung elektrisch mit der gedruckten Leiterplatte verbindet,
  • 5 eine Draufsicht einer gedruckten Leiterplatte (PWB) mit mehreren thermischen Anschlussstellen, an denen Halbleitervorrichtungen anzubringen sind, zeigt,
  • 6 die gedruckte Leiterplatte (PWB) aus 5 zeigt, welche weiter die an den mehreren thermischen Anschlussstellen angeordneten Chipbefestigungsfilme aufweist,
  • 7 die gedruckte Leiterplatte (PWB) aus 6 zeigt, welche weiter auf den Chipbefestigungsfilmen angeordnete Halbleitervorrichtungen aufweist, und
  • 8 eine Draufsicht einer Halbleitervorrichtung zeigt, welche vor dem Kapseln gemäß einer Ausführungsform der Erfindung an die Rückseite eines Leiterrahmens gebondet und an diesen drahtgebondet ist.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Eine Lösung des Problems der Härtetemperaturen beim Befestigen von Chips oberhalb der Glasübergangstemperatur (Tg) des Materials (FR4) einer gedruckten Leiterplatte (PWB) umfasst das Erweichen des Chipbefestigungsfilms an der PWB/Chip-Befestigungsgrenzfläche und der Chip/Chip-Befestigungsgrenzfläche mit einem Lösungsmittel vor dem Anordnen der IC-Chips.
  • Gemäß einer Ausführungsform der Erfindung werden zum Bonden von Halbleitervorrichtungen an thermische Anschlussstellen 10 einer gedruckten Leiterplatte (PWB) 12 verwendete Chipbefestigungsfilme, wie in 5 dargestellt ist, auf beiden Seiten mit einem Lösungsmittel (Staysolv 808 von ALPHA METAL, wobei es sich um ein eingetragenes Warenzeichen handelt) besprüht, um den Chipbefestigungsfilm (STAYFORM 692 von ALPHA, wobei es sich um ein eingetragenes Warenzeichen handelt) vor dem Anordnen von IC-Chips zu erweichen. Die aufgebrachte Lösungsmittelmenge sollte ausreichend sein, um die Chipbefestigungsfilme zu beschichten, jedoch nicht zu sättigen. Die Chipbefestigungsfilme 14 werden dann auf thermischen Anschlussstellen 10 angeordnet, wie in 6 dargestellt ist, woraufhin Halbleitervorrichtungen 16 auf den Chipbefestigungsfilmen angeordnet werden, wie in 7 dargestellt ist. Das Lösungsmittel wird nach dem Anordnen der IC-Chips trocknen gelassen. Das Ausheizen kann bei Temperaturen unter Tg während kurzer Zeiträume ausgeführt werden, um das Trocknen zu beschleunigen. Längere Zeiträume sind erforderlich, falls das Lösungsmittel ohne Ausheizen luftgetrocknet wird. Die Halbleitervorrichtungen 16 werden beim Trocknen des Lösungsmittels an thermische Anschlussstellen 10 gebondet. In jedem Fall sind keine Einrichtungen zum Ausüben von Druck auf die Chips während des Befestigungshärtens erforderlich. Die Halbleitervorrichtungen 16 können nun an die gedruckte Leiterplatte (PWB) 12 draht- oder TAB-gebondet werden.
  • Gemäß einer nicht dargestellten weiteren Ausführungsform der Erfindung wird ein Lösungsmittel (Staysolv 808 von ALPHA) auf thermische Anschlussstellen 10 der gedruckten Leiterplatte PWB 12 gesprüht. Die Menge des aufgebrachten Lösungsmittels sollte ausreichen, um die Oberfläche der thermischen Anschlussstellen 10 zu beschichten. Chipbefestigungsfilme 14 werden auf thermischen Anschlussstellen 10 angeordnet, woraufhin die Chipbefestigungsfilme 14 in ausreichenden Mengen, um sie zu beschichten, jedoch nicht zu sättigen, mit einem Lösungsmittel (Staysolv 808 von ALPHA) besprüht werden. Die Halbleitervorrichtungen 16 werden auf Chipbefestigungsfilmen 14 angeordnet. Wie gemäß der vorhergehenden Ausführungsform der Erfindung wird das Lösungsmittel nach der Anordnung der IC-Chips trocknen gelassen. Das Ausheizen kann bei Temperaturen unter Tg während kurzer Zeiträume ausgeführt werden, um das Trocknen zu beschleunigen. Längere Zeiträume sind erforderlich, wenn das Lösungsmittel ohne Ausheizen luftgetrocknet wird. In jedem Fall sind keine Einrichtungen zum Ausüben von Druck auf die Chips während des Befestigungshärtens erforderlich. Die Halbleitervorrichtungen 16 können nun an die gedruckte Leiterplatte (PWB) 12 draht- oder TAB-gebondet werden.
  • Gemäß einer nicht dargestellten weiteren Ausführungsform der Erfindung wird ein Lösungsmittel (Staysolv 808 von ALPHA) auf thermische Anschlussstellen 10 der gedruckten Leiterplatte PWB 12 gesprüht. Die Menge des aufgebrachten Lösungsmittels sollte ausreichen, um die Oberfläche der thermischen Anschlussstellen 10 zu beschichten. Chipbefestigungsfilme 14 werden auf thermischen Anschlussstellen 10 angeordnet, woraufhin die Bodenflächen der Halbleitervorrichtungen 16 in ausreichenden Mengen, um sie zu beschichten, mit einem Lösungsmittel (Staysolv 808 von ALPHA) besprüht werden. Die Halbleitervorrichtungen 16 werden auf Chipbefestigungsfilmen 14 angeordnet. Wie gemäß den vorhergehenden Ausführungsformen der Erfindung wird das Lösungsmittel nach der Anordnung der IC-Chips trocknen gelassen. Das Ausheizen kann bei Temperaturen unter Tg während kurzer Zeiträume ausgeführt werden, um das Trocknen zu beschleunigen. Längere Zeiträume sind erforderlich, wenn das Lösungsmittel ohne Ausheizen luftgetrocknet wird. In jedem Fall sind keine Einrichtungen zum Ausüben von Druck auf die Chips während des Befestigungshärtens erforderlich. Die Halbleitervorrichtungen 16 können nun an die gedruckte Leiterplatte (PWB) 12 draht- oder TAB-gebondet werden.
  • Wenngleich traditionelle Härtetemperaturen bei der Chipbefestigung nicht so schädlich für einen Leiterrahmen-Bondkontaktstellenträger wie für eine gedruckte Leiterplatte PWB sind, kann die vorliegende Erfindung bei Verwendung beliebiger der zuvor erörterten Verfahren zum Befestigen von Halbleitervorrichtungen 16 an den Chipkontaktstellenträgern 18 von Leiterrahmen 20 verwendet werden, wie in 8 dargestellt ist.
  • Vorteile der Ausführungsformen der Erfindung umfassen das Beseitigen des Verziehens von Leiterplatten infolge hoher Temperaturausbrüche, das Beseitigen der Kosten der vielen Härteeinrichtungen, verringerte Laborkosten, eine verringerte Komponentenbeschädigung durch die Handhabung und eine reduzierte Zykluszeit und eine einfachere Neubearbeitung.
  • Wenngleich erwähnt wurde, dass Staysolv 808 von ALPHA das Lösungsmittel der Wahl ist, können auch andere Lösungsmittel mit ähnlichen Eigenschaften verwendet werden.

Claims (10)

  1. Verfahren zum Bonden von IC-Chips an Substrate mit den folgenden Schritten: Bereitstellen eines Chipbefestigungsfilms (14), Aufbringen eines Lösungsmittels, das in der Lage ist, den Chipbefestigungsfilm zu erweichen, auf die obere und die untere Fläche des Chipbefestigungsfilms (14), Anordnen des lösungsmittelbeschichteten Chipbefestigungsfilms (14) auf einem Substrat, Anordnen eines Halbleiterchips (16) auf dem lösungsmittelbeschichteten Chipbefestigungsfilm (14) und Ermöglichen des Trocknens des Lösungsmittels, wodurch der Halbleiterchip durch den Chipbefestigungsfilm (14) an das Substrat gebondet wird.
  2. Verfahren zum Bonden von IC-Chips an Substrate mit den folgenden Schritten: Bereitstellen eines Substrats, Beschichten eines Abschnitts des Substrats mit einem Lösungsmittel, das in der Lage ist, einen Chipbefestigungsfilm (14) zu erweichen, Beschichten der Rückseite eines Halbleiterchips (16) mit dem Lösungsmittel, das in der Lage ist, den Chipbefestigungsfilm (14) zu erweichen, Anordnen des Chipbefestigungsfilms (14) auf dem Substrat, Anordnen des Halbleiterchips (16) auf dem Chipbefestigungsfilm (14) und Ermöglichen des Trocknens des lösungsmittelbeschichteten Chipbefestigungsfilms (14), wodurch der Halbleiterchip durch den Chipbefestigungsfilm an das Substrat gebondet wird.
  3. Verfahren zum Bonden von IC-Chips an Substrate mit den folgenden Schritten: Bereitstellen eines Substrats, Beschichten eines Abschnitts des Substrats mit einem Lösungsmittel, das in der Lage ist, den Chipbefestigungsfilm (14) zu erweichen, Anordnen eines Chipbefestigungsfilms (14) auf dem Substrat, Beschichten des Chipbefestigungsfilms (14) mit dem Lösungsmittel, Anordnen eines Halbleiterchips (16) auf dem Chipbefestigungsfilm (14) und Ermöglichen des Trocknens des lösungsmittelbeschichteten Chipbefestigungsfilms (14), wodurch der Halbleiterchip durch den Chipbefestigungsfilm an das Substrat gebondet wird.
  4. Verfahren nach Anspruch 1, bei dem weiter der lösungsmittelbeschichtete Chipbefestigungsfilm (14) auf thermischen Kontaktstellen (10) auf dem Substrat angeordnet wird, wobei die thermischen Kontaktstellen die Chips tragen.
  5. Verfahren nach Anspruch 1 oder 4, bei dem weiter beide Seiten des Chipbefestigungsfilms (14) mit dem Lösungsmittel beschichtet werden.
  6. Verfahren nach Anspruch 1, 2, 3, 4 oder 5, bei dem das Substrat weiter als eine gedruckte Leiterplatte (PWB) (12) bereitgestellt wird.
  7. Verfahren nach Anspruch 1, 2, 3, 4 oder 5, bei dem das Substrat weiter als ein Leiterrahmen-Chipkontaktstellenträger (18) bereitgestellt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem der Chipbefestigungsfilm (14) weiter als ein thermoplastischer Film bereitgestellt wird.
  9. Verfahren nach Anspruch 6, welches weiter den Schritt des anschließenden Härtens der gedruckten Leiterplatte (PWB) (12) aufweist, wobei sich der Chipbefestigungsfilm (14) und der Halbleiterchip (16) bei Temperaturen unterhalb der Glasübergangstemperatur (Tg) der gedruckten Leiterplatte (PWB) (12) befinden, um das Trocknen zu beschleunigen.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei keine Spannvorrichtungen zum Anwenden von Druck auf die Chips während des Befestigungshärtens verwendet werden.
DE69534936T 1994-05-31 1995-05-31 Verfahren zum Verbinden integrierter Schaltungschips an Substraten Expired - Fee Related DE69534936T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US250977 1994-05-31
US08/250,977 US5471017A (en) 1994-05-31 1994-05-31 No fixture method to cure die attach for bonding IC dies to substrates

Publications (2)

Publication Number Publication Date
DE69534936D1 DE69534936D1 (de) 2006-05-24
DE69534936T2 true DE69534936T2 (de) 2007-03-15

Family

ID=22949963

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69534936T Expired - Fee Related DE69534936T2 (de) 1994-05-31 1995-05-31 Verfahren zum Verbinden integrierter Schaltungschips an Substraten

Country Status (7)

Country Link
US (2) US5471017A (de)
EP (1) EP0687000B1 (de)
JP (1) JPH0845969A (de)
KR (1) KR100338018B1 (de)
DE (1) DE69534936T2 (de)
MY (1) MY112620A (de)
SG (1) SG28283A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232150B1 (en) 1998-12-03 2001-05-15 The Regents Of The University Of Michigan Process for making microstructures and microstructures made thereby
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
US8188375B2 (en) * 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
US20080203566A1 (en) * 2007-02-27 2008-08-28 Chao-Yuan Su Stress buffer layer for packaging process

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4029628A (en) * 1974-05-22 1977-06-14 The United States Of America As Represented By The Secretary Of The Navy Bonding material for planar electronic device
CA1290676C (en) * 1987-03-30 1991-10-15 William Frank Graham Method for bonding integrated circuit chips
US5205036A (en) * 1988-10-17 1993-04-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with selective coating on lead frame
US5057900A (en) * 1988-10-17 1991-10-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device and a manufacturing method for the same
EP0384704A3 (de) * 1989-02-21 1991-05-08 General Electric Company Material für Würfelbefestigung und Verfahren zur Befestigung eines Würfels
US5225023A (en) * 1989-02-21 1993-07-06 General Electric Company High density interconnect thermoplastic die attach material and solvent die attach processing
US5204399A (en) * 1989-03-09 1993-04-20 National Starch And Chemical Investment Holding Corporation Thermoplastic film die attach adhesives
US5006575A (en) * 1989-10-20 1991-04-09 E. I. Du Pont De Nemours And Company Die attach adhesive composition
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework

Also Published As

Publication number Publication date
US5471017A (en) 1995-11-28
JPH0845969A (ja) 1996-02-16
KR950034720A (ko) 1995-12-28
EP0687000B1 (de) 2006-04-19
US5706577A (en) 1998-01-13
DE69534936D1 (de) 2006-05-24
KR100338018B1 (ko) 2002-11-30
SG28283A1 (en) 1996-04-01
EP0687000A1 (de) 1995-12-13
MY112620A (en) 2001-07-31

Similar Documents

Publication Publication Date Title
JP2662190B2 (ja) 電子素子アセンブリおよび再加工方法
US5860585A (en) Substrate for transferring bumps and method of use
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
US5128746A (en) Adhesive and encapsulant material with fluxing properties
US5471027A (en) Method for forming chip carrier with a single protective encapsulant
DE3888895T2 (de) Verfahren zum elektrischen Verbinden von integrierten Schaltungschips, eine Harzzusammensetzung für Podeste, und gemäss diesem Verfahren hergestellte Flüssigkristallanzeigevorrichtung.
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
US7170188B2 (en) Package stress management
Cofired Ceramic multilayer package fabrication
Wojciechowski et al. Electro-conductive adhesives for high density package and flip-chip interconnections
US5601675A (en) Reworkable electronic apparatus having a fusible layer for adhesively attached components, and method therefor
Frear Materials issues in area-array microelectronic packaging
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JP3760063B2 (ja) 接着剤と封入剤の同時硬化によるエレクトロニックパッケージの製造方法
US6303400B1 (en) Temporary attach article and method for temporary attach of devices to a substrate
Tong et al. Conductive adhesives with stable contact resistance and superior impact performance
DE69534936T2 (de) Verfahren zum Verbinden integrierter Schaltungschips an Substraten
DE19640192A1 (de) Verfahren zur Flip-Chip-Montage
Zhong Assembly and reliability of flip chip on boards using ACAs or eutectic solder with underfill
DE69109014T2 (de) Flip-Chip-Halbleiteranordnung.
KR19990063129A (ko) 집적 회로 테스트 방법
JPH0745641A (ja) 半導体装置の実装方法
EP0200469A2 (de) Metallisierungspaste für Siliziumcarbidkörper und diese Paste enthaltendes Halbleitergerät

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee