DE69431521T2

DE69431521T2 - Verfahren und Schaltungsanordnung zum Transistorschutz gegen Ausschaltung und Spannungsregler der dieses Verfahren anwendet

Info

Publication number: DE69431521T2
Application number: DE69431521T
Authority: DE
Inventors: Giovanni Galli; Giuseppe Scilla
Original assignee: CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Current assignee: CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date: 1994-10-27
Filing date: 1994-10-27
Publication date: 2003-06-05
Anticipated expiration: 2014-10-28
Also published as: JPH08288810A; JP3703542B2; EP0709956B1; DE69431521D1; EP0709956A1; US5714905A

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltung, die dahingehend wirksam ist, dass sie das Auftreten des Latch-down(Ausschalt)-Phänomens bei einem Transistor verhindert, der vor dem Verlassen seines sicheren Betriebsbereichs geschützt ist, sowie einen Transistor und Spannungsregler, die ein solches Verfahren und eine solche Schaltung verwenden.
Alle elektrischen Vorrichtungen, insbesondere Transistoren jeder Beschreibung (BJT, MOS, . . .) zeigen einen sicheren Betriebsbereich (SOA), d. h. einen Satz Betriebsbedingungen, unter denen die elektrische Vorrichtung angemessen arbeiten kann, ohne Schaden zu erleiden; dieser Bereich wird durch Rahmenbedingungen begrenzt.
Bei vielen Anwendungen arbeiten die elektrischen Vorrichtungen innerhalb solcher Rahmenbedingungen zuverlässig; allerdings ist ein Gebiet, für das dieses nicht gilt, beispielsweise das der Leistungstransistoren, bei denen es von äußerster Wichtigkeit ist, dass die Vorrichtung mit voller Leistung verwendet wird, aber natürlich ohne dessen Rahmenbedingungen zu verlassen und es so zu beschädigen.
Zu diesem Zweck sind Leistungstransistoren oft mit Schutzschaltungen verbunden, um zu verhindern, dass sie ihren SOA verlassen; ein typischer Schutz dieser Art ist der bei der maximal verbrauchbaren Leistung vorkommende. Bei Transistoren von der Bauart BJT (bipolarer Flächentransistor) entsteht durch einen sekundären Durchbruch eine viel stärker einschränkende Begrenzung für hohe Spannungen. Zusätzliche Begrenzungen resultieren aus den höchsten Strömen und/oder Spannungen, denen die Vorrichtungen standhalten können.
Ein Überschreiten der Rahmenbedingungen kann gelegentlich und für kurze Zeiträume oder für einen kurzen Abschnitt der normalen Betriebszeit akzeptabel sein.
Leistungstransistoren werden beispielsweise als Ausgangsstellglieder bei Spannungsreglern sowohl von der integrierten als auch der Diskreten-Bauelement-Art verwendet.
In der Fig. 1 ist ein vereinfachtes Blockschaltbild eines herkömmlichen Spannungsreglers gezeigt. Bei PT wird der Leistungstransistor angegeben, der einen Eingangsanschluss IT, einen Ausgangsanschluss OT und einen Steueranschluss CT aufweist, wobei die Schutzschaltung gegen ein Abweichen vom SOA mit PC1 bezeichnet ist.
Der Regler hat einen Spannungseingangsanschluss VIN, einen Spannungsausgangsanschluss VOUT und zwei Masseanschlüssse GT (in der Praxis nur einen Anschluss), die üblicherweise mit der Masse GND verbunden sind. Der Anschluss VIN ist mit dem Anschluss IT des Transistors PT verbunden, und der Anschluss VOUT ist im Wesentlichen mit dem Anschluss OT des Transistors PT verbunden.
Zwischen den Anschlüssen VIN und GT ist ein Vergleichsspannungsgenerator RVG angeschlossen, und zwischen den Anschlüssen VOUT und GT ist ein Spannungsteiler VD angeschlossen, der dahingehend wirksam ist, dass er eine Spannung erzeugt, die im Wesentlichen proportional zu der Spannung am Reglerausgang ist. Die Ausgänge des Generators RVG und des Teilers VD sind mit den Eingängen eines Fehlerverstärkers EA verbunden, dessen Ausgang mit dem Anschluss CT verbunden ist.
Es ist dieser Satz von Blöcken, die die richtige Einstellfähigkeit vorsehen. Der Verstärker EA gibt ein elektrisches Signal von einer solchen Amplitude aus, dass die durch den Generator RVG und den Teiler VD erzeugten Spannungen im Wesentlichen den gleichen Wert haben; natürlich ist die durch den Generator RVG erzeugte Spannung konstant, während die von dem Teiler VD erzeugte Spannung von dem Spannungsabfall abhängt, der durch den Transistor PT entlang seines Hauptleitungswegs vom Anschluss IT an den Anschluss OT erreicht wird, und zwar im Hinblick auf das elektrische Signal, das in seinen Steueranschluss CT eingegeben wird.
Ein Werterfassungswiderstand RS, der einen recht kleinen Wert hat, um die Reglerleistung nicht herunterzusetzen, ist mit dem Hauptleitungsweg des Transistors PT in Reihe geschaltet; wobei die daran angelegte Spannung proportional zu dem Strom ist, der durch irgendeine mit dem Reglerausgang verbundene Last aufgenommen wird.
Die Schaltung PC1 weist vier Anschlüsse auf, die jeweils mit dem Spannungseingangsanschluss VIN, dem Spannungsausgangsanschluss VOUT und dem Ausgangs- und Steueranschluss des Transistors PT verbunden sind.
Ein handelsüblicher integrierter Regler kann zusätzliche Blöcke, die in der Fig. 1 nicht gezeigt sind, aufweisen, die zusätzlichen oder ergänzenden Funktionen dienen.
In der Fig. 2 ist ein Schaltbild für eine typische bekannte Ausführungsform der Schutzschaltung PC1 gezeigt, die mit dem Transistor PT - in der Figur von der BJT-Bauart - und dem Widerstand RS verbunden ist.
Der Erfassungswiderstand RS ist mit dem Emitter - dem Ausgangsanschluss OT - des Transistors PT in Reihe geschaltet. Die am Widerstand RS angelegte Spannung wird an den Basis-Emitter-Übergang eines Rückkopplungstransistors QF über den Rückkopplungswiderstand RF, der mit der Basis verbunden ist, angelegt. Die Basis des Transistors QF ist auch mit dem Kollektor - dem Eingangsanschluss IT - des Transistors PT mittels Reihenschaltung einer Zener-Diode DZ und eines Zener-Widerstands RZ verbunden, während sein Kollektor mit der Basis - dem Steueranschluss CT - des Transistors PT verbunden ist.
Die Fig. 3 zeigt an einem Diagramm des Kollektorstroms IC gegenüber der Kollektor-Emitter-Spannung VCE den SOA (sicheren Betriebsbereich) des Transistors PT (wobei die verwendeten Skalen sowohl für die Abszissen- als auch die Ordinatenachse logarithmisch sind), der durch eine Kurve BL begrenzt ist; IMAX bzw. VMAX bezeichnen den maximalen Strom und die maximale Spannung, die der Transistor PT aushalten kann; es sind auch mögliche Grenzwerte für den Betrieb der Schaltung PC1 durch die Kurven C1, C2, C3, C4 dargestellt, die im Wesentlichen gerade Linien sind.
Der Startpunkt solcher Kurven wird im Wesentlichen durch die Diode DZ geschaffen und kann mit hoher Genauigkeit eingestellt werden.
Ihr Gradient ist in etwa durch -RF/(RS·RZ) gegeben. Solche Widerstände haben gewöhnlich unterschiedliche Werte (z. B. RZ = 10 kOhm, RF = 300 Ohm, RS = 0,3 Ohm), und sollte eine Abweichung auftreten, beispielsweise im dem technischen Verfahren (IC-Herstellungsprozess), dann tritt in diesem Verhältnis wegen des Auftretens eines Produkts in dem Nenner des Verhältnisses eine Abweichung von dem gewünschten Wert auf. Weiter bleibt, selbst wenn der Widerstand RS für stabiler gehalten wird (er wird gewöhnlich durch eine Emitterdiffusion erhalten) als die anderen zwei (die gewöhnlich durch Basisdiffusionen erhalten werden), das Verhältnis von RF zu RZ zu berücksichtigen, das aufgrund der Widerstände mit unterschiedlichen Werten wegen der Unmöglichkeit, eine Anpassung zwischen den beiden Widerständen auf Silizium zu erhalten, schwer stabil zur Verfügung gestellt werden kann (und um so mehr, wenn versucht würde, die Schaltung mit diskreten Bauelementen auszubilden).
Wie aus der Fig. 3 ersichtlich ist, können identische Schaltungen, die auf dieselbe Weise ausgebildet sind, leicht unterschiedliche Leistung erbringen, beispielsweise entlang der vier Kurven C1, C2, C3, C4, die nicht vollstän dig in dem SOA (sicheren Betriebsbereich), wie gewünscht, liegen.
Um dieses Problem zu vermeiden, ist es üblich, eine gewünschte Betriebskurve auszuwählen, zum Beispiel die Kurve C2, die von der Kurve BL weit so entfernt ist, dass die Betriebskurve der Schutzschaltung auf jeden Fall in dem SOA (sicheren Betriebsbereich) liegt, zum Beispiel irgendwo zwischen den Kurven C1 und C3.
Allerdings werden durch diese Praxis die Möglichkeiten des Transistors PT viel zu gering genutzt, was dazu führt, dass er stark überdimensioniert ist.
Ein besonders schwieriges Phänomen, das auch mit einer solchen Praxis einhergeht (gebunden an Schutzschaltungen), ist das sogenannte Latch-down (Ausschalten), d. h. die Tatsache, dass bei hohen Spannungen und trotz der Lastanforderung der aus dem Transistor ausgegebene Strom praktisch Null ist. Dieses Phänomen entspricht beispielsweise dem V2-VMAX- Segment der Kurve C2 in der Fig. 3. Obwohl der Transistor, während er sich im SOA (sicheren Betriebsbereich) befindet, in der Lage ist, Strom zu liefern, ist dies wegen des Steuervorgangs der Schutzschaltung nicht der Fall.
Die unter der Nr. 0 132 863 im Namen von N. V. Philips Gioeilampenfabrieken veröffentlichte europäische Patentanmeldung betrifft eine Schutzschaltung, bei der ein Transistor-Emitter-Strom durch einen Widerstand in eine Spannung umgewandelt wird und mittels eines ersten Spannungs-Strom- Umwandlers in einen Stroms umgewandelt wird, der zu dem Emitterstrom proportional ist, und eine Transistor- Kollektor-Spannung wird mittels eines zweiten Spannungs- Strom-Umwandlers in einen Strom umgewandelt, der zu einer Kniespannung proportional ist, die an den zweiten Konverter und die Kollektor-Emitter-Spannung angelegt wird. Insbesondere wird eine solche Schutzschaltung betriebsbereit, wenn der Unterschied zwischen den Ausgangsströmen des ersten und zweiten Spannungs-Strom-Umwandlers den durch eine Stromquelle geführten Strom überschreitet.
Theoretisch kann die verbesserte Nutzung des SOA (sicheren Betriebsbereich) des Transistors dadurch erreicht werden, dass eine Schutzschaltung verwendet wird, die eine Betriebsgrenze aufweist, die durch eine Kurve dargestellt wird, die geometrisch eher der Kurve BL (Grenze des SOA (sicheren Betriebsbereich)) ähnelt, wie beispielsweise die in der Fig. 4 als C4M bezeichnete. Eine solche Kurve, die als Modifikation der Kurve C4 in der Fig. 3 angesehen werden kann, kann durch die Verwendung einer Schutzschaltung erhalten werden, die ähnlich der in der Fig. 2 gezeigten ist, aber parallel zu dem Paar Vorrichtungen DZ, RZ ein Paar aufweist, das ähnlich dazu ist, aber eine höhere Zener-Spannung zeigt.
Eigentlich hat diese Modifikation inhärent dieselben Nachteile wie der ursprüngliche Ansatz. Tatsächlich führen mögliche Variationen der elektrischen Parameter der Schaltung zwangsläufig dazu, dass eine gewünschte Betriebskurve ausgewählt wird, die von der Kurve BL weit entfernt ist, um zu vermeiden, dass eine Schutzschaltung erhalten wird, die eine klar inakzeptable Betriebskurve hat, wie beispielsweise die in der Fig. 4 durch C5 bezeichnete. Darüber hinaus ist das Latch-down-Phänomen noch immer da und entspricht beispielsweise dem V4M-VMAX-Segment der Kurve C4M.
Es ist die Aufgabe der Erfindung, ein Verfahren und eine damit verbundene Schaltung zur Verfügung zu stellen, die das Latch-down der Transistoren, die davor geschützt sind, ihre SOAs (sicheren Betriebsbereiche) zu verlassen, verhindern kann.
Diese Aufgabe wird im Wesentlichen durch eine Schaltung, die die im Anspruch 1 definierten Merkmale hat, und durch ein Verfahren erreicht, das wie im Anspruch 7 durchgeführt ist. Weitere vorteilhafte Aspekte der vorliegenden Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung betrifft auch einen Transistor und einen Spannungsregler, mit denen diese Schaltung wendet werden kann.
Die erste Schutzschaltung (gegen das Verlassen des SOA (sicheren Betriebsbereichs)) kann durch eine zweite Schutzschaltung ergänzt werden, die den Steueranschluss des Transistors so ansteuern kann, dass, wenn nach der Erhöhung der am Hauptleitungsweg des Transistors angelegten Spannung der Wert des durch den Weg fließenden Stroms - aufgrund des ersten Schutzes - die Tendenz hat, unter einen vorbestimmten unteren Grenzwert zu fallen, dieser Wert ungefähr konstant und durch die Last unbeeinflusst gehalten werden kann, wie aus dem Ausgangsanschluss des Transistors ersichtlich ist, so dass der Transistor auf jeden Fall die Last mit einem gewissen Strom bis zum akzeptablen Grenzwert VMAX durch den Transistor liefert.
Die Erfindung wird durch die nachfolgende Beschreibung in Verbindung mit den beigefügten Zeichnungen noch deutlicher, wobei
Fig. 1 ein vereinfachtes Blockschaltbild eines bekannten Spannungsreglers ist;
Fig. 2 ein Schaltbild einer bekannten Ausführungsform einer Schutzschaltung ist;
Fig. 3 ein logarithmisches Diagramm des Stroms gegenüber der Spannung ist, das den SOA (sicheren Betriebsbereich) eines Transistors und die Betriebskurve der Schutzschaltung der Fig. 2 zeigt;
Fig. 4 ein logarithmisches Diagramm des Stroms gegenüber der Spannung ist, das den SOA (sicheren Betriebsbereich) eines Transistors und die Betriebskurve einer Schutzschaltung zeigt, die eine Modifikation von der in Fig. 2 gezeigten ist;
Fig. 5 ein logarithmisches Diagramm des Stroms gegenüber der Spannung ist, das den SOA (sicheren Betriebsbereich) eines Transistors und die Betriebskurve einer herkömmlichen Schutzschaltung zeigt, die durch die Wirkung einer Schaltung nach der vorliegenden Erfindung modifiziert ist;
Fig. 6 ein Blockschaltbild einer Schaltung nach der vorliegenden Erfindung ist;
Fig. 7 ein mögliches Schaltbild der Steuereinrichtung ist, die in dem Blockschaltbild der Fig. 6 beinhaltet ist; und
Fig. 8 ein vereinfachtes Blockschaltbild eines Spannungsreglers nach der vorliegenden Erfindung ist und die Schaltung der Fig. 6 aufweist.
Das Verfahren der vorliegenden Erfindung wird nachfolgend mit Bezug auf die Fig. 5 beschrieben.
Diese Figur zeigt ein Diagramm des Kollektorstroms IC gegenüber einer Kollektor-Emitter-Spannung VCE, das den SOA des Transistors PT verdeutlicht, der durch die Kurve BL begrenzt ist; IMAX bzw. VMAX bezeichnen den maximalen Strom und die maximale Spannung, die der Transistor PT aushalten kann; und die Kurven C1, C2, C3 zeigen mögliche Betriebsgrenzen für die Schaltung PC1, wie sie beispielsweise aus der nicht so leicht gesteuerten Ausbreitung der Parameter der Vorrichtungen, die die Schaltung bilden, resultieren können.
Nach dem vorliegenden Verfahren zum Verhindern des Auftretens des Latch-down-Phänomens in einem Transistor, der vor dem Verlassen seines sicheren Betriebsbereichs BL geschützt ist, wenn der Wert des durch den Hauptleitungsweg des Transistors fließenden Stroms IC wegen dieses Schutzes die Tendenz hat, unter einen vorbestimmten unteren Grenzwert ISC zu fallen, wenn die am Weg angelegte Spannung VCE ansteigt, wird ein Steuervorgang an den Steueranschluss des Transistors angelegt, der diesen Wert ungefähr konstant und durch die Last unbeeinflusst hält, wie aus dem Ausgangsanschluss des Transistors ersichtlich ist.
Dieser Wert wird vorteilhafterweise gehalten, bis der Wert der an dem Weg angelegten Spannung VCE eine obere Durchbruchgrenzwert VMAX des Transistors übersteigt.
Vorteilhafterweise wird, wenn der Wert des durch den Weg fließenden Stroms IC die Tendenz hat, über den vorbestimmten unteren Grenzwert ISC anzusteigen, z. B. wegen eines Abfalls der VCE, der Steuervorgang abgebrochen.
Dieser Steuervorgang wird nur angewendet, wenn der an dem Weg angelegte Spannungswert über einem niedrigeren Betriebsgrenzwert VT liegt.
Wie aus der Fig. 5 ersichtlich ist, wird ungeachtet des Gradienten der Betriebskurve der minimale Strom bei den "hohen" Spannungen durch die Kurve ISC sichergestellt, wobei das Latch-down-Phänomen bis zu dem Grenzwert VMAX vollständig vermieden wird, über dem der Transistor PT sowieso der Gefahr, Schaden zu nehmen, ausgesetzt wäre.
Durch Anwenden dieses Verfahrens können die Fähigkeiten des Transistors PT besser ausgeschöpft werden, weil der nun verfügbare, verwendbare Betriebsbereich größer als der ohne Latch-down-Schutz ist und trotzdem weit genug von den SOA (sicheren Betriebsbereich-)Grenzen BL entfernt ist.
Die Schaltung der vorliegenden Erfindung wird nunmehr mit Bezug auf die Fig. 6 beschrieben.
Diese Schaltung zum Verhindern des Auftretens des Latchdown-Phänomens bei einem Transistor PT, der durch eine Schutzschaltung vor dem Verlassen seines sicheren Betriebsbereichs geschützt ist, umfasst:
a) eine Detektoreinrichtung (RS), die dahingehend wirksam ist, dass sie den Strom, der durch den Hauptleitungsweg IT-OT des Transistors PT fließt, erfasst, und
b) eine Steuereinrichtung CM, die dahingehend wirksam ist, dass sie den Steueranschluss CT des Transistors PT so steuert, dass nach der Erhöhung der am Weg (IT- OT) angelegten Spannung der Wert des durch den Weg fließenden Stroms dazu tendiert, aufgrund dieses Schutzes unter einen vorbestimmten unteren Grenzwert zu fallen, dieser Wert ungefähr konstant und durch die Last unbeeinflußt gehalten wird, wie aus dem Ausgangsanschluss OT des Transistors ersichtlich ist.
In der Fig. 6 ist die Detektoreinrichtung in sehr einfacher Weise in der Form eines Detektionswiderstands RS ausgeführt, der mit dem Weg IT-OT in Reihe geschaltet ist und einen ziemlich kleinen Wert hat, um nicht die Leistung des Transistors PT zu behindern; in diesem Fall ist die Spannung, die am Widerstand RS anliegt, im Wesentlichen proportional zu dem Strom, der durch den Haupfcleitungsweg IT-OT des Transistors PT fließt.
In einer einfachen, aber wirksamen Ausführungsform umfasst die Steuereinrichtung CM folgendes:
a) einen Vergleichsstromgenerator RCG;
b) einen Vergleichswiderstand RR, der mit dem Ausgang des Stromgenerators RCG verbunden ist;
c) einen Spannungskomparator CO der Bauart, die einen Stromdifferenzausgang und -eingänge aufweist, die jeweils an den Ausgang der Detektoreinrichtung und die Anschlüsse des Vergleichswiderstands RR gekoppelt sind;
d) einen Stromspiegel MI, der mit den Ausgängen des Komparators CO verbunden ist; und
e) eine Ausgangsstufe OA, die einen Eingang, der mit dem einen der Ausgänge des Komparators CO verbunden ist, und einen Ausgang aufweist, der an den Steueranschluss CT des Transistors PT gekoppelt ist.
Um Vorspannung für den Komparator CO zur Verfügung zu stellen und ihn gegen das Auftreten eines solchen Abfalls vorzuladen, kann er vorteilhaft so angeordnet sein, dass der Vergleichsstromgenerator RCG zwei im Wesentlichen identische Ströme an zwei Ausgängen davon erzeugt, die jeweils mit den zwei Eingängen des Komparators CO verbunden sind, und dass zwei Vorspannungswiderstände RA jeweils in Reihe mit dem Ausgang der Detektoreinrichtung angeordnet sind, die im Wesentlichen denselben Widerstandswert aufweisen; dies natürlich in dem angenommenen Fall, dass das Signal von der Detektoreinrichtung ein Spannungssignal ist.
Es wäre tatsächlich vorteilhaft, wenn die Steuereinrichtung CM im Wesentlichen die an dem Weg IT-OT anliegende Spannung geliefert bekommt, so dass keine zusätzliche Stromversorgungsanordnung erforderlich ist, und dies auf die Schutzschaltung beschränkt ist.
Die Steuereinrichtung wird am besten nur wenn erforderlich betrieben, oder zumindest nicht betrieben, wenn es nicht notwendig ist. Zu diesem Zweck kann der Generator RCG beispielsweise so aufgebaut sein, dass er nur einen Strom erzeugt, wenn der am Weg IT-OT anliegende Spannungswert über einem unteren Betriebsgrenzwert liegt.
In der Fig. 7 ist eine mögliche Schaltungsanordnung für die Steuereinrichtung gezeigt, die bereits in Blockform in der Fig. 6 veranschaulicht ist, wobei die Schaltung in einen Chip integriert werden kann.
Der Anschluss VOUT ist mit der Schaltungsmasse verbunden, und der Anschluss IT ist mit der Stromversorgung der Schaltung verbunden; der Anschluss OT ist der Spannungseingang der Schaltung, und der Anschluss CT ist der Stromausgang der Schaltung.
In dieser Reihenfolge von links nach rechts werden zwei Zener-Dioden DZ1 und DZ2 zur Verfügung gestellt, die miteinander in Reihe und über einen Widerstand R6 zwischen der Masse und der Stromversorgung geschaltet sind; der zentrale Abzweig der Reihenschaltung wird zu der Basis eines Transistors Q1 der NPN-Bauart geführt; der Kollektor des Transistors Q1 ist über einen Widerstand R7 mit der Stromversorgung verbunden, und sein Emitter ist über die Reihenschaltung der beiden Widerstände R3 und R4 mit der Masse verbunden; der zentrale Abzweig der zuletzt genannten Verbindung wird über einen Widerstand R5 zur Basis eines Transistors Q2 der NPN-Bauart geführt; und der Emitter des Transistors Q2 wird über einen Widerstand R1 mit der Masse verbunden, während sein Kollektor mit einem Vielfachstromspiegel verbunden ist.
Dieser Vielfachstromspiegel besteht aus drei Transistoren Q3, Q4, Q5 der PNP-Bauart, von denen Q5 einen Doppelkollektor hat; ihre Emitter sind mit der Stromversorgung jeweils über drei Widerstände R2, R8, R9 verbunden, die denselben Wert aufweisen, der insbesondere mit dem Wert von R1 zusammenfällt; ihre Basen sind alle miteinander verbunden; der Kollektor des Transistors Q3 ist mit seiner Basis und dem Kollektor des Transistors Q2 verbunden; die Kollektoren der Transistoren Q4 und Q5 bilden die drei Ausgänge des Spiegels; die Flächenverhältnisse der drei Transistoren sind derart, dass der Ausgangsstrom des Kollektors von Q4 zweimal so groß wie der Ausgangsstrom jedes Kollektors von Q5 ist.
Der Kollektor von Q4 ist wiederum mit einem anderen Stromspiegel verbunden, der zwei Transistoren Q6 und Q7 der NPN- Bauart umfasst, deren Emitter direkt mit der Masse verbun den sind, wobei Q6 in einer Diodenkonfiguration verbunden ist; der Spiegelausgang wird durch den Kollektor des Transistors Q7 dargestellt.
Die Schaltung der Fig. 7 weist weiter ein Paar Transistoren Q8 und Q9 der NPN-Bauart auf, die mit den Eingängen an ihren Basen und Ausgängen an ihren Kollektoren zu einer Differenzkonfiguration verbunden sind; ihre Emitter sind miteinander und mit dem Kollektor des Transistors Q7 verbunden; wobei ihre Basen - die Differenzeingänge - mit den beiden Kollektoren des Transistors Q5 verbunden sind. Auch die Basis von Q8 ist über die Reihenschaltung der beiden Widerstände RA und RR mit der Masse verbunden, und die Basis von Q9 ist über einen Widerstand RA mit dem Anschluss OT verbunden, wobei der Wert von RR so ausgewählt ist, dass er gleich dem von R1 ist.
Die Differenzausgänge sind mit einem Stromspiegel verbunden, der zwei Transistoren Q10 und Q11 umfasst, die über ihre Emitter direkt mit der Stromversorgung verbunden sind, während der Kollektor und die Basis von Q10 miteinander verbunden sind.
Schließlich umfasst die Schaltung einen Transistor Q12 der NPN-Bauart, der über seine Basis mit dem Kollektor von Q11 verbunden ist, wobei sein Kollektor direkt mit der Stromversorgung verbunden ist und sein Emitter mit dem Anschluss CT verbunden ist.
Am Kollektor des Transistors Q2 wird nur ein Strom Iref erzeugt, wenn der Unterschied beim Potential zwischen dem Anschluss IT und dem Anschluss VOUT größer als die kombinierten Zener-Spannungen der Dioden DZ1 und DZ2 ist, was im Wesentlichen der Spannung VT, die in der Fig. 5 gezeigt ist, entspricht. Dieser Strom wird angegeben durch:
Iref = ((VDZ2 - VBEQ1)·R4/(R3 + R4) - VBEQ2)/RR.
Durch eine Reihe von Strom-"Spiegelungen" erhält man:
VBEQ9 = (Iref/2)·RA + (Iref/2)·RR - VCEQ7,
VBEQ10 = (Iref/2)·RA + IL + RS - VCEQ7,
worin IL der Strom ist, der im Wesentlichen durch den Hauptleitungsweg des Transistors PT fließt.
Es kann leicht gezeigt werden, dass der Transistor Q12 nur den Transistor PT ansteuert, wenn:
IL < Iref·RR/2·RS;
wobei das Produkt dem ISC in der Fig. 5 entspricht.
Wenn der gemeinsame Betrieb der Schutzschaltung gegen das Verlassen des SOA (sicheren Betriebsbereichs) und der der Schutzschaltung gegen das Latch-down in Erwägung gezogen werden, ist es wichtig, dass sie sich nicht stören sollten, und demgemäß ist es bevorzugt, dass nur einer von ihnen auf den Transistor PT zu jeweils einer Zeit arbeitet.
Es gibt natürlich einen Stromwertbereich, in dem sie beide arbeiten, aber es ist von Vorteil, wenn dieser Bereich so klein wie möglich gehalten wird.
Es könnte dafür gesorgt werden, dass bei einem Transistor, insbesondere einem Leistungstransistor, eine erste Schutzschaltung gegen das Verlassen aus dem sicheren Betriebsbereich desselben und eine zweite Schutz Schaltung gegen das Latch-down nach der vorliegenden Erfindung auf demselben Chip integriert sein können. Auf diese Weise kann ein Transistor zur Verfügung gestellt werden, der dieselben Merkmale wie der ursprüngliche aufweist, aber "selbstschützend" ist, und es daher weniger wahrscheinlich ist, dass er beschädigt wird.
Schließlich wird in der Fig. 8 ein vereinfachtes Blockschaltbild eines Spannungsreglers nach der vorliegenden Erfindung gezeigt.
Dies ist mit dem in der Fig. 1 gezeigten Blockschaltbild identisch, mit der Ausnahme, dass eine weitere Schutzschaltung gegen Latch-down, PC2, nach der vorliegenden Erfindung vorhanden ist. Die Schaltung der Fig. 8 wird zur Verdeutlichung der Veranschaulichung mit den Verbindungen von zwei Anschlüssen der Schaltung PC1 gezeigt, aber diese sind mit denen der Fig. 1 identisch.
Die Schaltung PC2 weist vier Anschlüsse auf, die jeweils mit den drei Anschlüssen IT, CT, OT des Transistors PT und mit dem Anschluss VOUT verbunden sind; das Blockdiagramm der Schaltung PC2 kann das zum Beispiel das in der Fig. 6 gezeigte sein.

Claims

1. Schaltung zum Verhindern des Auftretens des Latchdown-Phänomens bei einem Transistor (PT), der durch eine Schutzschaltung vor dem Verlassen seines sicheren Betriebsbereichs geschützt ist, umfassend:

a) eine Detektoreinrichtung (RS), die dahingehend wirksam ist, dass sie den Strom, der durch den Hauptleitungsweg (IT-OT) des Transistors (PT) fließt, erfasst, wobei die Detektoreinrichtung (RS) dahingehend wirksam ist, dass sie ein erstes Spannungssignal erzeugt, dessen Amplitude im wesentlichen proportional zum durch den Weg (IT-OT) fließenden Strom ist, und

b) eine Steuereinrichtung (CM), die dahingehend wirksam ist, dass sie den Steueranschluss (CT) des Transistors (PT) so steuert, dass nach der Erhöhung der am Weg (IT-OT) angelegten Spannung der Wert des durch den Weg fließenden Stroms dazu tendiert, aufgrund dieses Schutzes unter einen vorbestimmten unteren Grenzwert zu fallen, dadurch gekennzeichnet, dass

die Steuereinrichtung (CM) folgendes umfasst:

a) einen Vergleichsstromgenerator (RCG);

b) einen Vergleichswiderstand (RR), der mit dem Ausgang des Stromgenerators (RCG) verbunden ist;

c) einen Spannungskomparator (CO) der Bauart, die einen Stromdifferenzausgang and -eingänge aufweist, die jeweils an den Ausgang der Detektoreinrichtung (RS) und die Anschlüsse des Vergleichswiderstands (RR) gekoppelt sind;

d) einen Stromspiegel (MI), der mit den Ausgängen des Komparators (CO) verbunden ist; und

e) eine Ausgangsstufe (OA), die einen Eingang, der mit dem einen der Komparator (CO)-Ausgänge, der dem an die Detektoreinrichtung gekoppelten Eingang entspricht, verbunden ist, und einen Ausgang aufweist, der an den Steueranschluss (CT) des Transistors (PT) gekoppelt ist, um den Stromwert (ISC) ungefähr konstant und unbeeinflußt von der Last zu halten, wie aus dem Ausgangsanschluss (OT) des Transistors ersichtlich ist.

2. Schaltung nach Anspruch 1, wobei der Vergleichsstromgenerator (RCG) dahingehend wirksam ist, dass er zwei im wesentlichen identische Ströme an zwei Ausgängen davon erzeugt, die jeweils mit den beiden Eingängen des Komparators (CO) verbunden sind, und wobei jeweils in Reihe mit dem Vergleichswiderstand (RR) und in Reihe mit dem Ausgang der Detektoreinrichtung (RS) zwei Vorspannungswiderstände (RA) geschaltet sind, die im wesentlichen denselben Widerstandswert aufweisen und so angepasst sind, dass sie für den Komparator (CO) Vorspannung liefern und diesen im Hinblick auf das Auftreten einer Abnahme vorladen.

3. Schaltung nach Anspruch 1, wobei die Steuereinrichtung (CM) im wesentlichen durch den Wert der am Weg (IT-OT) angelegten Spannung geliefert wird.

4. Schaltung nach Anspruch 1, wobei die Steuereinrichtung (CM) nur arbeitet, wenn der Wert der am Weg (IT-OT) angelegten Spannung einen unteren Betriebsgrenzwert überschreitet.

5. Transistor (PT), der mit einer ersten Schaltung (PC1) zum Schutz vor dem Verlassen seines sicheren Betriebsbereichs ausgestattet ist, dadurch gekennzeichnet, dass der Transistor (PT) auch mit einer zweiten Schaltung (PC2) zum Schutz vor Latch-Down ausgestattet ist, wie in einem der Ansprüche 1 bis 4 beansprucht.

6. Spannungsregler der Bauart, die wie sein Ausgangs (VOUT)-Regelungsglied einen Transistor (PT) umfasst, der mit einer ersten Schaltung (PC1) zum Schutz vor dem Verlassen seines sicheren Betriebsbereichs ausgestattet ist, und dadurch gekennzeichnet, dass der Transistor (PT) auch mit einer zweiten Schaltung (PC2) zum Schutz vor Latch-down ausgestattet ist, wie in einem der Ansprüche 1 bis 4 beansprucht.

7. Verfahren zum Verhindern des Auftretens des Latchdown-Phänomens bei einem Transistor, der vor dem Verlassen seines sicheren Betriebsbereichs (BL) durch eine Schaltung nach Anspruch 1 geschützt ist, gekennzeichnet durch die folgenden Stadien:

- wenn der Wert des Stroms (IC), der durch den Hauptleitungsweg des Transistors fließt, wegen des Schutzes dazu tendiert, unter einen vorbestimmten unteren Grenzwert (ISC) zu fallen, wenn die am Weg angelegte Spannung (VCE) ansteigt, wird der Stromwert (IC) direkt mit einer internen Referenz verglichen;

- ein Steuervorgang wird auf den Steueranschluss des Transistors angewendet, der den Wert ungefähr konstant und durch die Last unbeeinflußt hält, wie aus dem Ausgangsanschluss des Transistors ersichtlich ist.

8. Verfahren nach Anspruch 7, wobei der Wert gehalten wird, bis der Wert der am Weg angelegten Spannung (VCE) eine obere Durchbruchgrenze (VMAX) des Transistors überschreitet.

9. Verfahren nach Anspruch 7, wobei der Antriebssteuervorgang unterbrochen wird, wenn der Wert des durch den Weg fließenden Stroms (IC) dazu tendiert, über den vorbestimmten unteren Grenzwert (ISC) zu steigen.

10. Verfahren nach Anspruch 7, wobei der Steuervorgang nur angewendet wird, wenn der Wert der am Weg angelegten Spannung einen unteren Betriebsgrenzwert (VT) überschreitet.