DE69429936T2 - Betriebsverfahren eines Speichers - Google Patents
Betriebsverfahren eines SpeichersInfo
- Publication number
- DE69429936T2 DE69429936T2 DE69429936T DE69429936T DE69429936T2 DE 69429936 T2 DE69429936 T2 DE 69429936T2 DE 69429936 T DE69429936 T DE 69429936T DE 69429936 T DE69429936 T DE 69429936T DE 69429936 T2 DE69429936 T2 DE 69429936T2
- Authority
- DE
- Germany
- Prior art keywords
- words
- memory
- column
- sequence
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011017 operating method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 3
- 239000000872 buffer Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012464 large buffer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Image Input (AREA)
- Controls And Circuits For Display Device (AREA)
- Dram (AREA)
- Memory System (AREA)
- Storing Facsimile Image Data (AREA)
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Betreiben eines Speichers. Insbesondere betrifft die Erfindung ein Verfahren zum Laden eines rechteckigen Bildes in Form eines Bitmaps in einen Speicher und zum Auslesen einer Seite aus dem Speicher. Die Stammanmeldung der vorliegenden Erfindung ist in EP-A-0 640 979 veröffentlicht.
- Verfahren zum Zugreifen auf einen Speicher nach dem Stand der Technik sind aus DE 39 59 9 C1 bzw. US-A-4,818,932 bekannt.
- DE 39 13 599 C1 offenbart einen Bildspeicher mit einem Hochgeschwindigkeitseingang und -ausgang, bei dem mehrere Speicherblöcke und mehrere Videokanäle im Zeitmultiplexmodus betrieben werden. Mit jedem Speicherblock ist eine eigene Adressiereinrichtung verbunden, und Bilder sowie Teile derselben können in voller Geschwindigkeit in Spalten sowie in Reihen vorwärts und rückwärts adressiert werden. Um zwischen beiden Abtastrichtungen wählen zu können, wird das Adressieren so ausgeführt, dass mittels einer Diagonalmultiplexstruktur aufeinanderfolgende Pixel in aufeinanderfolgenden Speicherblöcke angeordnet werden, wenn Abtasten sowohl in Spalten als auch in Reihen ausgeführt wird. Die Länge der Reihen und der Spalten beträgt ZL = N · BZ + 1 sowie SL = K · BZ + 1, wobei BZ die Anzahl von Speicherblöcken ist und N, K ganze Zahlen sind.
- US-A-4,818,932 offenbart ein Multiplex-Speicherzugriffssystem, das zeitlich verschachtelten Zugriff auf einen adressierbaren Speicherplatz mit einer Vielzahl von Datenverarbeitungsvorrichtungen ermöglicht. Das System enthält eine Vielzahl unabhängig voneinander zugänglicher Speicherbänke, und jede Bank bildet einen separaten Teil des adressierbaren Speicherplatzes. Des Weiteren sind Adressen- und Datenmultiplexer vorhanden, die jeder Speicherbank entsprechen, um Zugriff durch jede beliebige ausgewählte der Datenverarbeitungsvorrichtungen auf die entsprechende Speicherbank zu ermöglichen. Die Multiplexer werden so gesteuert, dass verschiedene Verarbeitungsvorrichtungen gleichzeitig auf verschiedene Speicherbänke zugreifen können, wobei bei konkurrierenden Zugriffsanforderungen für ein und dieselbe Speicherbank zugeteilt wird. Des Weiteren ist ein digitales Oszilloskop vorhanden.
- In einem typischen Drucksystem werden Bilder entweder von einem Eingabe-Scanner oder von einem Zeichengenerator in einen Seitenpuffer geladen, der ein Seitenbitmap aufbaut. Wenn das Bitmap vollständig ist, wird das Bild zeilenweise an den Drucker ausgesendet. Bei hohen Druckraten wird die Geschwindigkeit, in der dieser Transfer von dem Seitenpuffer zu dem Drucker stattfinden kann, ein potentiell begrenzender Faktor. Was benötigt wird, ist eine Schaltung, die diesen Transfer bei einer hohen Geschwindigkeit durchführt.
- Die Aufgabe der Erfindung besteht daher darin, ein Verfahren zum Betreiben eines Speichers und ein Drucksystem zu schaffen, mit dem Hochgeschwindigkeitsübertragung erreicht werden kann.
- Diese Aufgabe wird durch die Erfindung gelöst, wie sie in den unabhängigen Ansprüchen beansprucht ist.
- Bevorzugte Ausführungen werden durch die abhängigen Ansprüche definiert.
- Die Erfindung ordnet den Bildseitenpuffer in dem Speicher so an, dass auf dem Bildpuffer mit maximaler Geschwindigkeit sowohl in der Richtung langsamer Abtastung (Slow- Scan-Richtung) als auch in der Richtung schneller Abtastung (Fast-Scan-Richtung) zugegriffen werden kann. Der Seitenpuffer verwendet eine ungerade Anzahl vorn Speicherstellen für die Seitenhöhe und wendet auf die Bytes von Teilbildern mit gerader Höhe Daten-Swapping an.
- Bei einer bevorzugten Ausführung werden zunächst zwei Pufferregister zwischen dem Seitenpuffer und dem Drucker bereitgestellt, eines für den Transfer von Wörtern in ungerade Seitenpufferspeicherstellen und eines für den Transfer von Wörtern in gerade Speicherstellen. In diesem System wird ein Register geladen, während das andere ausgelesen wird, wodurch die Geschwindigkeit der Schaltung verdoppelt wird.
- Ein Problem dieser Anordnung ist es, dass die Wörter abhängig von der Reihennummer entweder alle ungerade oder alle gerade sein werden, wenn die Reihen anstelle der Spalten ausgelesen werden, und das Ungerade-Gerade-Puffersystem nicht bei seiner Nenngeschwindigkeit arbeiten wird. Um diesem Missstand abzuhelfen, wird dieses Zweipufferregistersystem zusammen mit einem Speicher verwendet, der eine ungerade Anzahl von Speicherstellen pro Spalte hat. Um ein spezifisches Zahlenbeispiel zu verwenden, kann gemäß des Standes der Technik die Seitenhöhe 1.000 Bytes betragen. Nach dieser Erfindung würde die Seitenhöhe entweder 999 oder 1.001 Byte betragen. Das Ergebnis in dem Fall, dass der Speicher sequentiell geladen wird, was der typische Fall ist, ist, dass nicht nur aufeinanderfolgende Wörter in jeder Spalte abwechselnd ungerade und gerade sind, sondern auch aufeinanderfolgende Wörter in jeder Reihe. Die Folge hiervon ist, dass die Ungerade-Gerade-Pufferregister beim Auslesen entweder von Datenzellen oder Datenreihen bei der Nenngeschwindigkeit arbeiten werden.
- Ein zusätzliches Problem bei diesem System wird angetroffen und muss beseitigt werden. Falls ein Teilbild, wie etwa ein Textzeichen, eine gerade Anzahl von Wörtern pro Spalte enthält und separat in den Speicher geladen wird, werden sowohl das letzte Wort einer Spalte als auch das erste Wort der nächsten Spalte entweder ungerade oder gerade sein. Die Problembeseitigung besteht darin, zuerst die Bytes in jeder anderen Spalte so umzuschalten, dass die ungeraden und die geraden Datenbytes umgekehrt werden, und sodann den Zustand des niederwertigsten Bits der Adresse für abwechselnde Zeilen umzuschalten, während das Bild in den Speicher geladen wird. Falls die erste Spalte von dem Zeichengenerator als Wörter 1, 2, 3 und 4 ausgelesen worden ist, wird somit die zweite Spalte als 2, 1, 4, 3 ausgelesen werden. Wenn dann diese Daten in den Speicher geladen werden, werden die Adressorte auch umgeschaltet, so dass die Daten in die normalen Speicherstellen kommen, die Ungerade-Gerade-Abfolge jedoch bewahrt werden wird. Auf der anderen Seite stellen ungerade Wörter kein Problem dar, weswegen sie normal geladen werden. Auf diese Weise werden Teilbilder von entweder ungerader oder gerader Höhe ihre ungeraden und geraden Bytes in einem Schachbrettmuster haben. Somit führt die Verwendung einer normalen Adressierung für Teilbilder mit einer ungeraden Anzahl von Wörtern pro Spalte und einer Adressierung, bei der das geringwertigste Bit für Wörter mit einer geraden Anzahl von Wörtern pro Spalte umgekehrt wird, in allen Fällen zur Nenngeschwindigkeit, wenn die gesamte Seite ausgelesen wird.
- Die Erfindung ermöglicht den Hochgeschwindigkeitstransfer von Daten entweder entlang Reihen oder entlang Spalten von einem Seitenpuffer zu einem Drucker, wobei der Seitenpuffer eine ungerade Anzahl von Speicherstellen hat und der Puffer zwei Pufferregister aufweist, ungerade und gerade, um die Durchführung eines Datentransfers bei Burstmodus-Raten bzw. Stoßbetriebsraten in beiden Richtungen zu ermöglichen.
- Ein Verfahren gemäß der Erfindung wird nun beispielhaft und unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
- Fig. 1 ein Diagramm des Standes der Technik über das Auslesen eines Seitenpuffers von gerader Höhe ist, das zeigt, dass Zeichen ("Character") nicht entlang einer Reihe im Burstmodus ausgelesen werden können, falls Wörter entlang Spalten eingelesen worden sind.
- Fig. 2 ein Diagramm des Standes der Technik über das Auslesen eines Seitenpuffers von gerader Höhe ist, das zeigt, dass Zeichen nicht entlang einer Spalte im Burstmodus ausgelesen werden können, falls die Wörter entlang Reihen eingelesen worden sind.
- Fig. 3 ein Diagramm ist, das das Schachbrettmuster zeigt, bei dem Bilder entlang Spalten oder Zeilen im Burstmodus ausgelesen werden können.
- Fig. 4 ein Diagramm ist, das das Swapping von Daten darstellt.
- Fig. 5 ein Blockdiagramm der Schaltung ist.
- Fig. 6 ein Zeitablaufdiagramm ist.
- Fig. 7 ein Blockdiagramm einer Schaltung zum Swapping von Daten zwischen einem Zeichengenerator und dem Speicher ist.
- Fig. 8 ein Blockdiagramm einer Schaltung zum Swapping des niedrigstwertigen Bits der Adressen in Zeilen beim Laden von Daten in den Speicher ist.
- Seitenpuffer werden gewöhnlich als DRAM implementiert, wenn ein großer Puffer erforderlich ist. Fig. 1 zeigt ein typisches System nach dem Stand der Technik, das eine gerade Anzahl von Speicherstellen in jeder Bildspalte aufweist. Falls aufeinanderfolgende Zugriffe in derselben Reihe des DRAM erfolgen, d. h. falls die Reihenadresse sich nicht ändert, kann der Zugriff den schnellen Seitenmodus, d. h. den statischen Spaltenmodus, verwenden, um auf den DRAM-Speicher zuzugreifen, was zu einem viel besseren Durchsatz führt als er sich bei einer Reihe einzelner Zugriffe ergeben würde. Ferner kann der Speicher in zwei Speicherbänke geteilt sein, eine gerade Bank und eine ungerade Bank, so dass auf die zwei Speicherbänke im verzahnten schnellen Seitenmodus zugegriffen werden. Der verzahnte schnelle Seitenmodus von zwei Speicherbänken kann einen maximalen Durchsatz von einem Datenwortzugriff pro Taktzyklus erreichen.
- Unter Verwendung des verzahnten schnellen Seitenmodus mit zwei DRAM-Speicherbänken kann der Bildseitenpuffer mit Zeichenbilddaten so geladen werden, dass die Bytes zwischen der ungeraden und der geraden Bank entweder in vertikaler Richtung, wie in Fig. 1, oder in horizontaler Richtung, wie in Fig. 2, alternieren. In dem ersten Fall wird ein Versuch, entlang einer Reihe zu lesen, nicht zu abwechselnd ungeraden und geraden Zugriffen führen, und in dem zweiten Fall wird ein Versuch, entlang einer Spalte zu lesen, nicht zu abwechselnd ungerade und geraden Zugriffen führen. In beiden Fällen kann nicht sowohl auf Reihen als auch auf Spalten bei voller Geschwindigkeit zugegriffen werden, da in keinem der beiden Fälle die Wörter zwischen der ungeraden und der geraden Speicherbank alternieren.
- Wenn die Bilddaten entlang der Fast-Scan-Richtung angeordnet sind, wie in Fig. 1, unterscheiden sich die Adressen der aufeinanderfolgenden Datenwörter entlang der Fast- Scan-Richtung um Eins und die benachbarten Wörter entlang der horizontalen Richtung unterscheiden sich um die Seitenhöhe, die im vorliegenden Fall eine gerade Zahl ist. Die aufeinanderfolgenden Daten in der Fast-Scan-Richtung kommen in verschiedene Bänke. In diesem Fall, wenn auf die Daten entlang der Fast-Scan-Richtung zugegriffen wird, beispielsweise zum Ausgeben einer Rasterscanzeile, kann der maximale Durchsatz durch abwechselndes Zugreifen auf die gerade und ungerade Bank unter Verwendung des verzahnten schnellen Seitenmodus erreicht werden. Jedoch erzeugt die Zeichenbildverarbeitung bzw. -synthese ("Imaging") gewöhnlich kurze Zeichen entlang der Slow- Scan-Richtung. Beispielsweise würden Zeichen, die ein Wort hoch sind, in nur eine Bank geladen werden und können folglich nicht verzahnt werden, und das Leistungsvermögen der Schaltung nimmt um die Hälfte ab.
- Wenn der Bildpuffer entlang der Slow-Scan-Richtung angeordnet ist, wie in Fig. 2, unterscheiden sich die Adressen der aufeinanderfolgenden Daten entlang der Slow-Scan- Richtung um Eins und das benachbarte Wort entlang der Fast-Scan-Richtung ist um die Seitenbreite verschieden. In diesem Fall erfolgt der Zugriff bei kurzen Zeichen entlang der Slow-Scan-Richtung effizient, jedoch wird der Zugriff entlang der Fast-Scan- Richtung zu einem Engpass.
- Die Erfindung besteht, wie in Fig. 3 gezeigt, in der Konfiguration der ungeraden und geraden Wörter in dem Bildpuffer in einem Schachbrettmuster so dass aufeinanderfolgende Datenwörter der Seite sowohl vertikal als auch horizontal in verschiedenen Bänken liegen. Das Speichersystem ist entlang der Fast-Scan-Richtung so konfiguriert, dass die Adressen der aufeinanderfolgenden Daten entlang der Fast-Scan-Richtung um Eins verschieden sind. Jedoch liegen durch die Einstellung einer ungeraden Anzahl für die Bildhöhe benachbarte Speicherstellen in der Slow-Scan-Richtung ebenfalls in verschiedenen Bänken. In diesem Fall können sowohl die Zugriffe entlang der Fast-Scan-Richtung als auch entlang der Slow-Scan-Richtung im schnellen Seitenmodus verzahnt sein, um eine maximale Geschwindigkeit zu erreichen.
- Fig. 3 scheint zu zeigen, dass aufeinanderfolgende Wörter von verschiedenen Reihen kommen, wenn Daten von einer einzelnen Spalte ausgelesen werden, und dass der Speicher folglich in dem Seitenmodus nicht funktionieren sollte. Jedoch sind tatsächlich aufeinanderfolgende Wörter in der Bildspalte allermeistens in derselben Reihe der Vorrichtung untergebracht. Das bedeutet, dass die Reihe der Vorrichtung so lang ist, dass in jeder Reihe der Vorrichtung typischerweise mehrere Bildreihen gespeichert werden, Folglich können mehrere Reihen ausgelesen werden, bevor ein Leerzyklus notwendig ist, und in der beschriebenen Ausgestaltung wird dies einmal alle zehn horizontalen Zeilen geschehen. Somit würde dies beispielsweise bei einem vier Byte hohen Bild einen Leerzyklus alle vierzig Zeilen ergeben.
- Bei dem Imaging von Zeichen, die eine ungerade Anzahl von Wörtern hoch sind, alterniert die Abfolge von Imagingwörtern zwischen den zwei Bänken selbst bei dem Übergang zwischen dem obersten Wort einer Spalte und dem untersten Wort in der nächsten Spalte. Falls in einem Zahlenbeispiel die Zeichenhöhe 5 Byte beträgt, wie in Fig. 3 gezeigt, würde sich ein Schachbrettmuster ergeben, falls das Zeichenbild sequentiell eingelesen ist.
- Bei geraden Worthöhen jedoch würde die Abfolge des Ladens von Bytes zu abwechselnden ungeraden und geraden Bytes innerhalb einer Scanzeile führen, jedoch wären alle Bytes in ein und derselben Reihe gleich. Ein Zeichen, das aus nur zwei Wörtern besteht, führt zu dieser Störung abwechselnder Zugriffe bei jedem zweiten Zugriff.
- Durch Adressen-Swapping wird die Leistung in dieser speziellen Situation verbessert, in der die Zeichenhöhe eine gerade Wortzahl hat und die Speicherhöhe eine ungerade Wortzahl hat.
- Zunächst werden die Bytes in jeder zweiten Spalte, die aus dem Zeichengenerator ausgelesen werden, geswappt. So erreichen die Daten, um erneut ein Beispiel zu verwenden, wenn die ungeraden Bytes in einer geswappten Datenzeile direkt zu dem Speicher gesendet werden, und die geraden Bytes um zwei Taktzyklen verzögert werden, den Speicher in geswappter Reihenfolge. Dieser Prozess in Schaltungsform ist in Fig. 7 dargestellt. Dann werden, wie in Fig. 8 dargestellt, um diese Daten in den Speicher zu laden, die Adressenfolgen von jeweils zwei aufeinanderfolgenden Zugriffen auf die ungerade Anzahl von Scanzeilen (erste, dritte ... usw.) geswappt, um kontinuierliche abwechselnde Zugriffe auf gerade und ungerade Speicherbänke zu erreichen. So ist beispielsweise die Zugriffsabfolge eines vier Worte hohen Zeichens (siehe Fig. 4) ohne Adressen-Swapping die folgende:
- E11, O12, E13, O14, LEER, O21, E22, O23, E24, LEER, E31, O32, ...
- Zwischen der letzten Dateneinheit einer Scanzeile und dem ersten Wort der nächsten liegt ein Leerzyklus, da sich beide in der gleichen Bank befinden. Wenn Adressen- Swapping eingesetzt wird, ist die Zugriffsabfolge die folgende:
- LEER, O12, E11, O14, E13, O21, E22, O23, E24, O32, E31, O34, E33, ...
- Nach dem Adressen-Swapping gibt es keinen folgenden Zugriff auf die gleiche Bank und keine verschwendeten Zyklen an der Scanzeilengrenze.
- Fig. 5 ist ein Blockdiagramm der Schaltung. Der Seitenpufferspeicher ist in zwei Hälften aufgeteilt, die gerade Bank 10 und die ungerade Bank 11. Die Speichersteuerung 13 sendet abwechselnd Adressen und Strobe-Daten an die Speicherbänke, und die von den zwei Bänken ausgegebenen Wörter werden auf eine einzelne Leitung muliplexiert 12 und auf den Systembus 14 an den Rasterausgabescanner ausgegeben. In ähnlicher Weise werden Zeichenbilder von dem Zeichengenerator über den Systembus 14 durch die Speichersteuerung an die ungeraden und geraden Bänke 10, 11 übermittelt.
- Die Steuersignale für diese Schaltung sind in Fig. 6 dargestellt. Im Seitenmodus muss die gerade Speicher (Spalten)-Adresse über zwei Taktzyklen gehalten werden, und das gerade Speichersteuersignal (CAS-Strobe) tritt hauptsächlich während der zweiten Hälfte des Adressenzyklus auf. Der Ausgang tritt gegenüber dem Strobe leicht verzögert auf. Ausgegebene Wörter 0, 2, 4 und 6 sind dargestellt. Die Reihenadressenzeile und RAS sind hier nicht dargestellt, da davon ausgegangen wird, dass der Seitenmodus verwendet wird, was bedeutet, dass die Reihenadresse konstant gehalten wird.
- Die ungeraden Steuersignale sind identisch, jedoch mit den geraden Steuersignalen verzahnt, so dass die abwechselnden ungeraden ausgegebenen Wörter in der Leerzeit zwischen der Ausgabe gerader Wörter ausgegeben werden. Der System-Multiplexer 12 kombiniert die beiden Datenströme, um die Systembusdaten zu erzeugen.
Claims (5)
1. Verfahren zum Betreiben eines Speichers (10, 11), wobei der Speicher ein
zweidimensionales Seiten-Bitmap speichern kann, das ein oder mehrere
zweidimensionale rechteckige Bild-Bitmaps enthält, wobei jedes Bild-Bitmap durch eine Vielzahl
von Wörtern repräsentiert wird die Spalten und Reihen in der Richtung der ersten
bzw. zweiten Dimension bilden, und wobei die Anzahl der Wörter in jeder Spalte
des Bild-Bitmaps gerade ist, und wobei der Speicher in einen ersten und einen
zweiten Abschnitt unterteilt ist und ein Abschnitt dazu dient, Wörter mit ungeraden
Adressen zu speichern, und der andere Abschnitt dazu dient, Wörter mit geraden
Adressen zu speichern, wobei das Verfahren die folgenden Schritte umfasst:
für eines der Bild-Bitmaps Verändern der Abfolge der Wörter in dem Speicher,
wobei die Abfolge der Wörter in jeder Spalte einer Gruppe von Spalten unverändert
bleibt und die Abfolge der Wörter der anderen Gruppe von Spalten geswappt wird,
spaltenweises Laden des Bild-Bitmaps in eine Speicherregion, indem die Wörter in
der Abfolge, die durch den Veränderungsschritt hergestellt wurde, sequentiell
geladen werden, und wobei die Wörter einer Gruppe an aufeinanderfolgende
Positionen geladen werden und die Wörter der anderen Gruppe an die Position geladen
werden, die sich ergeben würde, wenn das niederwertigste Bit jeder
aufeinanderfolgenden Adresse umgekehrt würde, und
sequentielles, reihen- oder spaltenweises Auslesen der gesamten Seite aus dem
Speicher.
2. Verfahren nach Anspruch 1, wobei die geswappte Abfolge in der anderen Gruppe
von Spalten entsteht, wenn der Zustand des niederwertigsten Bits der Anzahl der
Wörter in der Spalte in binärer Darstellung umgekehrt wird.
3. Verfahren nach Anspruch 1, wobei die geswappte Abfolge in der anderen Gruppe
von Spalten entsteht, wenn das Laden entweder der Wörter mit geraden Adressen
oder der Wörter mit ungeraden Adressen verzögert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der Schritt des Ladens und
des Auslesens jeweils die folgenden simultanen Schritte umfassen:
Übertragen eines Wortes in den ersten Abschnitt des Speichers (10, 11) oder aus
selbigem, und
Empfangen einer Adresse an dem zweiten Abschnitt des Speichers.
5. Drucksystem, das eine Einrichtung aufweist, die jeden der Verfahrensschritte nach
einem der Ansprüche 1 bis 4 ausführt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/114,552 US5561777A (en) | 1993-08-30 | 1993-08-30 | Process for sequentially reading a page from an image memory in either of two directions |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69429936D1 DE69429936D1 (de) | 2002-03-28 |
DE69429936T2 true DE69429936T2 (de) | 2002-06-20 |
Family
ID=22355959
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69429936T Expired - Fee Related DE69429936T2 (de) | 1993-08-30 | 1994-08-10 | Betriebsverfahren eines Speichers |
DE69422101T Expired - Fee Related DE69422101T2 (de) | 1993-08-30 | 1994-08-10 | Schachbrett-Bildpuffersystem |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69422101T Expired - Fee Related DE69422101T2 (de) | 1993-08-30 | 1994-08-10 | Schachbrett-Bildpuffersystem |
Country Status (4)
Country | Link |
---|---|
US (1) | US5561777A (de) |
EP (2) | EP0887802B1 (de) |
JP (1) | JPH07168754A (de) |
DE (2) | DE69429936T2 (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2145365C (en) * | 1994-03-24 | 1999-04-27 | Anthony M. Jones | Method for accessing banks of dram |
JP3138173B2 (ja) * | 1995-04-10 | 2001-02-26 | シャープ株式会社 | グラフィックス用フレームメモリ装置 |
JPH10283770A (ja) | 1997-04-07 | 1998-10-23 | Oki Electric Ind Co Ltd | 半導体メモリ装置およびその読み出しおよび書き込み方法 |
US6247084B1 (en) | 1997-10-08 | 2001-06-12 | Lsi Logic Corporation | Integrated circuit with unified memory system and dual bus architecture |
US6016522A (en) * | 1997-11-13 | 2000-01-18 | Creative Labs, Inc. | System for switching between buffers when receiving bursty audio by computing loop jump indicator plus loop start address for read operations in selected buffer |
WO2001006371A1 (en) * | 1998-07-21 | 2001-01-25 | Seagate Technology Llc | Improved memory system apparatus and method |
US6394850B1 (en) | 2000-03-20 | 2002-05-28 | David Oliphant | Contact pin design for a modular jack |
US7088369B2 (en) * | 2001-02-15 | 2006-08-08 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages and using bit-field addressing |
US6803917B2 (en) * | 2001-02-15 | 2004-10-12 | Sony Corporation | Checkerboard buffer using memory bank alternation |
US6850241B2 (en) * | 2001-02-15 | 2005-02-01 | Sony Corporation | Swapped pixel pages |
US6791557B2 (en) * | 2001-02-15 | 2004-09-14 | Sony Corporation | Two-dimensional buffer pages using bit-field addressing |
US6795079B2 (en) * | 2001-02-15 | 2004-09-21 | Sony Corporation | Two-dimensional buffer pages |
US6992674B2 (en) * | 2001-02-15 | 2006-01-31 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages and using state addressing |
US6801204B2 (en) * | 2001-02-15 | 2004-10-05 | Sony Corporation, A Japanese Corporation | Checkerboard buffer using memory blocks |
US7379069B2 (en) * | 2001-02-15 | 2008-05-27 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages |
US6828977B2 (en) * | 2001-02-15 | 2004-12-07 | Sony Corporation | Dynamic buffer pages |
US6765580B2 (en) * | 2001-02-15 | 2004-07-20 | Sony Corporation | Pixel pages optimized for GLV |
US7205993B2 (en) * | 2001-02-15 | 2007-04-17 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages and using memory bank alternation |
US6768490B2 (en) * | 2001-02-15 | 2004-07-27 | Sony Corporation | Checkerboard buffer using more than two memory devices |
US6765579B2 (en) * | 2001-02-15 | 2004-07-20 | Sony Corporation | Pixel pages using combined addressing |
US6831649B2 (en) * | 2001-02-15 | 2004-12-14 | Sony Corporation | Two-dimensional buffer pages using state addressing |
US6831651B2 (en) * | 2001-02-15 | 2004-12-14 | Sony Corporation | Checkerboard buffer |
US6831650B2 (en) * | 2001-02-15 | 2004-12-14 | Sony Corporation | Checkerboard buffer using sequential memory locations |
US7038691B2 (en) * | 2001-02-15 | 2006-05-02 | Sony Corporation | Two-dimensional buffer pages using memory bank alternation |
US20030058368A1 (en) * | 2001-09-24 | 2003-03-27 | Mark Champion | Image warping using pixel pages |
US6965980B2 (en) * | 2002-02-14 | 2005-11-15 | Sony Corporation | Multi-sequence burst accessing for SDRAM |
US6992707B2 (en) * | 2002-03-06 | 2006-01-31 | Hewlett-Packard Development Company, L.P. | Delayed encoding based joint video and still image pipeline with still burst mode |
US6919902B2 (en) * | 2002-06-03 | 2005-07-19 | Seiko Epson Corporation | Method and apparatus for fetching pixel data from memory |
US7034887B2 (en) * | 2002-07-15 | 2006-04-25 | Seiko Epson Corporation | Method and apparatus for flicker filtering interlaced display data |
US7583732B2 (en) * | 2002-12-06 | 2009-09-01 | Broadcom Corporation | Managing bursts of data |
KR100612414B1 (ko) * | 2003-04-28 | 2006-08-16 | 삼성전자주식회사 | 영상 데이터 처리 시스템 및 영상 데이터 독출/기입 방법 |
US7111093B2 (en) * | 2003-06-23 | 2006-09-19 | Intel Corporation | Ping-pong buffer system having a buffer to store a subset of data from a data source |
FR2951310B1 (fr) * | 2009-10-13 | 2011-11-18 | St Microelectronics Rousset | Dispositif de memoire a protocole serie et procede d'adressage correspondant |
US8564603B2 (en) * | 2010-10-24 | 2013-10-22 | Himax Technologies Limited | Apparatus for controlling memory device and related method |
CN106201363B (zh) * | 2016-07-26 | 2023-01-31 | 四川大学 | 视频流像素级数据随机实时访问的存储器及存储方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4247920A (en) * | 1979-04-24 | 1981-01-27 | Tektronix, Inc. | Memory access system |
JPS56140390A (en) * | 1980-04-04 | 1981-11-02 | Nippon Electric Co | Picture memory |
DE3015125A1 (de) * | 1980-04-19 | 1981-10-22 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung zur speicherung und darstellung graphischer information |
US4740927A (en) * | 1985-02-13 | 1988-04-26 | International Business Machines Corporation | Bit addressable multidimensional array |
US4818932A (en) * | 1986-09-25 | 1989-04-04 | Tektronix, Inc. | Concurrent memory access system |
US4893257A (en) * | 1986-11-10 | 1990-01-09 | International Business Machines Corporation | Multidirectional scan and print capability |
KR900000114B1 (ko) * | 1986-12-29 | 1990-01-20 | 박종원 | 영상처리용 메모리시스템 |
JPH01291387A (ja) * | 1988-05-19 | 1989-11-22 | Hitachi Ltd | 画像処理装置 |
DE3913599C1 (en) * | 1989-04-25 | 1990-01-18 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De | Intermediate image store e.g. for TV transmission - assigns separate control to each video channel for connection to all memory blocks |
US5361339A (en) * | 1992-05-04 | 1994-11-01 | Xerox Corporation | Circuit for fast page mode addressing of a RAM with multiplexed row and column address lines |
-
1993
- 1993-08-30 US US08/114,552 patent/US5561777A/en not_active Expired - Fee Related
-
1994
- 1994-08-10 EP EP98114329A patent/EP0887802B1/de not_active Expired - Lifetime
- 1994-08-10 DE DE69429936T patent/DE69429936T2/de not_active Expired - Fee Related
- 1994-08-10 DE DE69422101T patent/DE69422101T2/de not_active Expired - Fee Related
- 1994-08-10 EP EP94305916A patent/EP0640979B1/de not_active Expired - Lifetime
- 1994-08-26 JP JP6201787A patent/JPH07168754A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0887802A3 (de) | 1999-02-10 |
DE69429936D1 (de) | 2002-03-28 |
EP0887802B1 (de) | 2002-02-20 |
EP0640979A3 (de) | 1995-08-09 |
US5561777A (en) | 1996-10-01 |
EP0640979B1 (de) | 1999-12-15 |
EP0640979A2 (de) | 1995-03-01 |
EP0887802A2 (de) | 1998-12-30 |
JPH07168754A (ja) | 1995-07-04 |
DE69422101T2 (de) | 2000-04-27 |
DE69422101D1 (de) | 2000-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69429936T2 (de) | Betriebsverfahren eines Speichers | |
DE69016094T2 (de) | Video-Direktzugriffsspeicher. | |
DE3804938C2 (de) | Bildverarbeitungseinrichtung | |
DE69211435T2 (de) | Komprimierter Rasterbildspeicher für hochauflösende Rasteranzeige mit voller Farbwiedergabe | |
DE3687358T2 (de) | Bildpufferspeicher mit variablem zugriff. | |
DE2724075C2 (de) | Digitaler Bildspeicher für ein nach dem Zeilenrasterverfahren arbeitendes Sichtgerät zur optischen Wiedergabe von Zeichen und Linien | |
DE69422324T2 (de) | Speicherarchitektur mit Fenstern zum Bildkompilieren | |
DE3689011T2 (de) | Bildspeicher. | |
DE69633477T2 (de) | Bildspeicher für graphische Daten | |
DE68919781T2 (de) | Videospeicheranordnung. | |
DE3202365A1 (de) | Datenspeicher mit fensterabtastung | |
DE2703578A1 (de) | Videospeicher | |
DE3230679A1 (de) | Bildzeilen-zwischenspeicher-vorrichtung | |
DE3218815C2 (de) | ||
DE69211447T2 (de) | Rasterpuffer-Organisation und Steuerung für Echtzeit-Bilddekompression | |
DE1774682B2 (de) | Einrichtung zur sichtbaren Datenwiedergabe | |
DE2510542A1 (de) | Digitale bildwiedergabevorrichtung mit mehreren bildschirmen | |
DE69030941T2 (de) | Verfahren und Vorrichtung zur Verarbeitung von Bild-Daten | |
DE69128665T2 (de) | Datenmischendes Gerät | |
DE3823921C2 (de) | Verfahren und Gerät zum Speichern digitaler Videosignale | |
DE3248978T1 (de) | Bildanzeigeeinrichtung | |
DE69331027T2 (de) | Drehungsschaltung für numerische Bilder | |
EP1262060B1 (de) | Verfahren und Vorrichtung zum teilweisen Auslesen der Bilddaten eines Bildsensors | |
DE3545157A1 (de) | Verfahren und schaltungsanordnung zur aufloesungsumwandlung von binaeren pseudo-halbtonbildern | |
DE3789341T2 (de) | Verarbeitung von Videobildsignalen. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |