DE69330870T2

DE69330870T2 - Planarisierungsverfahren von einer Halbleitervorrichtung

Info

Publication number: DE69330870T2
Application number: DE69330870T
Authority: DE
Inventors: Shigeru Morita
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-12-22
Filing date: 1993-12-22
Publication date: 2002-04-11
Anticipated expiration: 2013-12-23
Also published as: KR0133264B1; EP0609551A1; US5540811A; EP0609551B1; KR940016580A; DE69330870D1

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, und insbesondere ein Verfahren zum Planieren (Abflachen bzw. Glätten) einer rauhen Oberfläche eines Halbleitersubstrats durch Auffüllen vertiefter (konkaver oder Graben-)Teile auf der Halbleiteroberfläche mit einem vergrabenden Material.

Beschreibung des Standes der Technik

Beim Herstellen von Halbleitervorrichtungen mit hoher Integrationsdichte, wie beispielsweise von VLSI- Vorrichtungen, ist es nötig, den Höhenunterschied zu reduzieren, der auf der Oberfläche eines Halbleitersubstrats erzeugt wird. Im Fall einer Mehrschichten-Verbindungstechnik existiert beispielsweise dann, wenn ein Zwischenschichten- Isolierfilm auf einer ersten Metallverbindungsschicht abgelagert wird und weiterhin eine zweite Metallverbindungsschicht auf dem Zwischenschichten- Isolierfilm ausgebildet wird, da ein Höhenunterschied unvermeidbar in der zweiten Metallverbindungsschicht erzeugt wird, ein Problem, das darin besteht, daß die Zuverlässigkeit aufgrund einer Trennung oder einer Erhöhung des Widerstands verschlechtert wird. Demgemäß ist es nötig, den zwischen den zwei Metallverbindungsschichten abgelagerten Zwischenschichten-Isolierfilm zu planieren.
Weiterhin ist es dann, wenn Gräben auf der Oberfläche eines Halbleitersubstrats als Element-Isolationsbereiche oder Kapazitäten ausgebildet werden, wie es der Fall bei DRAM- Vorrichtungen ist, auch nötig, Gräben (vertiefte Teile) auf dieselbe Weise wie oben zu vergraben.
Ein herkömmliches Verfahren zum Planieren der Oberfläche eines Halbleitersubstrats durch Vergraben konkaver Teile auf der Halbleitersubstratoberfläche wird hierin nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
Fig. 9 ist eine Querschnittsansicht zur Hilfe beim Erklären eines herkömmlichen Planierungsverfahrens. In Fig. 9 gibt es konvexe Teile 103 und konkave Teile 104 auf der Oberfläche eines Halbleitersubstrats 101. Daher wird ein vergrabendes Material über der gesamten Oberfläche des Halbleitersubstrats 101 abgelagert, um einen vergrabenden Film 102 auszubilden und die konkaven Teile 104 zu vergraben. Danach wird das Substrat 101 auf eine flache Weise bis zur Oberfläche der konvexen Teile 103 von oben poliert, wie es durch gestrichelte Linien in Fig. 9 gezeigt ist, so daß nur die konkaven Teile 104 mit einem vergrabenden Film 102 zur Planierung der Oberfläche des Halbleitersubstrats 101 gefüllt werden können.
Bei diesem herkömmlichen Verfahren ist jedoch dann, wenn das Gebiet des konkaven Teils groß ist, da die Oberfläche vertieft ist, das Ausmaß einer Oberflächenplanierung als Ganzes nicht so sehr zufriedenstellend gewesen.
Zum Überwinden des oben angegebenen Problems ist ein weiteres Verfahren vorgeschlagen worden. Dieses herkömmliche Verfahren wird hierin nachfolgend unter Bezugnahme auf die Fig. 10A bis 10G beschrieben werden, wobei die gleichen Teile, die in Fig. 9 gezeigt sind, mit denselben Bezugszeichen bezeichnet sind.
Bei diesem Verfahren wird, wie es in Fig. 10A gezeigt ist, eine Stopperschicht 201 mit einer niedrigen mechanischen Poliergeschwindigkeit auf den Oberflächen der konvexen Teile 103 auf der Oberfläche der Halbleiteroberfläche 101 ausgebildet. Danach wird, wie es in Fig. 10B gezeigt ist, ein vergrabender Film 102 durch Ablagern eines vergrabenden Materials über der gesamten Oberfläche des Halbleitersubstrats 101 ausgebildet. Unter diesen Bedingungen wird der vergrabende Film 102 als konkaver Teil 105 bei einem relativ breiten konvexen Teil 104 nach unten gedrückt. Weiterhin wird, wie es in Fig. 10C gezeigt ist, ein Planierungsblock (eine Schutzschicht) 202 beim konkaven Teil 105 des vergrabenden Films 102 selektiv ausgebildet. Weiterhin wird, wie es in Fig. 10D gezeigt ist, ein Planierungsmaterial mit hoher Fluidität auf den konvexen und konkaven Teilen 103 und 104 aufgetragen und getrocknet, um einen Planierungsfilm 203 zu bilden. Danach werden, wie es in Fig. 10E gezeigt ist, der Planierungsfilm 203, der Planierungsblock 202 und ein vergrabender Film 102 alle durch ein reaktives Ionenätzen (RIE) zurückgeätzt, welches eines von anisotropischen Ätzverfahren ist, bis zu der Nähe bzw. Umgebung der Stopperschicht 201. Schließlich wird, wie es in Fig. 10F gezeigt ist, ein rauher Teil 204, der aufgrund eines Unterschieds bezüglich der Ätzgeschwindigkeit des RIE- Verfahrens zwischen den jeweiligen Materialien erzeugt ist, durch mechanisches Polieren entfernt. Bei diesem Prozeß kann das Ende des mechanischen Polierens durch das Vorhandensein der Stopperschicht 201 gesteuert werden.
Bei dem oben angegebenen Verfahren eines mechanischen Polierens (das Polierverfahren oder Lap-Verfahren genannt wird), wird ein Oberflächenfräser unter der Bedingung gedreht, daß die Fräseroberfläche in engen Kontakt mit der Oberfläche des Halbleitersubstrats gebracht wird. Bei diesem Polieren wird ein geeignetes Schleifmaterial zum Ausschneiden des Materials der Substratoberfläche zwischen den Oberflächenschleifer und die Substratoberfläche gelegt, um das Material der Substratoberfläche auszuschneiden. Das Schleifmaterial ist eine Flüssigkeit, die einheitliche sphärische Partikel aus Siliziumoxid mit Partikeldurchmessern von etwa mehreren Zehnteln bis zu mehreren Mikrometern enthält, und eine Flüssigkeit, die diese Partikel separat ohne Gelatinierung enthält.
Weiterhin ist es, wie es in Fig. 10G gezeigt ist, dann, wenn die Stopperschicht 201 entfernt ist, möglich, eine Halbleiterstruktur zu erhalten, bei welcher die konkaven Teile 104 des Halbleitersubstrats mit einem vergrabenden Film 102 gefüllt sind, der ausgerichtet mit der Oberflächenschicht der konvexen Teile 103 des Halbleitersubstrats 101 ist.
Beim herkömmlichen Verfahren existiert jedoch deshalb, weil es erforderlich ist, daß der Planierungsblock 202 und die zwei Planierungsschichten 202 und 203 ausgebildet werden, ein Problem, das darin besteht, daß sich die Anzahl von Herstellungsprozessen erhöht. Zusätzlich müssen die RIE- Ätzraten des Planierungsblocks, der Planierungsschichten und des vergrabenden Materials alle gleich zueinander sein, um das Maß an Planierung zu erhöhen. In der Praxis ist es jedoch sehr schwierig, solche Materialien und solche Herstellungsbedingungen auszuwählen, daß die RIE-Ätzraten für diese drei Schichten gleich zueinander werden, was zum Ergebnis hat, daß die schließlich übrig bleibenden konvexen und konkaven Teile weiter mechanisch poliert werden müssen. Anders ausgedrückt sind unvermeidbar zwei Prozesse für das RIE- und das mechanische Polieren für den herkömmlichen Planierungsprozeß erforderlich, wodurch sich ein Problem ergibt, das darin besteht, daß die Anzahl von Herstellungsprozessen erhöht wird.
Weiterhin ist es auch möglich, die Substratoberfläche durch Bewirken der mechanischen Polierung zusammen zu planieren, nachdem der Planierungsblock und die Planierungsschicht beide ausgebildet worden sind. Bei diesem Verfahren erhöht sich jedoch deshalb, weil die mechanische Poliergeschwindigkeit erhöht werden muß, um ihre Produktivität zu erhöhen, die Rauhigkeit der polierten Substratoberfläche mit einem Erhöhen der Poliergeschwindigkeit, und zusätzlich ist es eher schwierig, das mechanische Polieren durch das Vorhandensein der Stopperschicht zu steuern. Weiterhin gilt bei diesem Verfahren, daß, obwohl die mechanische Poliergeschwindigkeit vom Standpunkt einer Planierung aus für die drei Schichten einheitlich gehalten werden muß, auf dieselbe Weise wie bei dem Fall des RIE-Ätzens, dies schwieriger als der Fall des IRE ist. Weiterhin wird zum Verkürzen der Polierzeit in dem Fall, in welchem das Substrat ohne Ausbilden des Planierungsblocks 202 oder Planierungsschicht 203 poliert wird, obwohl die Poliergeschwindigkeit bei den konkaven Teilen verglichen mit derjenigen bei den konvexen Teilen langsam ist, da die Poliergeschwindigkeiten bei beiden Teilen beim Mittelteil in einem breiten konkaven Teil einander nahekommen, das vergrabende Material nur bei den konkaven Teilen wegpoliert, was zum Ergebnis hat, daß es schwierig ist, die gesamte Oberfläche des Halbleitersubstrats zu planieren.
Aus IBM Technical Disclosure Bulletin Vol. 33, No. 2, Juli 1990, S. 75-76 ist eine Planierung eines flachen Grabens bekannt. Das Verfahren beruht auf dem Einbau einer dünnen Polysiliziumschicht in die Füllung des flachen Grabens, welche als Endstellungmarkierung dient. EP-A-0 340 524 offenbart einen Planierungsprozeß für eine Isolation eines zweiten Grabens.

ZUSAMMENFASSUNG DER ERFINDUNG

Bei Berücksichtigung dieser Probleme ist es daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung einer hochpräzisen Planierungsstruktur zu schaffen.
Gemäß der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1 geschaffen.
Bei dem Verfahren gemäß der vorliegenden Erfindung ist es deshalb, weil eine Stopperschicht bei den konkaven Teilen zum Verhindern eines exzessiven Polierens ausgebildet ist, möglich, einen vergrabenden Film eines hohen Planierungsausmaßes als Ganzes zu erhalten.
Weiterhin ist es deshalb, weil das Halbleitersubstrat durch Verwendung einer ersten Stopperschicht, die bei den konvexen Teilen auf dem Substrat ausgebildet ist, und einer zweiten Stopperschicht, die auf dem vergrabenden Film bei den konkaven Teilen ausgebildet ist, poliert wird, möglich, ein vergrabendes Material nur bei den konkaven Teilen auf dem Substrat aufzufüllen, und dadurch die Substratoberfläche präzis zu planieren. Zusätzlich ist es auf der Basis von Kombinationen der Materialien der ersten und der zweiten Stopperschicht (d. h. der Auswahl der Poliergeschwindigkeit des vergrabenden Materials und der Optimierung der Filmdicken), möglich, die Prozesse zum Ausbilden der Block- Schutzschicht und der Planierungs-Schutzschicht wegzulassen, und weiterhin den RIE-Rückätzprozeß vor einem Polieren (die bislang alle für den herkömmlichen Planierungsprozeß erforderlich sind), um dadurch den Herstellungsprozeß zur Planierung des Halbleitersubstrats verglichen mit dem herkömmlichen Prozeß zu vereinfachen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1A bis 1E sind Querschnittsansichten zur Hilfe beim Erklären des Grundprozesses des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung;
Fig. 2A bis 2J sind Querschnittsansichten zur Hilfe beim Erklären eines ersten Ausführungsbeispiels des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung;
Fig. 3A bis 3G sind Querschnittsansichten zur Hilfe beim Erklären eines zweiten Ausführungsbeispiels des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung, welches auf eine Mehrschichten-Verbindungsstruktur angewendet ist;
Fig. 4A bis 4H sind Querschnittsansichten zur Hilfe beim Erklären eines dritten Ausführungsbeispiels des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung;
Fig. 5A bis 5B sind Querschnittsansichten zur Hilfe beim Erklären eines fünften Ausführungsbeispiels des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung;
Fig. 6 ist eine Ansicht zur Hilfe beim Erklären einer positionsmäßigen Beziehung zwischen zwei nahe benachbarten konkaven Teilen diesbezüglich, ob die Stopperschicht ausgebildet ist oder nicht;
Fig. 7A und 7B sind Ansichten zur Hilfe beim Erklären eines Verfahrens zum Bestimmen einer Maskenmustergröße einer Stopperschicht, die an zwei nahe benachbarten konkaven Teilen ausgebildet ist;
Fig. 8 ist eine Ansicht zur Hilfe beim Erklären der Beziehung zwischen den zwei nahe benachbarten Metallverbindungen diesbezüglich, ob die Stopperschicht ausgebildet ist oder nicht;
Fig. 9 ist eine Querschnittsansicht, die eine herkömmliche Halbleitervorrichtung zeigt; und
Fig. 10A bis 10G sind Querschnittsansichten zur Hilfe beim Erklären des herkömmlichen Prozesses zum Herstellen der Halbleitervorrichtung.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN

AUSFÜHRUNGSBEISPIELE

Hierin nachfolgend wird der grundsätzliche Herstellungsprozeß gemäß der vorliegenden Erfindung unter Bezugnahme auf die Fig. 1A bis 1E beschrieben werden, wobei dieselben Bezugszeichen für die gleichen Elemente oder Teile behalten worden sind, die dieselben Funktionen wie bei dem Fall des in den Fig. 9 und 10 gezeigten herkömmlichen Herstellungsprozesses haben.
Zuerst wird, wie es in Fig. 1A gezeigt ist, eine erste Stopperschicht 201 auf den oberen Oberflächen von konvexen Teilen 103 eines Halbleitersubstrats 101 ausgebildet. Diese Stopperschicht 201 wird aus einem Material ausgebildet, dessen Poliergeschwindigkeit niedriger als diejenige eines vergrabenden Materials ist, um als Polierstopper beim späteren Polierprozeß zu dienen, wobei das vergrabende Material, das auf den Oberflächen der konvexen Teile 103 laminiert ist, auf der Oberfläche des Substrats 101 poliert wird.
Weiterhin wird, wie es in Fig. 1B gezeigt ist, ein vergrabender Film 102 zum Vergraben der konkaven Teile 104 einheitlich über die gesamte Oberfläche der konvexen und konkaven Teile, die auf der Oberfläche des Halbleitersubstrats 101 ausgebildet sind, ausgebildet.
Weiterhin wird, wie es in Fig. 1C gezeigt ist, eine zweite Stopperschicht 301 auf der Oberfläche eines konkaven Teils 105 des vergrabenden Films 102 ausgebildet, der bei dem relativ breiten konkaven Teil 104 des Halbleitersubstrats 101 ausgebildet ist. Diese zweite Stopperschicht 301 dient auch als Stopperschicht beim späteren Polierprozeß, bei welchem der vergrabende Film 102, der auf den Oberflächen der konvexen Teile 103 ausgebildet ist, auf der Oberfläche des Halbleitersustrats 101 poliert wird. Das Material dieser Stopperschicht 301 ist auch so ausgewählt, daß seine Poliergeschwindigkeit niedriger als diejenige des Materials des vergrabenden Films 102 ist.
Danach wird, wie es in Fig. 1D gezeigt ist, der vergrabende Film 102 auf flache Weise durch mechanisches Polieren poliert, bis die Oberfläche der ersten Stopperschicht 201 freigelegt ist.
Darauffolgend werden, wie es in Fig. 1E gezeigt ist, die erste und die zweite Stopperschicht 201 und 301 entfernt, um die Oberfläche der konvexen Teile 103 des Halbleitersubstrats 101 freizulegen, was zum Ergebnis hat, daß es möglich ist, die Oberfläche des Halbleitersubstrats 101 zu planieren.
Beim oben angegebenen Herstellungsprozeß ist es beispielsweise dann, wenn der vergrabende Film 102 als Isolierfilm verwendet wird; die konkaven Teile 104, die durch einen Isolierfilm vergraben sind (der gemäß dem oben angegebenen Prozeß ausgebildet wird) als Elementen- Trennbereiche verwendet werden; und die Oberflächen der konvexen Teile 103 als Elementenbereiche verwendet werden, möglich, ein aktives Element auf den Elementenbereichen 103 isoliert durch die Elementen-Isolierbereiche (den vergrabenden Film) 102 gemäß dem wohlbekannten Herstellungsverfahren auszubilden.
Beim oben angegeben Verfahren ist es vom Standpunkt einer mechanischen Polierung aus nötig, daß ein Unterschied in bezug auf die Poliergeschwindigkeiten zwischen dem Material der zweiten Stopperschicht 301 und dem Material des vergrabenden Films 102 existiert; das bedeutet, daß die Poliergeschwindigkeit des Materials der zweiten Stopperschicht 301 niedriger als diejenige des Materials des vergrabenden Films 102 sein muß. Zusätzlich muß die Filmdicke der zweiten Stopperschicht 301 kleiner als der Höhenunterschied zwischen den konkaven und konvexen Teilen sein, die auf der Oberfläche des Substrats 101 ausgebildet sind; die Filmdicke des vergrabenden Films 102 muß vom Standpunkt einer Planierung aus nahe dem Höhenunterschied zwischen den konkaven und konvexen Teilen sein, die auf der Oberfläche des Substrats 101 ausgebildet sind; und es existiert kein großer Höhenunterschied zwischen den Oberflächen der konvexen Teile 103 und der Oberfläche des vergrabenden Films 102, der in den konkaven Teilen 104 vergraben ist, welche um das zweifache oder darüber breiter als die Filmdicke des vergrabenden Films 102 sind. Zusätzlich ist es ideal, daß die mechanische Poliergeschwindigkeit des Materials der ersten Stopperschicht 201 niedriger als diejenige des Materials des vergrabenden Films 102 ist, und zwar auf dieselbe Weise, wie bei dem Fall des Materials der zweiten Stopperschicht 301. Jedoch ist dann, wenn der Stoppeffekt durch das Material der zweiten Stopperschicht 301 groß ist, der oben angegebene ideale Zustand nicht notwendigerweise erforderlich.
Ein praxisnäheres Beispiel oder ein erstes Ausführungsbeispiel des oben angegebenen Prozesses wird unter Bezugnahme auf die Fig. 2A bis 2 J beschrieben werden, wobei die vorliegende Erfindung insbesondere auf eine Elementenisolation angewendet ist.
Zuerst wird, wie es in Fig. 2A gezeigt ist, ein P-Typ-(100)- Silizium-Halbleitersubstrat 102 mit einem spezifischen elektrischen Widerstand von 1 bis 2 Qcm innerhalb einer oxidierenden Atmosphäre bei etwa 1000ºC oxidiert, um einen Siliziumoxid-Film 402 mit einer Dicke von etwa 15 nm auf der Oberfläche davon als Schutzfilm auszubilden. Weiterhin wird ein Siliziumnitrid-Film 403 mit einer Dicke von etwa 100 nm als erste Stopperschicht auf dem Siliziumoxid-Film 402 gemäß einer CVD-(chemischen Dampfablagerungs-)Technik abgelagert.
Darauffolgend wird, wie es in Fig. 2B gezeigt ist, ein Photolack auf dem Siliziumnitrid-Film 403 zum Erhalten eines Schutzschichtmusters 404 durch Photolithographie aufgetragen. Mit der Anwendung der erhaltenen Maske werden der erste Siliziumnitrid-Film 403 und der Siliziumoxid-Film 402, die beide auf den Bereichen ausgebildet sind, bei welchen Elementen-Isolationsbereiche auszubilden sind, durch ein Verfahren einer Anisotropenätztechnik (z. B. RIE) selektiv entfernt, um die Oberfläche des Substrats 401 freizulegen.
Weiterhin wird, wie es in Fig. 2C gezeigt ist, das Halbleitersubstrat 401 durch das RIE-Verfahren unter anderen Bedingungen mit der Verwendung des Schutzschichtmusters 404 und des Siliziumnitrid-Films 403 als Masken weiter geätzt, um Gräben 405 mit einer Tiefe von etwa 0,5 Micron auf der Oberfläche des Substrats 401 auszubilden.
Weiterhin wird, wie es in Fig. 2D gezeigt ist, das unnötige Schutzschichtmuster 404 entfernt, und dann werden die freigelegten Oberflächen innerhalb der Gräben 405 des Substrats 401 gereinigt. Danach wird die Oberfläche des Substrats 401 bei etwa 900ºC innerhalb einer oxidieren Umgebung oxidiert, um einen Siliziumoxid-Film 406 mit einer Dicke von etwa 10 nm als Isolierfilm auszubilden. Unter diesen Bedingungen werden konvexe Teile 410 und konkave Teile 405 auf der Oberfläche des Substrats 401 ausgebildet.
Weiterhin wird, wie es in Fig. 2E gezeigt ist, ein Siliziumoxid-Film 407 als vergrabendes Material gemäß der CVD-Technik unter reduziertem Druck abgelagert. Die Dicke des Siliziumoxid-Films 407 ist etwa 600 nm, was genug ist, um die Gräben 405 zu vergraben. Bei diesem Prozeß werden die Gräben 405 perfekt mit dem Siliziumoxid-Film 406 und dem CVD- Siliziumoxid-Film 407 (die beide Isolierfilme sind) gefüllt. Bei diesem Prozeß ist es vorzuziehen, die Dicke des vergrabenden Films innerhalb eines Bereichs von 80 bis 120% des Höhenunterschieds zwischen den konvexen und konkaven Teilen zu bestimmen, die auf der Oberfläche des Substrats 401 ausgebildet sind.
Weiterhin wird, wie es in Fig. 2F gezeigt ist, ein zweiter Siliziumnitrid-Film 408 mit einer Dicke von etwa 150 nm darauf als zweite Stopperschicht gemäß der CVD-Technik ausgebildet.
Weiterhin wird, wie es in Fig. 2G gezeigt ist, eine Schutzschicht auf die gesamte Oberfläche davon zum Erhalten eines Schutzschichtmusters 409 durch eine Photolithographie aufgetragen. Mit der Verwendung der erhaltenen Maske werden der Siliziumnitrid-Film 408 auf oder nahe den Elementenbereichen 410 (den konvexen Teilen auf dem Substrat 401) selektiv entfernt.
Weiterhin wird, wie es in Fig. 2H gezeigt, das unnötige Schutzschichtmuster 409 entfernt. Der projizierende CVD- Siliziumoxid-Film 407 wird einheitlich von oben poliert, bis der erste Siliziumnitrid-Film 403 freigelegt werden kann. Die Polierbedingungen sind wie folgt bestimmt: die Poliergeschwindigkeit des CVD-Siliziumoxid-Films 407 ist 150 nm/Min., und diejenige der Siliziumnitrid-Filme 403 und 408 ist 30 nm/Min., und die Polierzeit ist etwa 5 Min, was einer Überpoliergröße von 20% entspricht, die nur für den CVD- Siliziumoxid-Film 407 erforderlich ist. Demgemäß ist es deshalb, weil der zweite Siliziumnitrid-Film 208, der bei der Anfangsstufe des Polierens freigelegt ist, mit der Poliergeschwindigkeit poliert werden kann, die für den Siliziumnitrid-Film 408 bestimmt ist, insbesondere bei der Position entfernt von den Teilen mit unterschiedlicher Höhe, möglich, alle Oberflächen einheitlich zu polieren. In der Nähe bzw. der Umgebung des Teils mit unterschiedlicher Höhe wird jedoch deshalb, weil der auf den zweiten Siliziumnitrid- Film 408 ausgeübte Polierdruck aufgrund des Einflusses des konvexen Teils 410 reduziert wird, die Poliergeschwindigkeit reduziert, so daß nicht alle Oberflächen einheitlich entfernt werden, und dadurch bleibt etwas vom zweiten Siliziumnitrid- Film 408, wie es gezeigt ist.
Weiterhin können, wie es in Fig. 21 gezeigt ist, der freigelegte erste Siliziumnitrid-Film (die erste Stopperschicht) 403 und der übrige zweite Nitridfilm (die zweite Stopperschicht) 408 entfernt werden. Ein Verwenden einer solchen Entfernung hat den Vorteil, daß es einen Getter- bzw. Fangstoffeffekt verbessert.
Danach wird, wie es in Fig. 2J gezeigt ist, der Siliziumoxid- Film 402 auf den Elementenbereichen 410 des Substrats 401 in einer Hydrofluor-Säure-(Ammoniumfluorid-)Lösung für etwa 15 Sek. entfernt, um die Oberfläche um eine Dicke von etwa 25 nm zu ätzen und dadurch die Oberfläche des Halbleitersubstrats 401 freizulegen. Danach werden gemäß der wohlbekannten Technik eine MOS-Gatestruktur, Source- und Drain- Diffusionsschichten, Isolierschichten, die zwischen Verbindungen liegen, eine Elektrodenverbindung, etc. auf der Substratoberfläche bei den freigelegten Elementenbereichen 410 zur Ausbildung eines aktiven Elements ausgebildet.
Wie es oben beschrieben ist, ist es bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung möglich, das vergrabende Material auf einfache Weise auf eine flache Weise bei den Elementen-Trennbereichen zu vergraben. Weiterhin wird zum Beibehalten der stabilen Poliergeschwindigkeit für das projizierende vergrabende Material 407 die Oberflächenhöhe des zweiten Stopperfilms 408 derart bestimmt, daß sie relativ zum Oberflächen- Höhenunterschied beim projizierenden Teil des vergrabenden Materials 407 klein ist, so daß der Polierverlust reduziert werden kann. Weiterhin ist es auch vorzuziehen, das Material mit extrem niedriger Poliergeschwindigkeit als das Material der zweiten Stopperschicht 408 auszuwählen und die Dicke der zweiten Stopperschicht zu reduzieren.
Weiterhin ist es deshalb, weil die optimale Position, bei welcher der zweite Stopperfilm 408 auszubilden ist, sich gemäß der relativen Beziehung in Bezug auf die Poliergeschwindigkeit zwischen dem vergrabenden Material (407) und dem zweiten Stoppermaterial (408) unterscheidet, wenn das Verhältnis von beiden klein ist, auch möglich, die zweite Stopperschicht 408 zur Seitenwand des konvexen Teils des vergrabenden Materials auszudehnen.
Hierin nachfolgend wird ein zweites Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die Fig. 3A bis 3G beschrieben werden, wobei die vorliegende Erfindung insbesondere auf ein Verfahren zum Herstellen einer Mehrschichten-Verbindungsstruktur angewendet ist.
Zuerst wird, wie es in Fig. 3A gezeigt ist, ein P-Typ-(100)- Silizium-Halbleitersubstrat 401 mit einem spezifischen elektrischen Widerstand von 1 bis 2 Ωcm vorbereitet. Weiterhin wird ein erster Siliziumoxid-Film 411 mit einer Dicke von etwa 800 nm auf dem Substrat 401 gemäß einer Dampf- Aufwachs-(oder einer Dampfphasenepitaxie-)Technik ausgebildet; ein erster Aluminiumfilm 412 mit einer Dicke von etwa 600 nm wird darauf durch eine Sputtertechnik ausgebildet; und weiterhin wird darauf in Folge ein erster Siliziumnitrid-Film 413 mit einer Dicke von etwa 50 nm ausgebildet. Darauffolgend wird ein Photolack 414 über der gesamten Oberfläche davon aufgetragen und durch Photolithographie gemustert.
Weiterhin werden, wie es in Fig. 3B gezeigt ist, mit der Verwendung der gemusterten Schutzschicht 414 als Maske, der erste Siliziumnitrid-Film 413 und der erste Aluminiumfilm 412 durch das RIE-Verfahren zur Musterung geätzt, um den Silizium-Oxidfilm 411 freizulegen. Danach wird die Schutzschicht 414 entfernt.
Weiterhin werden, wie es in Fig. 3C gezeigt ist, ein zweiter Siliziumoxid-Film 414 mit einer Dicke von 600 nm und ein zweiter Siliziumnitrid-Film 415 mit einer Dicke von 50 nm in Aufeinanderfolge darauf abgelagert. Nach diesem Ablagerungsprozeß wird der zweite Siliziumnitrid-Film 415 noch bei einem breiten konkaven Teil in einem relativ großen Gebiet nach unten gedrückt. Danach wird eine Schutzschicht darauf aufgetragen, und eine Schutzschichtmusterschicht 416 wird auf dem konkaven Teil durch Photolithographie selektiv ausgebildet.
Weiterhin wird, wie es in Fig. 3D gezeigt ist, der zweite Siliziumnitrid-Film 415 durch das RIE-Verfahren durch die Verwendung der Schutzschichtmusterschicht 416 als Maske geätzt, um den zweiten Siliziumnitrid-Film 415 bei nur dem breiten konkaven Teil auszubilden. Danach wird die Schutzschichtmusterschicht 416 abgestreift.
Darauffolgend wird, wie es in Fig. 3E gezeigt ist, der zweite Siliziumoxid-Film 414 mit dem ersten Siliziumnitrid-Film 413 und dem zweiten Siliziumnitrid-Film 415 als Stopperschichten zur Planierung über der gesamten Oberfläche davon poliert. Die Polierbedingungen sind dieselben wie bei dem Fall des ersten Ausführungsbeispiels, wie es in Fig. 2H gezeigt ist.
Weiterhin werden, wie es in Fig. 3F gezeigt ist, der erste Siliziumnitrid-Film (die erste Stopperschicht) 413 und der zweite Siliziumnitrid-Film (die zweite Stopperschicht) 415 beide durch ein chemisches Trockenätzverfahren entfernt, und weiterhin wird ein dritter Siliziumoxid-Film 416 mit einer Dicke von 600 nm durch die Dampfphasenepitaxie-Technik darauf abgelagert.
Weiterhin wird, wie es in Fig. 3 G gezeigt ist, Aluminium über der gesamten Oberfläche davon durch Sputtern abgelagert, und durch die Photolithographie gemustert, um einen zweiten Aluminium-Verbindungsfilm 417 auszubilden.
Wie es oben bei der Mehrschichten-Verbindungsstruktur des zweiten Ausführungsbeispiels beschrieben ist, kann deshalb, weil es möglich ist, die obere Oberfläche des Zwischenschichten-Isolierfilms zwischen den Mehrschichten- Verbindungsteilen zu planieren, ohne daß sie dem Einfluß des Höhenunterschieds des ersten Schichten-Verbindungsteils (des Aluminiumfilms 412) unterzogen wird, irgendein Ätzrest oder irgendeine Trennung (die dazu neigt, beim Höhenunterschiedsteil aufzutreten) von einem Auftreten beim zweiten Schichten-Verbindungsteil (dem Aluminiumfilm 417) abgehalten werden.
Ein drittes Ausführungsbeispiel der vorliegenden Erfindung wird unter Bezugnahme auf die Fig. 4A bis 4H beschrieben werden.
Zuerst wird, wie es in Fig. 4A gezeigt ist, ein P-Typ-(100)- Silizium-Halbleitersubstrat 421 mit einem spezifischen elektrischen Widerstand von 1 bis 2 Ωcm innerhalb einer oxidierenden Atmosphäre bei etwa 1000ºC oxidiert, um einen Siliziumoxid-Film 422 mit einer Dicke von 15 nm auf der Oberfläche davon als Schutzfilm auszubilden. Weiterhin wird ein Polysilizium-Film 423 mit einer Dicke von 100 nm als erste Stopperschicht auf dem Siliziumoxid-Film 422 gemäß der CVD-(der chemischen Dampfablagerungs-)Technik abgelagert.
Darauffolgend wird, wie es in Fig. 4B gezeigt ist, ein Photolack auf den Siliziumnitrid-Film 423 zum Erhalten eines Schutzschichtmusters 424 durch Photolithographie aufgetragen. Mit der Verwendung der erhaltenen Maske werden der Polysilizium-Film 423 und der Siliziumoxid-Film 422, die beide auf den Bereichen ausgebildet sind, bei welchen Elementen-Trennteile auszubilden sind, selektiv durch das RIE-Verfahren entfernt, um die Oberfläche des Substrats 421 freizulegen.
Weiterhin wird, wie es in Fig. 4C gezeigt ist, das Halbleitersubstrat 421 durch das RIE-Verfahren unter anderen Bedingungen mit der Verwendung des Schutzschichtmusters 424 und des Polysilizium-Films 423 als Masken weiter geätzt, um Gräben 425 mit einer Tiefe von 0,5 Micron auf der Oberfläche des Substrats 421 auszubilden.
Weiterhin wird, wie es in Fig. 4D gezeigt ist, das unnötige Schutzschichtmuster 424 entfernt, und dann werden die freigelegten Oberflächen innerhalb der Gräben 425 des Substrats 421 gereinigt. Danach wird die Substratoberfläche 421 bei etwa 900ºC innerhalb einer oxidierenden Atmosphäre oxidiert, um einen Siliziumoxid-Film 426 mit einer Dicke von etwa 10 nm als Isolierfilm auszubilden. Unter diesen Bedingungen werden konvexe Teile 420 und konkave Teile 425 auf der Substratoberfläche 421 ausgebildet.
Weiterhin wird, wie es in Fig. 4E gezeigt ist, ein Siliziumoxid-Film 427 als vergrabendes Material gemäß der CVD-Technik unter reduziertem Druck abgelagert. Die Dicke des Siliziumoxid-Films 427 ist etwa 600 nm, was genug ist, um die Gräben 425 zu vergraben. Bei diesem Prozeß werden die Gräben 425 perfekt mit dem Siliziumoxid-Film 426 und dem CVD- Siliziumoxid-Film 427 (die beide Isolierfilme sind) gefüllt.
Weiterhin wird, wie es in Fig. 4F gezeigt ist, ein zweiter Polysilizium-Film 428 mit einer Dicke von etwa 300 nm darauf als zweite Stopperschicht gemäß der CVD-Technik ausgebildet.
Weiterhin wird, wie es in Fig. 4G gezeigt ist, eine Schutzschicht über der gesamten Oberfläche davon durch Photolithographie aufgetragen, um ein Schutzschichtmuster 429 zu erhalten (das beim breiten konkaven Teil zurückbleibt). Mit der Verwendung der erhaltenen Maske werden der zweite Polysilizium-Film 428 auf oder nahe den Elementenbereichen 430 (den konvexen Teilen auf dem Substrat) durch das RIE- Verfahren selektiv entfernt. Bei diesem Prozeß wird eine Seitenwand 431 auf dem Höhenunterschiedsteil des CVD- Siliziumoxid-Films 427 ausgebildet. Weiterhin wird, wie es in Fig. 4H gezeigt ist, das unnötige Schutzschichtmuster 429 entfernt. Der projizierende CVD-Siliziumoxid-Film 427 wird durch das mechanische Polieren einheitlich von oben poliert, bis der erste Polysilizium-Film 423 freigelegt werden kann. Die Polierbedingungen sind wie folgt bestimmt: die Poliergeschwindigkeit des CVD-Siliziumoxid-Films 427 ist 240 nm/Min. und die Poliergeschwindigkeit der Polysilizium-Filme 423 und 428 ist 30 nm/Min., und die Polierzeit ist etwa 3 Min., was einer Überpolierung von 20% für nur den CVD- Siliziumoxid-Film 427 entspricht. Weiterhin bleibt ein Teil des Polysilizium-Films 428 auf dieselbe Weise wie bei dem Fall des ersten Ausführungsbeispiels zurück, wofür der Grund bereits unter Bezugnahme auf Fig. 2H erklärt worden ist.
Daher werden die Polysilizium-Filme 423 und 428 entfernt, um eine planierte Oberfläche auf dem Substrat zu erhalten. Gemäß der wohlbekannten Technik werden eine MOS-Gate-Struktur, Source- und Drain-Diffusionsschichten, Isolierschichten, die zwischen Verbindungen liegen, eine Elektrodenverbindung, etc. auf der Substratoberfläche bei den freigelegten Elementenbereichen 430 ausgebildet, so daß ein aktives Element ausgebildet werden kann. In diesem Fall dient der Siliziumoxid-Film 427 als Elementen-Trennbereich.
Weiterhin kann anstelle des Prozesses, wie er unter Bezugnahme auf Fig. 4F erklärt ist, der folgende Prozeß angenommen werden: wie es in Fig. 5A gezeigt ist, wird ein dritter Siliziumoxid-Film 441 mit einer Dicke von etwa 800 nm zusätzlich auf dem Polysilizium-Film 428 gemäß der CVD- Technik abgelagert. Weiterhin wird, wie es in Fig. 5B gezeigt ist, das Substrat mit der Verwendung der gemusterten Schutzschicht 442 durch das RIE-Verfahren zurückgeätzt, um den Polysilizium-Film 443 und den dritten Siliziumoxid-Film 441 bei dem Höhenunterschiedsteil des Siliziumoxid-Films 427 zu lassen. Danach wird die Schutzschicht entfernt, und dann wird das Substrat poliert. Unter diesen Bedingungen ist es möglich, das Substrat zu erhalten, wie es in Fig. 4H gezeigt ist.
Bei diesem dritten Ausführungsbeispiel ist es deshalb, weil der Siliziumoxid-Film selbst bei dem breiten konkaven Teil abgelagert werden kann, möglich, das Maß an Planierung über der gesamten Oberfläche des Halbleitersubstrats vor einem Polieren zu erhöhen, so daß das Maß einer Planierung davon nach einem Polieren auch verbessert werden kann.
Eine weitere Modifikation der vorliegenden Erfindung wird hierin nachfolgend unter Bezugnahme auf Fig. 6 beschrieben werden, wobei deshalb, weil zwei Elementen- Ausbildungsbereiche nahe zueinander sind, die zweite Stopperschicht nicht bei dem konkaven Teil zwischen beiden Elementen-Ausbildungsbereichen ausgebildet ist.
In Fig. 6 bezeichnet x den Abstand zwischen den zwei nahen Elementen-Ausbildungsbereichen 501 und 502 und bezeichnet a den Abstand zwischen den Elementen-Ausbildungsbereichen 501 oder 502 und der zweiten Stopperschicht 510 bei den breiten konkaven Teilen. In diesem Fall ist dann, wenn die Dicke des Siliziumoxid-Films, der auf dem Elementen-Ausbildungsbereich abgelagert ist, mit W bezeichnet ist, und die Auflösungsgrenze (Linienbreitengrenze, die mit einer praktischen Lithographietechnologie ausbildbar ist) mit y bezeichnet ist, die zweite Stopperschicht 510 der Einfachheit der Maskierungsausbildung nicht abgelagert, insoweit die folgenden zwei Bedingungen erfüllt werden können:
(1) a > W
(2) x < 2W + y
Die oben angegebene Maske kann durch die Prozedur ausgebildet werden, wie sie in den Fig. 7A und 7B gezeigt ist. Zuerst wird, wie es in Fig. 7A gezeigt ist, eine durch Ausweiten der zwei Elementen-Ausbildungsbereiche 501 und 502 um einen Abstand L1 in sowohl einer vertikalen als auch einer horizontalen Richtung erhaltene Form bestimmt. Hier wird der Abstand L1 derart bestimmt, daß er die folgende Bedingung erfüllt:
L1 > (2a + y)/2
Daher können dann, wenn der Abstand x klein ist, die zwei ausgedehnten Elementen-Ausbildungsbereiche miteinander als einzelnes Muster 503 kombiniert werden.
Weiterhin wird, wie es in Fig. 7B gezeigt ist, der Umfang des Musters 503 durch den Abstand L2 zusammengezogen, um ein neues Muster 504 zu erhalten. Hier wird der Abstand L2 derart bestimmt, daß er die folgende Bedingung erfüllt:
L2 < L1 - a
Weiterhin kann, wie es in Fig. 8 gezeigt ist, das oben angegebene Verfahren zum Ausbilden der zweiten Stopperschicht auch angewendet werden, wenn die Verbindungsschichten auf dieselbe Weise wie oben ausgebildet werden. In Fig. 8 wird dann, wenn zwei Verbindungsschichten 601 und 602 nahe zueinander sind, die Stopperschicht 603 zwischen den zwei nahen Verbindungsschichten nicht ausgebildet.

Claims

1. Verfahren zum Herstellen einer Halbleitervorrichtung mit vorstehenden Teilen, die durch nach unten gedrückte Teile getrennt sind, unter Verwendung einer ersten Stopperschicht, einer zweiten Stopperschicht und eines vergrabenden Films, wobei die erste Stopperschicht und die zweite Stopperschicht eine niedrigere Poliergeschwindigkeit als der vergrabende Film haben, welches Verfahren die folgenden Schritte aufweist:

a) Ausbilden der ersten Stopperschicht (201) aus Siliziumnitrid oder Polysilizium auf der Oberfläche der vorstehenden Teile (103),

b) Ausbilden des vergrabenden Films (102) über der gesamten Oberfläche des Halbleitersubstrats, wobei die Dicke des vergrabenden Films nahe einem Höhenunterschied zwischen den vorstehenden Teilen und den nach unten gedrückten Teilen ist;

c) Ausbilden der zweiten Stopperschicht (301), jeweils aus Siliziumnitrid oder Polysilizium, selektiv auf der Oberfläche des vergrabenden Films bei den nach unten gedrückten Teilen, wobei die Dicke der zweite Stopperschicht kleiner als ein Höhenunterschied zwischen den vorstehenden und nach unten gedrückten Teilen auf der Oberfläche des Halbleitersubstrats ist, so daß die Höhe bzw. die Ebene der zweiten Stopperschicht (301) die Höhe bzw. die Ebene der ersten Stopperschicht (201) übersteigt,

d) Entfernen des vergrabenden Films auf flache Weise durch Polieren, bis eine Oberfläche der ersten Stopperschicht freigelegt ist.

2. Verfahren nach Anspruch 1, wobei eine Dicke des vergrabenden Films in einem Bereich von 80 bis 120% eines Höhenunterschieds der vorstehenden und nach unten gedrückten Teile auf dem Halbleitersubstrat ausgewählt wird.

3. Verfahren nach Anspruch 1, wobei der vorstehende Teil eine Anfangsoberfläche des Halbleitersubstrats ist, und wobei der nach unten gedrückte Teil ein Graben ist, der auf dem Halbleitersubstrat ausgebildet ist.

4. Verfahren nach Anspruch 1, wobei der vorstehende Teil eine erste Metallverbindungsschicht ist, die auf dem Halbleitersubstrat über einen Siliziumoxid-Film laminiert ist, und wobei der nach unten gedrückte Teil eine Anfangsoberfläche des Halbleitersubstrats ist.

5. Verfahren nach Anspruch 4, das weiterhin die folgenden Schritte aufweist:

nachdem die erste und die zweite Stopperschicht entfernt worden sind, Ablagern eines Siliziumoxid-Films darauf als Zwischenschichten-Isolierfilm; und

Ausbilden einer zweiten Metallverbindungsschicht auf dem abgelagerten Siliziumoxid-Film.

6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei die zweite Stopperschicht nur ausgebildet wird, wenn ein Abstand zwischen zwei benachbarten konvexen Teilen größer als eine Addition einer doppelten Dicke des vergrabenden Films und einer photolithographischen Auflösungsgrenze ist.