DE69217846T2 - Verfahren zur Herstellung elektrisch-löschbarer und -programmierbarer Nurlesespeicherzellen mit einer einzigen Polysiliziumschicht - Google Patents
Verfahren zur Herstellung elektrisch-löschbarer und -programmierbarer Nurlesespeicherzellen mit einer einzigen PolysiliziumschichtInfo
- Publication number
- DE69217846T2 DE69217846T2 DE69217846T DE69217846T DE69217846T2 DE 69217846 T2 DE69217846 T2 DE 69217846T2 DE 69217846 T DE69217846 T DE 69217846T DE 69217846 T DE69217846 T DE 69217846T DE 69217846 T2 DE69217846 T2 DE 69217846T2
- Authority
- DE
- Germany
- Prior art keywords
- memory cells
- transistors
- switching system
- layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 10
- 229920005591 polysilicon Polymers 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 13
- 238000007667 floating Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen, technisch bekannt als EEPROMs, mit einer einzigen Polysiliziumschicht.
- Üblicherweise werden zur Programmierung von Schaltungen mit elektrisch löschbaren und programmierbaren Nur-Lesespeicher-Zellen, der Einfachheit halber im weiteren EEPROMs genannt, Spannungen zwischen 12 Volt und 18 Volt verwendet.
- Eines der größten Probleme dieser Schaltungen ist die Notwendigkeit, die Programmier- und Betriebsspannungen, welches selbst innerhalb der Schaltung großen Schwankungen aufweisen, zu kontrollieren und handzuhaben. Insbesondere die Transistoren der EEPROM-Zelle müssen hinsichtlich der Programmier- und Betriebsspannungen in der Lage sein, die Zuverlässigkeit der Schaltung sicherzustellen.
- Desweiteren müssen die Durchschlag- oder Durchbruchspannung der Sperrschichten und die Schwellensannung der parasitären Feldtransistoren, welche üblicherweise in Halbleiterschaltungen vorhanden sind, um einem gewissen Sicherheitsspannungsabstand größer sein als die maximale Zellenprogrammierspannung.
- Diese Probleme und Nachteile werden bei Technologien mit hoher und sehr hoher Dichte, welche dünnere Oxidschichten mit höher dotierten Substraten zur Folge haben, sehr wichtig.
- Eine typische, hier in Betracht zu ziehende EEPROM-Zelle ist eine mit einem schwebenden Gate-Anschluß, wie sie in dem US-Patent 5 107 461 offenbart ist. Eine EEPROM-Zelle wird mittels des Elektronen-Tunneleffekts im dünnen Oxidgebiet, welches zwischen dem Drain-Anschluß der Zelle und dem schwebenden Gate-Anschluß eine Dicke von 10 Nanometern oder weniger hat, programmiert.
- Das Beschreiben der Zelle erfolgt durch Verbinden des Steuer-Gate- Anschlusses der Zelle mit Massepotential während der Drain-Anschluß der Zelle mittels eines Anschlußtransistors mit der oben beschriebenen hohen Programmierspannung verbunden wird.
- Das Löschen der Zelle erfolgt durch Verbinden des Drain-Anschlusses der Zelle mit Massepotential, während der Gate-Anschluß mit der hohen Programmierspannung verbunden wird. Die Elektronen fließen zusammen vom Drain-Anschluß zum schwebenden Gate-Anschluß, und der Abtast-Transistor ist am Ende des Elektronenimpulses im inaktiven oder "Off"-Zustand.
- In den bekannten Zellen ist der schwebende Gate-Anschluß der starken Implantation der Source- und Drain-Anschlüsse ausgesetzt, die eine Beschädigung des dünnen Oxyds aufgrund eines elektrostatischen Effektes verursacht, wie in dem Artikel "Effects of ion implantation on deepsubmicrometer, drain-engineered mosfet technologies" von Mark G. Stinson und Carlton M. Osburn, veröffentlicht in IEEE transactions on electronic devices, Vol. 38, No. 3, März 1991, erwähnt.
- Die DE-A-3 107 543 offenbart ein Verfahren zum Herstellen einer Speicherschaltung mit unterschiedlichen Gate-Oxyd-Dicken für die Speicherzellen und die Schalttransistoren.
- Eine Aufgabe der vorliegenden Erfindung ist es, die oben beschriebenen, in Verbindung mit konventionellen EEPROM-Zellen auftretenden Probleme im wesentlichen zu beseitigen oder wesentlich zu reduzieren. Eine weitere Aufgabe ist es, ein Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht zur Verbesserung der Zuverlässigkeit bereitzustellen.
- Im Rahmen dieser Aufgaben ist es ein Ziel der Erfindung, ein Verfahren bereitzustellen, mit welchem es möglich ist, die Durchbruchspannung und die Schwellenspannungen der parasitären Feldtransistoren über der Zellprogrammierspannung zu halten.
- Ein weiteres Ziel de vorliegenden Erfindung ist es, ein Verfahren bereitzustellen, welches die Verwendung von hohen Programmierspannungen ermöglicht, welche auf den Gate-Anschluß des mit geringeren elektrischen Feldern arbeitenden Anshlußtransistors gegeben werden.
- Ein weiteres Ziel de vorliegenden Erfindung ist es, ein Verfahren bereitzustellen, welches die Schreibeffektivität während der Zellenprogrammierung verbessert.
- Desweiteren ist es ein Ziel der Erfindung, ein Verfahren bereitzustellen, welches höchst zuve lässig und relativ einfach mit geringen Kosten durchzuführen ist.
- Diese Aufgabe, diese Ziele und andere, welche dem Fachmann einleuchten werden, werden durch in Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht gemäß der in den beiliegenden Ansprüchen beanspruchten Erfindung erreicht.
- Weitere Eigenschaften und Vorteile der Erfindung ergeben sich aus der detaillierten Beschreibung einer bevorzugten, aber nicht ausschließlichen Ausführung für ein Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht gemäß der Erfindung, welches als Ausführungsbeispiel in den beiliegenden Zeichnungen dargestellt ist. Dabei zeigen:
- Fig. 1a bis 1f jeweils eine Querschnittsansicht eines aktiven Bereiches einer elektrisch löschbaren und programmierbaren Nur-Lesespeicher- Zelle mit einer einzigen Polysiliziumschicht entsprechend den Schritten des Verfahrens der vorliegenden Erfindung;
- Fig. 2 eine Querschnittsansicht eines Substratbereichs eines EEPROMs der vorliegenden Erfindung mit einem durch Oxid abgegrenzten und mit Siliziumoxid abgedeckten aktiven Bereich;
- Fig. 3 eine Querschnittsansicht eines Substratbereichs eines EEPROMs der vorliegenden Erfindung mit einem Transistorbereich des Schaltsystems und
- Fig. 4 ein Diagramm der Lese-/Schreib-Charakteristika einer mit dem Verfahren der vorliegenden Erfindung hergestellten Zelle.
- Die Fig. 1a bis 1f zeigen ein Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht, umfassend die Schritte:
- 1. einen Vorbereitungsschritt (Fig. 1a), in welchem auf den elektrisch löschbaren und programmierbaren Nur-Lesespeicher-Zellen ein aktiver Bereich 3 und auf den Transistoren des Schaltsystems ein aktiver Bereich 4 bereitgestellt wird. Die aktiven Bereiche 3 und 4 sind auf einem dotierten Siliziumsubstrat 1 durch Aufwachsen eines Oxids 2 bereitgestellt.
- 2. einen ersten Oxidationsschritt (Fig. 1b), in welchem auf den aktiven Bereichen 3 und 4 eine Schicht 5 aus Siliziumoxid aufgewachsen wird.
- 3. einen Schutzschritt (Fig. 1c), in welchem auf der Schaltung eine Schicht aus strahlungssensitivem Material abgeschieden und anschließend maskiert wird, die lösbaren Teile der Schicht dann entfernt werden und auf der Siliziumoxidschicht 5 Schutzbereiche 6 aus strahlungssensitivem Material gelassen werden.
- 4. einen Ätzschritt (Fig. 1d), in welchem die Siliziumoxidschicht 5 auf dem aktiven Bereich 4 geätzt wird.
- 5. einen Reinigungsschritt (Fig. 1e), in welchem die Schutzbereiche 6 vom verbleibenden Bereich der Siliziumoxidschicht 5 auf dem aktiven Bereich 3 entfernt werden.
- 6. einen zweiten Oxidationsschritt (Fig. 1f) in welchem eine weitere Siliziumoxidschicht 7 auf den aktiven Bereichen 3 und 4 aufgewachsen wird und so auf dem aktiven Bereich 3 eine kombinierte Schicht 5, 7 aus Siliziumoxid von größerer Dicke als die einzelne Siliziumoxidschicht 5 erhalten wird.
- Diese Schritte ergeben eine kombinierte Schicht 5, 7 aus Siliziumoxid, die eine Dicke zwischen 30 Nanometern und 35 Nanometern aufweist und damit etwa doppelt so dick ist, wie eine gewöhnliche einzelne Siliziumoxidschicht 7, welche üblicherweise zwischen 18 Nanometern und 22 Nanometern dick ist.
- Durch zwei der Schritte des oben beschriebenen Verfahrens wird Oxid auf dem Gate-Anschluß des Anschluß- und Abtasttransistors, welcher den aktiven Bereich 3 ausbildet, thermisch aufgewachsen. Der erste Oxidationsschritt stellt gleichzeitig eine Opferschicht zum Aufwachsen bereit. Der zweite Oxidationsschritt wächst das Oxid des Gate-Anschlusses der Transistoren des Schaltsystems auf. In der Praxis ist es erforderlich, eine zusätzliche Maske bereitzustellen, welche die Siliziumoxidschicht 5 während des Ätzschrittes des Opfer-Silizium-Oxids, welches normalerweise vor dem Aufwachsen des Gate- Anschluß-Oxids der Transistoren des Schaltsystems entfernt wird, schützt.
- Während des Programmierens der Speicherzelle wird eine hohe Spannung auf den Drain-Anschluß des Anschlußtransistors gegeben. Dies ist notwendig, um einen Durchbruch der Sperrschicht des Anschlußtransistors zu vermeiden, welcher gewöhnlich eine wesentlich geringere Durchbruchspannung hat, als der Drain-Anschluß durch einfache Diffusion aufgrund des Vorhandenseins des Gate-Anschlusses des Transistors (Durchbruch-Gate). Ein Durchbruchverhinderungsmechanismus umfaßt das Einwirken auf die Diffusionskonzentration des Drain-Anschlusses des Anschlußtransistors, um so dessen Sperrschichtperforationsspannung deutlich zu vergrößern.
- Dazu umfaßt das erfindungsgemäße Verfahren die folgenden zusätzlichen Schritte:
- 7. einen ersten Dotierschritt (Fig. 2), in welchem eine leichte Phosphor(A)- Implantation auf der kombinierten Siliziumoxidschicht 5, 7 durchgeführt wird.
- 8. einen zweiten Dotierschritt (Fig. 3), in welchem die kombinierte Siliziumoxidschicht 5, 7 vor einer hohen Arsen(D)-Implantation durch Verwendung einer Maske geschützt wird, wobei die kombinierte Siliziumoxidschicht 5, 7 den Source- und Drain-Anschluß der Transistoren des Schaltsystems bildet.
- Die während des zweiten Dotierschrittes verwendete Maske ist so ausgebildet, daß eine hohe Dotierung im Bereich der Zellen auszuschließen ist. Die Dosis der leichten Implantation (LDD) bestimmt die Höhe der Durchbruchspannung.
- Die Dosis der leichten Phosphorimplantation kann von etwa 5 10¹² bis 5 10¹³ Atome/cm² bei einer Energie im wesentlichen in einem Bereich von 40 keV bis 80 keV variieren. Mit diesen Implantationsdosen konnte die Durchbruchsspannung der Sperrschicht auf über 19 Volt gesetzt werden.
- Fig. 4 zeigt die Charakteristika des elektrischen Löschens und Schreibens einer Zelle, die bei der gesamten kombinierten Schicht 5, 7 leicht dotiert wurde. Der kapazitive Kopplungskoeffizient, welcher im weiteren näher erläutert wird, beträgt Ag = 0,7, und die verwendeten Programmierimpulse sind definiert durch die folgenden Parameter:
- Impulsamplitude Vpp = 14 Volt
- Impulsdauer Tpp = 2 Millisekunden
- Anstiegszeit Tup = 1 Millisekunde
- Lese-Drain-Spannung Vd = 1 Volt
- Basisspannung = Vb = -2,5 Volt
- Gate-Transfer-Spannung Vtg = 17 Volt
- Die elektrischen Betriebseigenschaften der mit dem Verfahren gemäß der vorliegenden Erfindung hergestellten Zelle sind wesentlich besser als die einer herkömmlichen Zelle, und die produzierte Zelle arbeitet - wie im weiteren beschrieben - mit größerer Zuverlässigkeit. Das Bereitstellen von Transistoren einer Speicherzelle mit einem dickeren Gate-Anschlußoxid verbessert die Zuverlässigkeit der Zelle. Ein dickeres Oxid, beispielsweise eine dickere kombinierte Siliziumoxidschicht 5, 7, ermöglicht vorteilhafterweise das Anlegen einer höheren Spannung an den Gate-Anschluß des Transistors ohne die Gefahr des Durchbruchs des Oxids, während dieser gleichzeitig mit elektrischen Feldern betrieben wird, welche geringer sind, als die herkömmlicher Zellen.
- Der kapazitive Kopplungskoeffizient des Drain-Anschlusses Ad und des Gate- Anschlusses Ag sind wie folgt definiert:
- Ad = (Cd + Ctun)/Ctot
- Ag = Cpp/Ctot
- Dabei sind:
- Cd die Drain-Kapazität plus der Drain-Kapazität des Lesetransistors
- Ctun die Tunnelkapazität
- Cpp die Kapazität des Steuer-Gate-Anschlusses
- Ctot die Gesamtkapazität des schwebenden Gate-Anschlusses
- Wie es dem Fachmann bekannt ist, bestimmen die kapazitiven Kopplungskoeffizienten die elektrische Schreib- und Löscheffektivität der Zelle. Die elektrische Schreib- und Löscheffektivität ist proportional zu (1 - Ad) bzw. zu Ag. Ein Ansteigen der Dicke des Oxids des Gate-Anschlusses des aktiven Bereiches 3 reduziert beide, die Drain-Kapazität und die Drain-Kapazität des Lesetransistors, und ermöglicht so ein effektives Schreiben.
- Es konnte vorteilhafterweise festgestellt werden, daß die mit dem Verfahren der vorliegenden Erfindung erlangte Durchbruchspannung größer als 18 Volt und typischerweise in einem Bereich von 18 Volt bis 25 Volt liegt. Die resultierende Durchbruchspannung erlaubt praktisch ein Vergrößern der Zellenprogrammierspannung, da deren durch die Sperrschichtdurchbruchspannung gegebene Betriebsgrenze verschoben wird.
- Die mit dem Verfahren der vorliegenden Erfindung erzielten Ergebnisse führen zu einer größeren, herkömmlichen Zellen fehlenden Zuverlässigkeit, da die Grenze der Programmierspannung ausschließlich durch die Schwellenspannung der parasitären Feldtransistoren festgesetzt ist.
- Der Vollständigkeit halber sei angemerkt, daß das Tunneloxid der Zelle - wie oben beschrieben - durch andere Implantationen beschädigt werden kann; dies wird vorteilhafterweise während des zweiten Dotierschrittes verhindert durch Schutz vor einer hohen Arsenimplantation.
- Praktische Tests haben gezeigt, daß die vorliegende Erfindung ein Verfahren zum Herstellen elektrisch löschbarer und programmierbarer Nur-Lesespeicher- Zellen mit einer einzigen Polysiliziumschicht bereitstellt, welche höchst zuverlässig sind und eine vergrößerte Sperrschichtdurchbruchspannung aufweisen.
- Die in den Ansprüchen angegebenen Bezugszeichen sind zur besseren Verständlichkeit eingefügt und sind für die vorliegende Erfindung nicht einschränkend.
- Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur- Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht, umfassend die Verwendung einer Opferschicht (5) aus Siliziumoxid zum Herstellen einer Siliziumoxidschicht hoher Dicke auf dem aktiven Bereich. Der aktive Bereich der Zelle wird vor einer hohen Source- und Drain-Implantation geschützt, um die Zuverlässigkeit zu vergrößern.
Claims (2)
1. Verfahren zur Herstellung einer Halbleitereinheit mit elektrisch löschbaren
und programmierbaren Nur-Lesespeicher-Zellen mit einer einzigen
Polysiliziumschicht und Schaltsystemtransistoren, umfassend:
einen Vorbereitungsschritt, in welchem auf einem dotierten
Siliziumsubstrat bzw. den Transistoren des Schaltsystems und der Nur-
Lesespeicher-Zellen ein aktiver Bereich (3, 4) bereitgestellt wird;
einen ersten Oxydationsschritt, in welchem auf dem aktiven Bereich (3,
4) der Transistoren des Schaltsystems und der Speicherzellen eine
Schicht (5) aus Siliziumoxyd aufgewachsen wird;
einen Schutzschritt, in welchem auf den aktiven Bereichen der
Transistoren des Schaltsystems und der Speicherzellen eine Schicht aus
strahlungssensitivem Material abgeschieden und anschließend maskiert
wird, die lösbaren Teile der Schicht dann entfernt werden und auf dem
aktiven Bereich der Speicherzellen Schutzbereiche (6) gelassen werden;
einen Ätzschritt, in welchem das Siliziumoxyd (5) auf dem aktiven
Bereich (4) der Schaltsystemtransistoren geätzt wird;
einen Reinigungsschritt, in welchem die Schutzbereiche (6) aus
strahlungssensitivem Material vom aktiven Bereich der Speicherzellen
entfernt werden;
einen zweiten Oxidationsschritt, in welchem eine weitere
Siliziumoxydschicht (7) auf dem aktiven Bereich (3, 4) der
Schaltsystemtransistoren und der Speicherzellen aufgewachsen wird, und
so auf der vorher während des ersten Oxydationsschritts auf den
Speicherzellen aufgewachsenen Oxydschicht (5) eine weitere
Oxydschicht (7) abgeschieden wird, wobei die Siliziumoxydschichten das
Gateoxyd der Transistoren des Schaltsystems und der Speicherzellen
bilden.
2. Verfahren nach Anspruch 1, desweiteren umfassend:
einen ersten Dotierschritt, in welchem eine leichte Phosphor (A)
Implantation auf dem aktiven Bereich der Speicherzellen durchgeführt
wird und
einen zweiten Dotierschritt, in welchem der aktive Bereich der
Speicherzellen geschützt wird vor einer hohen Arsen (B) Dotierung,
welche den Source- und Drain-Anschluß der Transistoren des
Schaltsystems bildet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ITMI913196A IT1252025B (it) | 1991-11-29 | 1991-11-29 | Procedimento per la realizzazione di celle di memoria a sola lettura programmabili e cancellabili elettricamente a singolo livello di polisilicio |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69217846D1 DE69217846D1 (de) | 1997-04-10 |
DE69217846T2 true DE69217846T2 (de) | 1997-06-12 |
Family
ID=11361219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69217846T Expired - Fee Related DE69217846T2 (de) | 1991-11-29 | 1992-10-30 | Verfahren zur Herstellung elektrisch-löschbarer und -programmierbarer Nurlesespeicherzellen mit einer einzigen Polysiliziumschicht |
Country Status (5)
Country | Link |
---|---|
US (2) | US5367483A (de) |
EP (1) | EP0545074B1 (de) |
JP (1) | JPH06196662A (de) |
DE (1) | DE69217846T2 (de) |
IT (1) | IT1252025B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3228230B2 (ja) * | 1998-07-21 | 2001-11-12 | 日本電気株式会社 | 半導体装置の製造方法 |
US6143608A (en) * | 1999-03-31 | 2000-11-07 | Advanced Micro Devices, Inc. | Barrier layer decreases nitrogen contamination of peripheral gate regions during tunnel oxide nitridation |
US6753590B2 (en) * | 2002-07-08 | 2004-06-22 | International Business Machines Corporation | High impedance antifuse |
US20200091561A1 (en) * | 2018-09-17 | 2020-03-19 | ZAF Energy Systems, Incorporated | Zinc alkaline secondary battery including anchored electrolyte additives |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4047974A (en) * | 1975-12-30 | 1977-09-13 | Hughes Aircraft Company | Process for fabricating non-volatile field effect semiconductor memory structure utilizing implanted ions to induce trapping states |
JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
JPS57155769A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
IT1191558B (it) * | 1986-04-21 | 1988-03-23 | Sgs Microelettronica Spa | Dispositivo a semiconduttore integrato di tipo mos con spessore dell'ossido di porta non uniforme e procedimento di fabbricazione dello stesso |
IT1198109B (it) * | 1986-11-18 | 1988-12-21 | Sgs Microelettronica Spa | Cella di memoria eeprom a singolo livello di polisilicio con zona di ossido di tunnel |
JPS63144559A (ja) * | 1986-12-09 | 1988-06-16 | Toshiba Corp | 半導体集積回路 |
JPH03107543A (ja) * | 1989-09-20 | 1991-05-07 | Nippondenso Co Ltd | 燃料噴射時期調整装置 |
US5254489A (en) * | 1990-10-18 | 1993-10-19 | Nec Corporation | Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation |
US5355332A (en) * | 1990-10-23 | 1994-10-11 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with an array of one-transistor memory cells |
-
1991
- 1991-11-29 IT ITMI913196A patent/IT1252025B/it active IP Right Grant
-
1992
- 1992-10-30 DE DE69217846T patent/DE69217846T2/de not_active Expired - Fee Related
- 1992-10-30 EP EP92118573A patent/EP0545074B1/de not_active Expired - Lifetime
- 1992-11-24 US US07/983,799 patent/US5367483A/en not_active Expired - Lifetime
- 1992-11-27 JP JP4318539A patent/JPH06196662A/ja active Pending
-
1994
- 1994-09-22 US US08/310,836 patent/US5553017A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5367483A (en) | 1994-11-22 |
EP0545074B1 (de) | 1997-03-05 |
EP0545074A3 (en) | 1993-08-18 |
EP0545074A2 (de) | 1993-06-09 |
JPH06196662A (ja) | 1994-07-15 |
ITMI913196A0 (it) | 1991-11-29 |
ITMI913196A1 (it) | 1993-05-29 |
US5553017A (en) | 1996-09-03 |
IT1252025B (it) | 1995-05-27 |
DE69217846D1 (de) | 1997-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69130163T2 (de) | Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate | |
DE3782279T2 (de) | Elektrisch veraenderbare, nichtfluechtige speicheranordnung vom schwebenden gate-typ, mit geringerer tunneleffektflaeche und herstellung derselben. | |
DE3103160C2 (de) | Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher | |
DE69333359T2 (de) | Herstellungsverfahren einer EEPROM-Zellen-Matrix | |
DE69527388T2 (de) | EEPROM-Zelle mit Isolationstransistor und Betriebs- und Herstellungsverfahren | |
DE69021419T2 (de) | Halbleiterspeicheranordnung mit einem ferroelektrischen Material. | |
DE2711895C2 (de) | Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung | |
DE69332619T2 (de) | Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter | |
DE69312676T2 (de) | Prozess zur Herstellung von integrierten Bauelementen einschliesslich nichtvolatiler Speicher und Transistoren mit Tunneloxidschutz | |
DE69517978T2 (de) | Nichtflüchtige speicheranordnung mit schutzanordnung | |
DE69018374T2 (de) | Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt. | |
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE3942171C2 (de) | Nichtflüchtige Halbleiterspeichereinrichtung | |
DE2810597A1 (de) | Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht | |
EP0024311A2 (de) | Verfahren zum Herstellen eines hochintegrierten Festwertspeichers | |
DE2716691A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
DE2262943C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE69027576T2 (de) | Eeprom mit grabenisolierten Bitleitungen | |
DE102019106603A1 (de) | Struktur und Verfahren zum Verhindern einer Silizid-Verunreinigung während der Herstellung von Mikroprozessoren mit eingebettetem Flash-Speicher | |
DE3139846C2 (de) | ||
DE19620032C2 (de) | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren | |
DE69624107T2 (de) | Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung | |
DE69030544T2 (de) | Verfahren zur Herstellung von EEPROM-Speicherzellen mit einer einzigen Polysiliziumebene und dünnem Oxyd mittels differenzierter Oxydation | |
DE3540422A1 (de) | Verfahren zum herstellen integrierter strukturen mit nicht-fluechtigen speicherzellen, die selbst-ausgerichtete siliciumschichten und dazugehoerige transistoren aufweisen | |
DE10206057B4 (de) | Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |