DE69217846T2

DE69217846T2 - Verfahren zur Herstellung elektrisch-löschbarer und -programmierbarer Nurlesespeicherzellen mit einer einzigen Polysiliziumschicht

Info

Publication number: DE69217846T2
Application number: DE69217846T
Authority: DE
Inventors: Paolo Ghezzi; Federico Pio; Carlo Riva
Original assignee: SGS Thomson Microelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1991-11-29
Filing date: 1992-10-30
Publication date: 1997-06-12
Anticipated expiration: 2012-10-31
Also published as: US5367483A; EP0545074B1; EP0545074A3; EP0545074A2; JPH06196662A; ITMI913196A0; ITMI913196A1; US5553017A; IT1252025B; DE69217846D1

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen, technisch bekannt als EEPROMs, mit einer einzigen Polysiliziumschicht.
Üblicherweise werden zur Programmierung von Schaltungen mit elektrisch löschbaren und programmierbaren Nur-Lesespeicher-Zellen, der Einfachheit halber im weiteren EEPROMs genannt, Spannungen zwischen 12 Volt und 18 Volt verwendet.
Eines der größten Probleme dieser Schaltungen ist die Notwendigkeit, die Programmier- und Betriebsspannungen, welches selbst innerhalb der Schaltung großen Schwankungen aufweisen, zu kontrollieren und handzuhaben. Insbesondere die Transistoren der EEPROM-Zelle müssen hinsichtlich der Programmier- und Betriebsspannungen in der Lage sein, die Zuverlässigkeit der Schaltung sicherzustellen.
Desweiteren müssen die Durchschlag- oder Durchbruchspannung der Sperrschichten und die Schwellensannung der parasitären Feldtransistoren, welche üblicherweise in Halbleiterschaltungen vorhanden sind, um einem gewissen Sicherheitsspannungsabstand größer sein als die maximale Zellenprogrammierspannung.
Diese Probleme und Nachteile werden bei Technologien mit hoher und sehr hoher Dichte, welche dünnere Oxidschichten mit höher dotierten Substraten zur Folge haben, sehr wichtig.
Eine typische, hier in Betracht zu ziehende EEPROM-Zelle ist eine mit einem schwebenden Gate-Anschluß, wie sie in dem US-Patent 5 107 461 offenbart ist. Eine EEPROM-Zelle wird mittels des Elektronen-Tunneleffekts im dünnen Oxidgebiet, welches zwischen dem Drain-Anschluß der Zelle und dem schwebenden Gate-Anschluß eine Dicke von 10 Nanometern oder weniger hat, programmiert.
Das Beschreiben der Zelle erfolgt durch Verbinden des Steuer-Gate- Anschlusses der Zelle mit Massepotential während der Drain-Anschluß der Zelle mittels eines Anschlußtransistors mit der oben beschriebenen hohen Programmierspannung verbunden wird.
Das Löschen der Zelle erfolgt durch Verbinden des Drain-Anschlusses der Zelle mit Massepotential, während der Gate-Anschluß mit der hohen Programmierspannung verbunden wird. Die Elektronen fließen zusammen vom Drain-Anschluß zum schwebenden Gate-Anschluß, und der Abtast-Transistor ist am Ende des Elektronenimpulses im inaktiven oder "Off"-Zustand.
In den bekannten Zellen ist der schwebende Gate-Anschluß der starken Implantation der Source- und Drain-Anschlüsse ausgesetzt, die eine Beschädigung des dünnen Oxyds aufgrund eines elektrostatischen Effektes verursacht, wie in dem Artikel "Effects of ion implantation on deepsubmicrometer, drain-engineered mosfet technologies" von Mark G. Stinson und Carlton M. Osburn, veröffentlicht in IEEE transactions on electronic devices, Vol. 38, No. 3, März 1991, erwähnt.
Die DE-A-3 107 543 offenbart ein Verfahren zum Herstellen einer Speicherschaltung mit unterschiedlichen Gate-Oxyd-Dicken für die Speicherzellen und die Schalttransistoren.
Eine Aufgabe der vorliegenden Erfindung ist es, die oben beschriebenen, in Verbindung mit konventionellen EEPROM-Zellen auftretenden Probleme im wesentlichen zu beseitigen oder wesentlich zu reduzieren. Eine weitere Aufgabe ist es, ein Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht zur Verbesserung der Zuverlässigkeit bereitzustellen.
Im Rahmen dieser Aufgaben ist es ein Ziel der Erfindung, ein Verfahren bereitzustellen, mit welchem es möglich ist, die Durchbruchspannung und die Schwellenspannungen der parasitären Feldtransistoren über der Zellprogrammierspannung zu halten.
Ein weiteres Ziel de vorliegenden Erfindung ist es, ein Verfahren bereitzustellen, welches die Verwendung von hohen Programmierspannungen ermöglicht, welche auf den Gate-Anschluß des mit geringeren elektrischen Feldern arbeitenden Anshlußtransistors gegeben werden.
Ein weiteres Ziel de vorliegenden Erfindung ist es, ein Verfahren bereitzustellen, welches die Schreibeffektivität während der Zellenprogrammierung verbessert.
Desweiteren ist es ein Ziel der Erfindung, ein Verfahren bereitzustellen, welches höchst zuve lässig und relativ einfach mit geringen Kosten durchzuführen ist.
Diese Aufgabe, diese Ziele und andere, welche dem Fachmann einleuchten werden, werden durch in Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht gemäß der in den beiliegenden Ansprüchen beanspruchten Erfindung erreicht.
Weitere Eigenschaften und Vorteile der Erfindung ergeben sich aus der detaillierten Beschreibung einer bevorzugten, aber nicht ausschließlichen Ausführung für ein Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht gemäß der Erfindung, welches als Ausführungsbeispiel in den beiliegenden Zeichnungen dargestellt ist. Dabei zeigen:
Fig. 1a bis 1f jeweils eine Querschnittsansicht eines aktiven Bereiches einer elektrisch löschbaren und programmierbaren Nur-Lesespeicher- Zelle mit einer einzigen Polysiliziumschicht entsprechend den Schritten des Verfahrens der vorliegenden Erfindung;
Fig. 2 eine Querschnittsansicht eines Substratbereichs eines EEPROMs der vorliegenden Erfindung mit einem durch Oxid abgegrenzten und mit Siliziumoxid abgedeckten aktiven Bereich;
Fig. 3 eine Querschnittsansicht eines Substratbereichs eines EEPROMs der vorliegenden Erfindung mit einem Transistorbereich des Schaltsystems und
Fig. 4 ein Diagramm der Lese-/Schreib-Charakteristika einer mit dem Verfahren der vorliegenden Erfindung hergestellten Zelle.
Die Fig. 1a bis 1f zeigen ein Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur-Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht, umfassend die Schritte:
1. einen Vorbereitungsschritt (Fig. 1a), in welchem auf den elektrisch löschbaren und programmierbaren Nur-Lesespeicher-Zellen ein aktiver Bereich 3 und auf den Transistoren des Schaltsystems ein aktiver Bereich 4 bereitgestellt wird. Die aktiven Bereiche 3 und 4 sind auf einem dotierten Siliziumsubstrat 1 durch Aufwachsen eines Oxids 2 bereitgestellt.
2. einen ersten Oxidationsschritt (Fig. 1b), in welchem auf den aktiven Bereichen 3 und 4 eine Schicht 5 aus Siliziumoxid aufgewachsen wird.
3. einen Schutzschritt (Fig. 1c), in welchem auf der Schaltung eine Schicht aus strahlungssensitivem Material abgeschieden und anschließend maskiert wird, die lösbaren Teile der Schicht dann entfernt werden und auf der Siliziumoxidschicht 5 Schutzbereiche 6 aus strahlungssensitivem Material gelassen werden.
4. einen Ätzschritt (Fig. 1d), in welchem die Siliziumoxidschicht 5 auf dem aktiven Bereich 4 geätzt wird.
5. einen Reinigungsschritt (Fig. 1e), in welchem die Schutzbereiche 6 vom verbleibenden Bereich der Siliziumoxidschicht 5 auf dem aktiven Bereich 3 entfernt werden.
6. einen zweiten Oxidationsschritt (Fig. 1f) in welchem eine weitere Siliziumoxidschicht 7 auf den aktiven Bereichen 3 und 4 aufgewachsen wird und so auf dem aktiven Bereich 3 eine kombinierte Schicht 5, 7 aus Siliziumoxid von größerer Dicke als die einzelne Siliziumoxidschicht 5 erhalten wird.
Diese Schritte ergeben eine kombinierte Schicht 5, 7 aus Siliziumoxid, die eine Dicke zwischen 30 Nanometern und 35 Nanometern aufweist und damit etwa doppelt so dick ist, wie eine gewöhnliche einzelne Siliziumoxidschicht 7, welche üblicherweise zwischen 18 Nanometern und 22 Nanometern dick ist.
Durch zwei der Schritte des oben beschriebenen Verfahrens wird Oxid auf dem Gate-Anschluß des Anschluß- und Abtasttransistors, welcher den aktiven Bereich 3 ausbildet, thermisch aufgewachsen. Der erste Oxidationsschritt stellt gleichzeitig eine Opferschicht zum Aufwachsen bereit. Der zweite Oxidationsschritt wächst das Oxid des Gate-Anschlusses der Transistoren des Schaltsystems auf. In der Praxis ist es erforderlich, eine zusätzliche Maske bereitzustellen, welche die Siliziumoxidschicht 5 während des Ätzschrittes des Opfer-Silizium-Oxids, welches normalerweise vor dem Aufwachsen des Gate- Anschluß-Oxids der Transistoren des Schaltsystems entfernt wird, schützt.
Während des Programmierens der Speicherzelle wird eine hohe Spannung auf den Drain-Anschluß des Anschlußtransistors gegeben. Dies ist notwendig, um einen Durchbruch der Sperrschicht des Anschlußtransistors zu vermeiden, welcher gewöhnlich eine wesentlich geringere Durchbruchspannung hat, als der Drain-Anschluß durch einfache Diffusion aufgrund des Vorhandenseins des Gate-Anschlusses des Transistors (Durchbruch-Gate). Ein Durchbruchverhinderungsmechanismus umfaßt das Einwirken auf die Diffusionskonzentration des Drain-Anschlusses des Anschlußtransistors, um so dessen Sperrschichtperforationsspannung deutlich zu vergrößern.
Dazu umfaßt das erfindungsgemäße Verfahren die folgenden zusätzlichen Schritte:
7. einen ersten Dotierschritt (Fig. 2), in welchem eine leichte Phosphor(A)- Implantation auf der kombinierten Siliziumoxidschicht 5, 7 durchgeführt wird.
8. einen zweiten Dotierschritt (Fig. 3), in welchem die kombinierte Siliziumoxidschicht 5, 7 vor einer hohen Arsen(D)-Implantation durch Verwendung einer Maske geschützt wird, wobei die kombinierte Siliziumoxidschicht 5, 7 den Source- und Drain-Anschluß der Transistoren des Schaltsystems bildet.
Die während des zweiten Dotierschrittes verwendete Maske ist so ausgebildet, daß eine hohe Dotierung im Bereich der Zellen auszuschließen ist. Die Dosis der leichten Implantation (LDD) bestimmt die Höhe der Durchbruchspannung.
Die Dosis der leichten Phosphorimplantation kann von etwa 5 10¹² bis 5 10¹³ Atome/cm² bei einer Energie im wesentlichen in einem Bereich von 40 keV bis 80 keV variieren. Mit diesen Implantationsdosen konnte die Durchbruchsspannung der Sperrschicht auf über 19 Volt gesetzt werden.
Fig. 4 zeigt die Charakteristika des elektrischen Löschens und Schreibens einer Zelle, die bei der gesamten kombinierten Schicht 5, 7 leicht dotiert wurde. Der kapazitive Kopplungskoeffizient, welcher im weiteren näher erläutert wird, beträgt Ag = 0,7, und die verwendeten Programmierimpulse sind definiert durch die folgenden Parameter:
Impulsamplitude Vpp = 14 Volt
Impulsdauer Tpp = 2 Millisekunden
Anstiegszeit Tup = 1 Millisekunde
Lese-Drain-Spannung Vd = 1 Volt
Basisspannung = Vb = -2,5 Volt
Gate-Transfer-Spannung Vtg = 17 Volt
Die elektrischen Betriebseigenschaften der mit dem Verfahren gemäß der vorliegenden Erfindung hergestellten Zelle sind wesentlich besser als die einer herkömmlichen Zelle, und die produzierte Zelle arbeitet - wie im weiteren beschrieben - mit größerer Zuverlässigkeit. Das Bereitstellen von Transistoren einer Speicherzelle mit einem dickeren Gate-Anschlußoxid verbessert die Zuverlässigkeit der Zelle. Ein dickeres Oxid, beispielsweise eine dickere kombinierte Siliziumoxidschicht 5, 7, ermöglicht vorteilhafterweise das Anlegen einer höheren Spannung an den Gate-Anschluß des Transistors ohne die Gefahr des Durchbruchs des Oxids, während dieser gleichzeitig mit elektrischen Feldern betrieben wird, welche geringer sind, als die herkömmlicher Zellen.
Der kapazitive Kopplungskoeffizient des Drain-Anschlusses Ad und des Gate- Anschlusses Ag sind wie folgt definiert:
Ad = (Cd + Ctun)/Ctot
Ag = Cpp/Ctot
Dabei sind:
Cd die Drain-Kapazität plus der Drain-Kapazität des Lesetransistors
Ctun die Tunnelkapazität
Cpp die Kapazität des Steuer-Gate-Anschlusses
Ctot die Gesamtkapazität des schwebenden Gate-Anschlusses
Wie es dem Fachmann bekannt ist, bestimmen die kapazitiven Kopplungskoeffizienten die elektrische Schreib- und Löscheffektivität der Zelle. Die elektrische Schreib- und Löscheffektivität ist proportional zu (1 - Ad) bzw. zu Ag. Ein Ansteigen der Dicke des Oxids des Gate-Anschlusses des aktiven Bereiches 3 reduziert beide, die Drain-Kapazität und die Drain-Kapazität des Lesetransistors, und ermöglicht so ein effektives Schreiben.
Es konnte vorteilhafterweise festgestellt werden, daß die mit dem Verfahren der vorliegenden Erfindung erlangte Durchbruchspannung größer als 18 Volt und typischerweise in einem Bereich von 18 Volt bis 25 Volt liegt. Die resultierende Durchbruchspannung erlaubt praktisch ein Vergrößern der Zellenprogrammierspannung, da deren durch die Sperrschichtdurchbruchspannung gegebene Betriebsgrenze verschoben wird.
Die mit dem Verfahren der vorliegenden Erfindung erzielten Ergebnisse führen zu einer größeren, herkömmlichen Zellen fehlenden Zuverlässigkeit, da die Grenze der Programmierspannung ausschließlich durch die Schwellenspannung der parasitären Feldtransistoren festgesetzt ist.
Der Vollständigkeit halber sei angemerkt, daß das Tunneloxid der Zelle - wie oben beschrieben - durch andere Implantationen beschädigt werden kann; dies wird vorteilhafterweise während des zweiten Dotierschrittes verhindert durch Schutz vor einer hohen Arsenimplantation.
Praktische Tests haben gezeigt, daß die vorliegende Erfindung ein Verfahren zum Herstellen elektrisch löschbarer und programmierbarer Nur-Lesespeicher- Zellen mit einer einzigen Polysiliziumschicht bereitstellt, welche höchst zuverlässig sind und eine vergrößerte Sperrschichtdurchbruchspannung aufweisen.
Die in den Ansprüchen angegebenen Bezugszeichen sind zur besseren Verständlichkeit eingefügt und sind für die vorliegende Erfindung nicht einschränkend.

Zusammenfassung

Verfahren zur Herstellung elektrisch löschbarer und programmierbarer Nur- Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht, umfassend die Verwendung einer Opferschicht (5) aus Siliziumoxid zum Herstellen einer Siliziumoxidschicht hoher Dicke auf dem aktiven Bereich. Der aktive Bereich der Zelle wird vor einer hohen Source- und Drain-Implantation geschützt, um die Zuverlässigkeit zu vergrößern.

Claims

1. Verfahren zur Herstellung einer Halbleitereinheit mit elektrisch löschbaren und programmierbaren Nur-Lesespeicher-Zellen mit einer einzigen Polysiliziumschicht und Schaltsystemtransistoren, umfassend:

einen Vorbereitungsschritt, in welchem auf einem dotierten Siliziumsubstrat bzw. den Transistoren des Schaltsystems und der Nur- Lesespeicher-Zellen ein aktiver Bereich (3, 4) bereitgestellt wird;

einen ersten Oxydationsschritt, in welchem auf dem aktiven Bereich (3, 4) der Transistoren des Schaltsystems und der Speicherzellen eine Schicht (5) aus Siliziumoxyd aufgewachsen wird;

einen Schutzschritt, in welchem auf den aktiven Bereichen der Transistoren des Schaltsystems und der Speicherzellen eine Schicht aus strahlungssensitivem Material abgeschieden und anschließend maskiert wird, die lösbaren Teile der Schicht dann entfernt werden und auf dem aktiven Bereich der Speicherzellen Schutzbereiche (6) gelassen werden;

einen Ätzschritt, in welchem das Siliziumoxyd (5) auf dem aktiven Bereich (4) der Schaltsystemtransistoren geätzt wird;

einen Reinigungsschritt, in welchem die Schutzbereiche (6) aus strahlungssensitivem Material vom aktiven Bereich der Speicherzellen entfernt werden;

einen zweiten Oxidationsschritt, in welchem eine weitere Siliziumoxydschicht (7) auf dem aktiven Bereich (3, 4) der Schaltsystemtransistoren und der Speicherzellen aufgewachsen wird, und so auf der vorher während des ersten Oxydationsschritts auf den Speicherzellen aufgewachsenen Oxydschicht (5) eine weitere Oxydschicht (7) abgeschieden wird, wobei die Siliziumoxydschichten das Gateoxyd der Transistoren des Schaltsystems und der Speicherzellen bilden.

2. Verfahren nach Anspruch 1, desweiteren umfassend:

einen ersten Dotierschritt, in welchem eine leichte Phosphor (A) Implantation auf dem aktiven Bereich der Speicherzellen durchgeführt wird und

einen zweiten Dotierschritt, in welchem der aktive Bereich der Speicherzellen geschützt wird vor einer hohen Arsen (B) Dotierung, welche den Source- und Drain-Anschluß der Transistoren des Schaltsystems bildet.