DE2810597A1 - Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht - Google Patents

Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht

Info

Publication number
DE2810597A1
DE2810597A1 DE19782810597 DE2810597A DE2810597A1 DE 2810597 A1 DE2810597 A1 DE 2810597A1 DE 19782810597 DE19782810597 DE 19782810597 DE 2810597 A DE2810597 A DE 2810597A DE 2810597 A1 DE2810597 A1 DE 2810597A1
Authority
DE
Germany
Prior art keywords
component structure
oxide layer
insulating layer
structure according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782810597
Other languages
English (en)
Other versions
DE2810597C2 (de
Inventor
Donelli J Dimaria
Donald R Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2810597A1 publication Critical patent/DE2810597A1/de
Application granted granted Critical
Publication of DE2810597C2 publication Critical patent/DE2810597C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
itioe-bd
Elektrische Bauelementstruktur mit einer mehrschichtigen Isolierschicht
Die Erfindung bezieht sich auf elektrische Bauelementstrukturen mit Ladungsträgerinjektion bzw. -speicherung in einer mehrschichtigen Isolierschicht entsprechend dem Oberbegriff des Patentanspruchs 1. Bevorzugte Anwendung können derartige Strukturen in elektrischen Speichern, insbesondere Halbleiterspeichern, finden.
Halbleiterspeicheranordnungen sind in vielfältiger Weise bekanntgeworden. Eine als strahladressierter MOS-Speicher bekanntgewordene Anordnung verwendet eine Metall-Oxid-Halbleiterstruktur, enthaltend einen PN-Übergang, in welcher nach dem Einschreiben mit einem Elektronenstrahl elektrische Ladungen gespeichert werden können. Der Auslesevorgang erfolgt dabei ebenfalls mittels eines allerdings energiemäßig schwächeren Elektrodenstrahls. Es handelt sich hierbei insofern um einen nicht völlig die Speicherinformation zerstörenden Auslesevorgang als größenordnungsmäßig mehr als zehn derartiger Auslesevorgänge durchgeführt werden können, bevor die in einer derartigen Speicherzelle gespeicherte Ladung erneuert werden muß. Vorteilhaft bei dieser Speicheranordnung ist die sehr hohe erreichbare Speicherdichte. Dem stehen jedoch die damit verbundenen Nachteile aus dem Erfordernis einer Hochvakuum-Elektronenstrahlapparatur, einer sehr genauen Elektronenoptik und -ablenkung usw. gegenüber, was letztlich einen erheblichen Kostenaufwand bedeutet.
977 012 809882/0618
Es sind auch bereits Speicherelemente mit Feldeffekttransistoren (FET) bekanntgeworden. Eine derartige Anordnung benutzt auch bereits eine MI1I-S-Struktur. Darin bedeuten I1 und I„ eine zweischichtige Isolierschichtstruktur. Die I11-Grenzfläche kann dabei metallische Verunreinigungen zur Bereitstellung eines gut definierten Elektronen-Fangstellengebiets enthalten. Das Vorhandensein oder Fehlen in diesem Fangstellengebiet vorhandener Elektronen wird dabei für die Speicherfunktion ausgenutzt, wobei entweder die unterschiedlichen Kapazitätswerte einer derartigen Struktur oder deren unterschiedlicher, beim Anlegen einer geeigneten Gatespannung zustandekommender Source-Drainstrom ausgewertet wird. Es sind auch nicht in jedem Fall metallische Verunreinigungen an der I..I_-Grenzfälle erforderlich. Vielmehr kann derselbe Effekt auch durch Einsatz zweier unterschiedlicher Isolierschichtmaterialien erreicht werden. Beispielsweise benutzt eine derartige als MNOS-Struktur bekanntgewordene Anordnung eine erste sehr dünne und direkt auf dem Siliciumsubstrat ausgebildete Oxidschicht, über die eine erheblich dickere Siliciumnitridschicht aufgebracht ist. Elektronen oder Löcher werden bei dieser Struktur in der Siliciumnitridschicht eingefangen. Verglichen mit dem erwähnten strahladressierbaren MOS-Speicherelement weist diese Anordnung den Vorteil einer erheblich einfacheren apparativen Durchführung des Lese- und Schreibvorgangs im Speicherbetrieb auf. Der mit dem letztgenannten Strukturaufbau jedoch verbundene hauptsächliche Nachteil besteht in dem Erfordernis der dünnen Oxidschicht. Diese Oxidschicht muß sehr dünn gehalten werden, größenordnungsmäßig etwa 20 Ä, um ein Tunneln der Elektronen oder Löcher vom Siliciumsubstrat zuzulassen. Derart ausgebildete Speicheranordnungen weisen bezüglich dieser dünnen Tunneloxidschicht angesichts der hohen darüber im Betrieb anliegenden Feldstärken erhebliche Zuverlässigkeitsprobleme auf.
YO 977 012 809882/0618
Es ist Aufgabe der Erfindung die bei derartigen Bauelementstrukturen mit Ladungsträgerinjektion bzw. -speicherung in einer mehrschichtigen Isolierschicht genannten Nachteile zu vermeiden und insbesondere dahingehend zu verbessern, daß die von einer äußeren Grenzfläche ausgehende Ladungsträgerinjektion nicht durch eine kompensierende Ladungsträgerinjektion von der gegenüberliegenden Grenz- oder Kontaktfläche im Ergebnis wieder aufgehoben wird.
Die zur Lösung dieser Aufgabe im Rahmen der Erfindung vorgesehenen Maßnahmen finden sich in den Patentansprüchen. Zusammengefaßt sieht die Erfindung die Vorsehung einer Bauelementstruktur mit im zugehörigen Bändermodell zum Ausdruck kommenden abgestuften Bandabständen in einer noch näher zu erläuternden Weise vor. Als Beispiel für eine solche Struktur mit verringerten Bandabständen ist eine sog. MGOS-Feldeffekttransistorstruktur (metal-graded oxide-semiconductor) anzusehen. Eine derartige Struktur verwendet dabei Löcherfangstellen in der Nähe der Si-SiO2~Grenzflache der Gate-Struktur in einer ansonsten üblichen Feldeffekttransistorkonfiguration. Das Einschreiben erfolgt bei mäßiger Vorspannung durch Löcherinjektion von der Gate-Elektrode, woraufhin die Ladungsträger zur Si-SiO2-Grenzflache wandern und einige der Ladungsträger dort stabil eingefangen werden. Das Löschen erfolgt mit mäßiger negativer Vorspannung durch Injektion von Elektronen ,von der Gate-Elektrode, woraufhin die Elektronen zur Si-SiO„-Grenzfläche gelangen und die dort aufgrund der eingefangenen Löcher gespeicherte Ladung kompensieren. Beim Lesen wird zum Abfühlen der jeweiligen Ladungszustände in der Nähe Si-SiO„- -Grenzflache der daraus resultierende jeweilige Leitfähigkeitsizustand der Siliciumoberflache abgefühlt, wobei zur Verhinderung einer weiteren Aufladung geringe Gate-Spannung eingesetzt iwerden.
977 012 809882/0618
Die mit abgestuften Bandabständen ausgestattete Struktur kann hergestellt werden, indem man auf einer relativ dicken thermischen SiO„-Schicht mehrere pyrolithisch oder durch chemischen Niederschlag erzeugte SiO„-Schichten ausbildet, wobei diese pyrolithischen SiO„-Schichten einen in der Reihenfolge ihres Aufbringens zunehmenden Gehalt an überschüssigem Silicium enthalten. Weiterhin läßt sich eine derartige Bauelementstruktur durch kontrollierte Silicium-Ionenimplantation in die thermische SiO„-Schicht aufbauen.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 eine Bändermodelldarsteilung einer konven
tionellen MOS-Struktur;
Fig. 2 eine grundsätzlich mit Fig. 1 vergleichbare
Bändermodelldarsteilung, bei der jedoch die Bandabstände der Oxidschicht kontinuierlich zur Metallelektroden-Grenzfläche hin abnehmen ;
Fig. 3 eine Approximation der Bändermodelldarstei
lung von Fig. 2 durch Vorsehung gestufter Bandabstände;
Fig. 4 eine Querschnittsdarstellung einer MGOS-
Struktur, die hinsichtlich ihres Bändermodells die in Fig. 3 gezeigten Verhältnisse
aufweist;
YO 977 012 809882/0618
Fig. 5 eine Darstellung des Bändermodells der MGOS-
Struktur von Fig. 4 bei positiver Gate-Vorspannung und damit bei Löcherinjektion und -speicherung;
Fig. 6 die zu Fig. 5 vergleichbaren Verhältnisse
im Bändermodell bei negativer Gate-Vorspannung und damit bei einer Elektroneninjektion und Kompensation von eingefangenen Löchern bzw. Defektelektronen und
Fig. 7 eine verallgemeinerte Querschnittsdar
stellung einer MGOS-Feldeffekttransistorstruktur nach der Erfindung.
In Fig. 1 ist das Bändermodell einer konventionellen MOS-Struktur gezeigt, wobei das Valenzband mit ε und das Leitungsband im Silicium mit ε bezeichnet ist. Die Kante des Leitungsbandes liegt typisch etwa ein Elektronenvolt (eV) höher als die des Valenzbandes. Mit ef ist das Fermi-Niveau der Metall-Elektrode, in diesem Fall Aluminium, bezeichnet. Das Fermi-Niveau liegt im Bändermodell zwischen Valenz- und Leitungsband des Siliciumsubstrats. Zwischen dem Siliciumsubstrat und dem Aluminiumkontakt befindet sich eine Isolierschicht aus thermischem SiO„. In dieser Isolierschicht beträgt der Bandabstand zwischen Valenz- und Leitungsband größenordungsmäßig etwa 9eV. Die Differenz zwischen dem Fermi-Niveau ε~ des Aluminiumkontakts und dem Leitungsband im thermischen SiO » beträgt etwa 3eV. Im Ergebnis stellt !somit das thermische SiO „ eine erhebliche Leitungsbarriere zwischen dem Siliciumsubstrat und dem Aluminiumkontakt dar.
977 012 809882/0618
Durch Verringerung des Bandabstandes der SiO^-Isolierschicht in der Nähe der Al-SiO„-Grenzflache können Löcher oder Elektronen (je nach der Vorspannung) unter mäßigen elektrischen Feldbedingungen von dem Aluminiumkontakt in die Isolierschicht injiziert werden. Dabei wird infolge des größeren Bandabstandes der Isolierschicht an der gegenüberliegenden Si-SiO3-Grenzflache eine derartige Elektronen- oder Löcherinjektion unterbunden. Ein Bändermodell mit derart abfallenden Bandabständen ist in Fig. 2 gezeigt. Der kontinuierliche Abfall der Bandkanten der Isolierschicht kann beispielsweise durch Ionenimplantation von Silicium in bestimmte Tiefen benachbart zur Al-SiO2-Grenzflache hergestellt werden.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung wird der kontinuierliche Kantenabfall im Bändermodell der Isolierschicht, entsprechend Fig. 2, durch eine stufenförmige Ausbildung entsprechend Fig. 3 angenähert. Die dazugehörige Bauelementstruktur ist in allgemeiner Form in Fig. 4 dargestellt. Ausgehend von einem einkristallinen Siliciumsubstrat wird darüber eine relativ dicke thermische SiO„-Isolierschicht durch Aufwachsen gebildet. Über dieser thermischen Oxidschicht werden nacheinander pyrolithisch oder durch chemischen Niederschlag weitere SiO„-Schichten aufgebracht. Zum Zwecke der Veranschaulichung und ohne die Erfindung darauf zu beschränken sind in Fig. 4 drei solche Schichten gezeigt. Jede einzelne pyrolithische Oxidschicht ist verglichen mit der thermischen Oxidschicht relativ dünn, wobei weiterhin in jeder der aufeinanderfolgenden pyrolithischen Oxidschichten ein zunehmender Anteil von überschuß-Silicium enthalten ist. Die Vorsehung pyrolithischer Oxidschichten mit Überschuß-Silicium ist beispielsweise aus der US-Patentschrift 3 649 884 bekannt. Anzahl und Dicke dieser pyrolithischen Schichten sowie der Anteil an Überschuß-Silicium in jeder der aufeinanderfolgenden Schichten
977 012 809882/0618
richten sich nach dem jeweiligen gewünschten Betriebsverhalten. Festzustellen ist in dem Zusammenhang, daß eine genauere Approximation der in Fig. 2 gezeigten Bändermodelldarstellung durch entsprechend viele kleine Schritte erreicht werden kann. Auf der anderen Seite sollte die thermische Oxidschicht relativ zu den Stufenoxidschichten dick gehalten werden, um beim Abfühlen der resultierenden Zustände an der Oberfläche des Halbleitersubstrats eine weitere Ladungsbeeinflussung aus-'zuschalten. Durch die dicke thermische Oxidschicht wird zudem das eingangs erwähnte Zuverlässigkeitsproblem gegenüber Speicherstruktüren mit dünnen Tunnel-Oxidschichten, z.B. in ■ MNOS-Struktüren, vermieden.
■Fig. 5 zeigt eine Bändermodelldarstellung für den Fall einer positiven Gate-Spannung am Metallkontakt in einer Struktur entsprechend Fig. 4. In anderen Worten wird bei einer positiven Gate-Vorspannung das Fermi-Niveau ε^ des Aluminiumkonitaktes wesentlich gegenüber dem Valenzband ε des Siliciums abgesenkt. Bei solchen Vorspannungsbedingungen werden die ;durch Kreise dargestellten Löcher bzw. Defektelektronen ;von der Gateelektrode in das Valenzband der ersten pyro- ;lithischen Oxidschicht tunneln und von dort sequentiell von 'einer Oxidschicht zur nächsten weitergeleitet, wie das durch '. die Pfeilrichtung angedeutet ist. Das Loch wird schließlich in einem Abstand von etwa 50 A* von der Si-SiO2-Grenzflache festgehalten, was durch die in unterbrochenen Linien gezeigten ■Pfeile angedeutet ist. Eine Löcheransammlung an dieser Grenz- :fläche stellt somit eine gespeicherte Ladung bereit, die zur :
! ι
Ausnutzung einer Speicherfunktion verwendet werden kann. Ein ' derartiger Einschreibvorgang geht somit durch eine unter | mäßigen positiven Vorspannungsbedingungen vom Gate ausgehende Injektion von Löchern zur Si-SiO„-Grenzflache vor sich, wo ' einige der positiven Ladungsträger in außerordentlich stabiler ■,
977 012 809882/0618
Weise festgehalten werden.
Beim Anlegen einer negativen Gate-Vorspannung wird das Fermi-Niveau ef des Aluminiumkontakts wesentlich über die Leitungsbandkante ε des Siliciumsubstrats angehoben, was in Fig. 6 gezeigt ist. Unter diesen Umständen einer negativen Vorspannung werden Elektronen vom Aluminiumkontakt in das Leitungsband der ersten pyrolithischen Oxidschicht injiziert und von dort sequentiell von einer Oxidschicht zur nächsten weitergeleitet. Sobald diese Elektronen in das Leitungsband des thermischen Oxids eintreten, können die Elektronen mit den vorher dort eingefangenen Löchern rekombinieren. Durch diesen Schritt wird somit ein Löschvorgang dargestellt, der in der Injektion von Elektronen vom Gate unter mäßigen negativen Vorspannungsbedingungen und Tunneln dieser Elektronen zur Si-SiO„-Grenzfläche besteht, wo diese Elektronen die dort befindliche Ladung aufheben.
Beim Lesevorgang wird die Auswirkung auf die Leitfähigkeit der Siliciumoberflache ausgenützt, um den Ladungszustand des Oxidbereichs in der Nähe des Si-SiO„-Grenzflache abzufühlen. Dies erfolgt bei niedrigen Gate-Spannungen, um eine weitere Ladungsbeeinflussung dieses Gebiets zu verhindern. Wegen der Dicke der thermischen Oxidschicht erfolgt beim Lesen keine weitere ladungsaufbauende oder -abbauende Beeinflussung in dem gestuften pyrolithischen Oxid. Ferner ist beim Auslesevorgang das angelegte elektrische Feld erheblich kleiner als im Injektionsfall.
In Fig. 7 ist die Struktur eines als MGOS-Feldeffekttransistors: !bezeichneten Bauelements dargestellt. Dieses Bauelement beinutzt eine Gate-Struktur entsprechend Fig. 4 und ist im übrigen jkonventionell ausgelegt. Eine umfangreichere Anordnung solcher
YO 977 012 809882/0618
2Bl0597
Feldeffekttransistoren kann somit für relativ langzeitige Speicherung und zerstörungsfreie Auslesung bei relativ geringen Betriebsspannungen zum Treiben eingesetzt werden.
Obwohl die Erfindung anhand von MOS- bzw. MIS-Strukturen erläutert wurde, lassen sich die vorgeschlagenen Maßnahmen gleicher Weise auch auf Metall-Isolierschicht-Metall-Strukturen anwenden. Auch sind die weiteren in den Ausführungsbeispielen angenommenen Einschränkungen, z.B. auf Aluminium als Kontaktmaterial und Silicium für das Halbleitermaterial, nicht in jedem Fall erforderlich. Insbesondere kann auch zur Bildung der Gate-Elektrode polykristallines Silicium über die pyrolithischen Oxidschichten aufgebracht werden.
977 012 809882/0618

Claims (6)

  1. PATENTANSPRÜCHE
    Elektrische Bauelementstruktür mit Ladungsträgerinjektion bzw. -speicherung in einer mehrschichtigen Isolierschicht, an deren äußeren Grenzflächen Halbleiter und/oder metallische Schichten angrenzen, dadurch gekennzeichnet, daß der Bandabstand der an der einen äußeren Grenzfläche angrenzenden Isolierschicht geringer ist als der Bandabstand der an der anderen äußeren Grenzfläche angrenzenden Isolierschicht, so daß eine Ladungsträgerinjektion lediglich über die eine Grenzfläche mit geringerem Bandabstand erfolgt.
  2. 2. Bauelementstruktur nach Anspruch 1, gekennzeichnet durch ein Siliciumsubstrat, auf dem eine relativ dicke thermische Oxidschicht aufgebracht ist, auf der sich eine metallische oder halbleitende elektrische Anschlußzone befindet, wobei die thermische Oxidschicht zum elektrischen Anschlußgebiet hin abnehmende Bandabstände aufweist, die durch eine entsprechende Ionenimplantationsbehandlung definiert sind.
  3. 3. Bauelementstruktur nach Anspruch 1, gekennzeichnet durch ein Siliciumsubstrat mit einer darauf angeordneten relativ dicken thermischen Oxidschicht, sowie darauf aufgebrachte mehrere dünne pyrolithische Oxidschichten, die aufeinanderfolgend mit zunehmendem Gehalt an Überschuß-Silicium ausgebildet sind sowie durch ein metallisches oder halbleitendes elektrisches Anschlußgebiet auf der zuletzt aufgebrachten pyrolithischen Oxidschicht.
  4. 4. Bauelementstruktur nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Feldeffekttran-
    012 809882/0618
    ο
    sistorstruktur, deren Gate-Dielektrikum zwischen der Gate-Elektrode und dem Halbleiterkörper abgestufte Bandabstände aufweist.
  5. 5. Bauelementstruktur nach Anspruch 4, dadurch gekennzeichnet, daß das Gate-Dielektrikum eine relativ dicke thermische Oxidschicht auf einem Siliciumsubstrat umfaßt, und daß darauf mehrere relativ dünne pyrolithisehe Schichten mit zunehmendem Gehalt an Überschuß-Silicium angeordnet sind.
  6. 6. Verwendung einer Bauelementstruktur nach mindestens einem der vorhergehenden Ansprüche als Speicherelement, dessen Speicherzustände durch das Vorhandensein oder Fehlen in der Isolierschichtstruktur gespeicherter Ladungen dargestellt sind.
    012 809882/061
DE19782810597 1977-06-21 1978-03-11 Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht Granted DE2810597A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/808,501 US4104675A (en) 1977-06-21 1977-06-21 Moderate field hole and electron injection from one interface of MIM or MIS structures

Publications (2)

Publication Number Publication Date
DE2810597A1 true DE2810597A1 (de) 1979-01-11
DE2810597C2 DE2810597C2 (de) 1987-03-05

Family

ID=25198955

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782810597 Granted DE2810597A1 (de) 1977-06-21 1978-03-11 Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht

Country Status (5)

Country Link
US (2) US4104675A (de)
JP (1) JPS548479A (de)
DE (1) DE2810597A1 (de)
FR (1) FR2395604A1 (de)
GB (1) GB1596445A (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104675A (en) * 1977-06-21 1978-08-01 International Business Machines Corporation Moderate field hole and electron injection from one interface of MIM or MIS structures
US4323910A (en) * 1977-11-28 1982-04-06 Rca Corporation MNOS Memory transistor
US4217601A (en) * 1979-02-15 1980-08-12 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure
USRE31083E (en) * 1979-02-15 1982-11-16 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure
US4291328A (en) * 1979-06-15 1981-09-22 Texas Instruments Incorporated Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
JPS5642375A (en) * 1979-08-31 1981-04-20 Fujitsu Ltd Semiconductor nonvolatile memory
US4253106A (en) * 1979-10-19 1981-02-24 Rca Corporation Gate injected floating gate memory device
US4334347A (en) * 1979-10-19 1982-06-15 Rca Corporation Method of forming an improved gate member for a gate injected floating gate memory device
DE3067881D1 (en) * 1980-02-25 1984-06-20 Ibm Dual electron injector structures
US4334292A (en) * 1980-05-27 1982-06-08 International Business Machines Corp. Low voltage electrically erasable programmable read only memory
US4336603A (en) * 1980-06-18 1982-06-22 International Business Machines Corp. Three terminal electrically erasable programmable read only memory
US4375085A (en) * 1981-01-02 1983-02-22 International Business Machines Corporation Dense electrically alterable read only memory
US4472726A (en) * 1981-05-06 1984-09-18 The United States Of America As Represented By The Secretary Of The Air Force Two carrier dual injector apparatus
EP0081626B1 (de) * 1981-12-14 1988-10-19 International Business Machines Corporation Doppel-Elektroneninjektionsstruktur und Halbleiterspeicheranordnung mit Doppel-Elektroneninjektionsstruktur
US4665417A (en) * 1984-09-27 1987-05-12 International Business Machines Corporation Non-volatile dynamic random access memory cell
US4729115A (en) * 1984-09-27 1988-03-01 International Business Machines Corporation Non-volatile dynamic random access memory cell
JPS6180866A (ja) * 1984-09-27 1986-04-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 不揮発性半導体メモリ・セル
US4752812A (en) * 1987-01-12 1988-06-21 International Business Machines Corporation Permeable-base transistor
US4870470A (en) * 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
CA1276314C (en) * 1988-03-24 1990-11-13 Alexander Kalnitsky Silicon ion implanted semiconductor device
WO1991015033A1 (en) * 1990-03-20 1991-10-03 Fujitsu Limited Electron device having a current channel of dielectric material
US5432749A (en) * 1994-04-26 1995-07-11 National Semiconductor Corporation Non-volatile memory cell having hole confinement layer for reducing band-to-band tunneling
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6548825B1 (en) * 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
US20090032861A1 (en) * 2007-07-30 2009-02-05 Zhong Dong Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus
US20090140318A1 (en) * 2007-12-03 2009-06-04 Zhong Dong Nonvolatile memories with higher conduction-band edge adjacent to charge-trapping dielectric
US20110039034A1 (en) * 2009-08-11 2011-02-17 Helen Maynard Pulsed deposition and recrystallization and tandem solar cell design utilizing crystallized/amorphous material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3604988A (en) * 1969-10-03 1971-09-14 Bell Telephone Labor Inc Semiconductor memory apparatus with a multilayer insulator contacting the semiconductor
US3649884A (en) * 1969-06-06 1972-03-14 Nippon Electric Co Field effect semiconductor device with memory function
US3972059A (en) * 1973-12-28 1976-07-27 International Business Machines Corporation Dielectric diode, fabrication thereof, and charge store memory therewith

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1360770A (en) * 1972-05-30 1974-07-24 Westinghouse Electric Corp N-channel mos transistor
US4047974A (en) * 1975-12-30 1977-09-13 Hughes Aircraft Company Process for fabricating non-volatile field effect semiconductor memory structure utilizing implanted ions to induce trapping states
US4104675A (en) * 1977-06-21 1978-08-01 International Business Machines Corporation Moderate field hole and electron injection from one interface of MIM or MIS structures
US4217601A (en) * 1979-02-15 1980-08-12 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649884A (en) * 1969-06-06 1972-03-14 Nippon Electric Co Field effect semiconductor device with memory function
US3604988A (en) * 1969-10-03 1971-09-14 Bell Telephone Labor Inc Semiconductor memory apparatus with a multilayer insulator contacting the semiconductor
US3972059A (en) * 1973-12-28 1976-07-27 International Business Machines Corporation Dielectric diode, fabrication thereof, and charge store memory therewith

Also Published As

Publication number Publication date
USRE31734E (en) 1984-11-13
JPS5544468B2 (de) 1980-11-12
JPS548479A (en) 1979-01-22
FR2395604A1 (fr) 1979-01-19
FR2395604B1 (de) 1980-03-14
GB1596445A (en) 1981-08-26
US4104675A (en) 1978-08-01
DE2810597C2 (de) 1987-03-05

Similar Documents

Publication Publication Date Title
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE2600337C2 (de) Halbleiterspeicheranordnung
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE4020007C2 (de) Nichtflüchtiger Speicher
DE3117719C2 (de)
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE2916884C3 (de) Programmierbare Halbleiterspeicherzelle
DE2409568C2 (de) Halbleiter-Speicherelement
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2627827A1 (de) Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert
DE3942171C2 (de) Nichtflüchtige Halbleiterspeichereinrichtung
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE3236469C2 (de)
DE2854669A1 (de) Floating-gate-festkoerper-speicher
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2614698C2 (de) Halbleiterspeicher
DE19946437A1 (de) Ferroelektrischer Transistor
DE2845328A1 (de) Speichertransistor
DE3926474C2 (de) Permanent-Speicherzellen-Anordnung
DE2844878A1 (de) Integrierbarer isolierschicht-feldeffekttransistor
DE1930606A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Schaltungsanordnung mit einem solchen Halbleiterbauelement
DE19614010C2 (de) Halbleiterbauelement mit einstellbarer, auf einem tunnelstromgesteuerten Lawinendurchbruch basierender Stromverstärkung und Verfahren zu dessen Herstellung
DE2613096A1 (de) Halbleiteranordnung
DE19614011C2 (de) Halbleiterbauelement, bei dem die Tunnelgateelektrode und die Kanalgateelektrode an der Grenzfläche zum Tunneldielektrikum bzw. Gatedielektrikum durch eine Isolationsstruktur unterbrochen sind

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee