DE69215956T2 - Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement - Google Patents

Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement

Info

Publication number
DE69215956T2
DE69215956T2 DE69215956T DE69215956T DE69215956T2 DE 69215956 T2 DE69215956 T2 DE 69215956T2 DE 69215956 T DE69215956 T DE 69215956T DE 69215956 T DE69215956 T DE 69215956T DE 69215956 T2 DE69215956 T2 DE 69215956T2
Authority
DE
Germany
Prior art keywords
wafer
bath
layer
mask
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69215956T
Other languages
English (en)
Other versions
DE69215956D1 (de
Inventor
Christine Anceau
Jean-Baptiste Quoirin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of DE69215956D1 publication Critical patent/DE69215956D1/de
Application granted granted Critical
Publication of DE69215956T2 publication Critical patent/DE69215956T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft die Herstellung von Kontakten an Halbleiterbauteilen und näherhin an diskreten Halbleiterbauteilen, wie beispielsweise Dioden oder Doppeldioden vom Planar-Typ.
  • Fig. 1 zeigt einen herkömmlichen Planardioden-Aufbau. Diese Diode weist ein aus einer unteren N&spplus;-Schicht 1 und einer oberen N-Schicht 2 bestehendes Substrat auf. Die Diode wird durch den pn-übergang zwischen einem P-Bereich 3 und dem Bereich 2 gebildet. Diese Diode ist vom Planar-Typ, d. h. daß der P-Bereich durch eine Öffnung in einer Siliziumoxidschicht 4 hindurch erzeugt wird, die über dem N-Bereich 2 ausgebildet wurde. Ein Metallüberzug 5 gestattet eine Kontaktierung mit der Oberseite und ein Metallüberzug 6 eine Kontaktierung mit der Unterseite. Der Metallüberzug 6 erstreckt sich herkömmlich über die gesamte Unterseite. Demgegenüber muß der Metallüberzug 5 begrenzt werden und darf sich nicht bis an die Ränder der Diode erstrecken. Tatsächlich bildet die dargestellte Diode während ihrer Herstellung einen Teil eines Wafers, der eine große Anzahl identischer Dioden-Chips umfaßt. Wenn der Metallüberzug 5 sich bis an den Rand des jeweiligen einzelnen Chips erstrecken würde, bestünde beim Zerschneiden zur Auftrennung die Gefahr, daß Teilchen des Metallüberzugs einen seitlichen Kurzschluß zwischen dem Metallüberzug 5 und dem Rand der N-Schicht 2 nach sich ziehen. Des weiteren ist es in einer Diode vom Planar-Typ erforderlich, daß die Feldlinien nach oben zu der mit der SiO&sub2;-Schicht überzogenen Oberfläche aufwärts verlaufen können. Würde sich die Metallisierung bis zum Rand erstrecken, so hätte sie einen Feldplatteneffekt, und die Feldlinien würden auf den Seitenrändern der Diode enden, wodurch man sich den Problemen der seitlichen Passivierung gegenüber sähe, wie sie sich bei den Dioden vom Mesa-Typ stellen.
  • Herkömmlicherweise werden die Metallüberzüge 5 und 6 durch Aufdampfung oder Kathodenzerstäubung aufeinanderfolgender Metalle, beispielsweise Aluminium/Nickel/Gold, hergestellt. Danach wird dieser Metallüberzug durch nicht dargestellte Löt-Vorformlinge mit nicht dargestellten Anschluß-Lötfahnen verlötet Somit erfolgt eine Zerstäubung eines dreilagigen Systems Aluminium/Nickel/Gold auf dem gesamten Siliziumwafer mit anschließender Teilentfernung der oberen Schicht 5 durch Lichtdruck-Ätzverfahren. Ein Nachteil dieser Technik besteht darin, daß ein beträchtlicher Teil, typischerweise 40 bis 50 %, der Oberfläche der oberen Schicht wieder eliminiert werden muß. Da diese Schicht ein edles Material, wie beispielsweise Gold, enthält, stellt diese Verschwendung von Gold einen nicht-vernachlässigbaren Kostenfaktor dar, um so mehr, als man im allgemeinen das in den Ätzprodukten gelöste Gold nicht zurückgewinnen kann. Man weiß, daß in einem Aluminium/Nickel/Gold-Sandwich die für die Lötung wesentliche Schicht die Nickelschicht ist. Die Aluminiumschicht wird vorgesehen, um als Sperre gegen eine eventuelle Diffusion des Nickels in die P-Schicht 3 zu dienen, welche zu einem Durchschlag der Diode führen könnte. Außerdem gestattet das Aluminium einen guten Kontakt auf dem Silizium. Die Goldschicht dient dazu, eine Oxidation der Nickelschicht während der Zeit bis zur Lötphase zu vermeiden.
  • Zur Vermeidung der beschriebenen Metallverschwendung beschreibt der Abstract der Japanischen Patentschrift JP-A- 61/202 429 (Patent Abstracts of Japan, Vol 11, Nr. 33) ein Verfahren zur Herstellung von Kontakten auf der Oberfläche eines Halbleiterchips, welcher einen durch eine isolierende Maskierungsschicht begrenzten Diffusionsbereich aufweist; dieses Verfahren weist die folgenden Stufen auf: Erzeugung einer vom gleichen Leitfähigkeitstyp wie der Diffusionsbereich dotierten Schicht aus polykristallinem Silizium; Begrenzung dieser Schicht derart, daß sie den Diffusionsbereich überdeckt und mit dem Innenumfang der genannten Maske überlappt; Eintauchen des Waf ers in ein elektrolytisches Metallabscheidungsbad derart, daß Metall auf den leitenden Oberflächen des Wafers abgeschieden wird.
  • Es scheint, daß die nach diesem Verfahren hergestellten Bauteile nur eine geringe Betriebszuverlässigkeit besitzen und ihre Eigenschaften sich im Laufe der Zeit ändern.
  • Ein Ziel der vorliegenden Erfindung ist, diese Schwierigkeit zu vermeiden oder zu verringern.
  • Ein weiteres Ziel der vorliegenden Erfindung ist die Ermöglichung der Abscheidung mehrerer Metallschichten.
  • Um den Nachteilen der bekannten Metallisierungsverfahren abzuhelfen, sieht die vorliegende Erfindung ein Verfahren zur Herstellung eines Kontakts auf einer Oberfläche eines Halbleiterchips vor, der einen durch eine isolierende Maskierungsschicht begrenzten Diffusionsbereich aufweist, wobei dieser Chip Teil eines Halbleiterwafers ist. Dieses Verfahren weist die folgenden Stufen auf:
  • a) Bildung einer mit dem gleichen Leitfähigkeitstyp wie der Diffusionsbereich dotierten polykristallinen Siliziumschicht und Begrenzen dieser Schicht derart, daß sie den Diffusionsbereich überdeckt und den Innenumfang der Maske überlappt;
  • b) Eintauchen des Wafers in wenigstens ein chemisches Metallabscheidungsbad derart, daß Metall auf den leitenden Oberflächen des Wafers abgeschieden wird; sowie
  • c) Eintauchen des Wafers nach jedem Durchgang durch ein Abscheidungsbad in wenigstens ein Ätzbad zur selektiven Ätzung der isolierenden Maske, um einen Teil dieser Maske abzutragen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfaßt die Stufe b) ein Eintauchen in ein chemisches Nickelabscheidungsbad mit nachfolgendem Eintauchen in ein chemisches Goldabscheidungsbad, wobei auf jedes Eintauchen jeweils eine Abtragungsstufe folgt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß auf jeden Durchgang durch ein Nickelabscheidungsbad und sodann durch ein Abtragungsbad eine Wärmebehandlung des Nickelüberzugs folgt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß die Schicht aus dotiertem polykristallinem Silizium als Diffusionsquelle für die Bildung des genannten Diffusionsbereichs dient.
  • Gemäß einer Anwendung der vorliegenden Erfindung stellt der Chip eine Diode dar.
  • Gemäß einer Anwendung der vorliegenden Erfindung stellt der Chip eine Doppeldiode dar.
  • Diese und weitere Ziele, Eigenschaften und Vorteile der vorliegenden Erfindung werden in der folgenden Beschreibung spezieller Ausführungsbeispiele anhand der Figuren der Zeichnung näher erläutert; in der Zeichnung zeigen:
  • Fig. 1 einen Diodenaufbau nach dem Stande der Technik,
  • Fig. 2 eine Struktur bzw. ein Gebilde zur Herstellung eines Kontakts auf einer Diode gemäß der vorliegenden Erfindung.
  • Ersichtlich sind in den Zeichnungsfiguren, wie dies auf dem Gebiet der Darstellung von Halbleiterbauteilen üblich ist, die verschiedenen Schichten und Bereiche zur besseren Verständlichkeit der Figuren nicht maßstabsgerecht gezeichnet. Die Abmessungen ergeben sich für den Fachmann in herkömmlicher Weise, soweit in der folgenden Beschreibung nicht besondere Hinweise gegeben werden.
  • Fig. 2 veranschaulicht einen Diodenaufbau, welcher ein Substrat N&spplus;N 1, 2 und einen im Inneren einer Oxidmaske 4 gebildeten P-Bereich 3 aufweist. Die Metallisierung der Oberseite wird in der Weise hergestellt, daß man zunächst eine polykristalline Siliziumschicht 11 abscheidet, die für einen guten Ohm'schen Kontakt mit dem Bereich 3 P-dotiert ist. Die Schicht 11 aus polykristallinem Silizium wird gemäß einer ausgewählten Konturform geätzt, die im wesentlichen der der Metallisierung 5 aus Fig. 1 entspricht. Sodann wird der Wafer in ein chemisches Metallabscheidungsbad eingetaucht, zur Bildung einer Metallisierung an der Unterseite 12 und einer Metallisierung der Oberseite 13. In bekannter Weise scheidet sich bei dieser Abscheidung im chemischen Bad das Metall nur in den leitenden Bereichen ab, d.h. auf der Unterseite des Chips und auf dem Bereich 11 aus polykristallinem Silizium.
  • Die vorhergehende Beschreibung und die Zeichnungsfiguren beziehen sich nur auf einen Chip. In der Praxis bildet dieser Chip während der hier beschriebenen Verfahrensstufen einen Teil eines Wafers, auf welchem gleichzeitig zahlreiche identische Chips ausgebildet werden, die erst während einer abschließenden Herstellungsstufe voneinander getrennt werden.
  • Vorzugsweise werden die Metallüberzüge 12 und 13 durch aufeinanderfolgende Abscheidungen von Nickel und Gold gebildet, wobei das Nickel beispielsweise aus einem aus einer Salzlösung von Nickelchlorid undnatriumhypophosphit bestehenden Bad abgeschieden wird, während das Gold aus einem Kaliumaurocyanid-Bad abgeschieden wird.
  • Nach dem Durchgang durch das Nickelbad folgt erfindungsgemäß eine oberflächige Abtragung der freiliegenden Oxidschicht. Dieser Arbeitsgang gestattet die Entfernung des oberen Teils 15 der Oxidschicht. Tatsächlich hat die Anmelderin festgestellt, daß die üblichen Spülarbeitsgänge nicht ausreichen und daß Verunreinigungs-Ionen, insbesondere Alkali-Ionen, wie beispielsweise Natrium-Ionen, sich während der Verfahrensstufe der chemischen Abscheidung in der Oxidschicht an- bzw. einlagern. Ohne den erfindungsgemäßen Abtragungsvorgang dringen diese beim Durchgang durch das Nickelbad an- bzw. eingelagerten Alkali-Ionen schließlich tief in die Oxidschicht ein und führen positive Ladungen in diese ein, welche die Eigenschaften des darunterliegenden pn-Übergangs instabil und veränderlich machen. Diese Eindringung ist um so bedeutsamer, als man nach der Nickelabscheidung eine Wärmebehandlung bei erhöhter Temperatur, beispielsweise 600 ºC, vornimmt, um eine bessere Haftung des Metalls zu gewährleisten. Gegebenenfalls sieht man zur Erzielung einer gewünschten Dicke der Nickelschicht mehrere Durchgänge durch das Nickelabscheidebad vor, wobei auf jeden Durchgang jeweils eine Abtragung und eine Wärmebehandlung folgen.
  • Dieser Vorgang der Abtragung wird vorzugsweise nach dem Durchgang durch das Goldbad wiederholt. Hingegen ist im allgemeinen nach der Abscheidung der Goldschicht keine Wärmebehandlung vorgesehen, da diese Goldschicht nur zur Verhinderung einer Oxidation der Nickelschicht bestimmt ist.
  • Als zahlenmäßiges Beispiel kann eine Diode der in Fig. 2 gezeigten Art ein rechteckiger bzw. quadratischer Chip mit 1 bis 3 mm Seitenlänge sein. Bei einer Seitenlänge dieses Chips von 1,6 mm kann der P-Bereich ein Rechteck bzw. Quadrat von 1,3 mm Seitenlänge sein. Die Oxidschicht 4 kann eine Dicke von 2 µm besitzen, die polykristalline Siliziumschicht eine Dicke von 250 nm, und der Nickel/Gold-Metallüberzug eine Dicke in der Größenordnung von 600 nm.
  • Zwar wurde die vorliegende Erfindung nur im Rahmen der Herstellung einer Diode beschrieben; der Fachmann erkennt jedoch, daß sie auch bei anderen Bauteilen Anwendung finden kann, beispielsweise einem symmetrischen Doppeldioden- Gebilde, wo dieselbe polykristalline Abscheidung auf den beiden Hauptseiten wiederholt wird. Ebenso könnten die beschriebenen Leitfähigkeitstypen umgekehrt werden.
  • Des weiteren könnten andere Arten von Metallabscheidungen als die hier speziell beschriebenen und hierfür geeignete chemische Abscheidungsbäder vorgesehen werden.
  • Im übrigen ist in der vorstehenden Beschreibung angegeben, daß der P-Bereich 3 vor der Abscheidung der polykristallinen Siliziumschicht 11 gebildet wurde. Der Fachmann erkennt, daß diese P-Diffusion durch Erhitzung auf der Grundlage von in der dotierten polykristallinen Siliziumschicht 11 vorhandenen Dotierungsatomen erfolgen könnte. Dies ist im übrigen sogar die bevorzugte Lösung, da das stark dotierte polykristalline Silizium dann während der Erhitzungsphase eine Funktion als Falle bzw. Getter für in dem N-Bereich 2 vorhandene parasitäre metallische Unreinheiten ausübt.

Claims (7)

1. Verfahren zur Bildung eines Metallkontaktes auf einer Oberfläche eines Halbleiterchips, der eine Diffusionszone (3) aufweist, und zwar begrenzt durch eine eine Maske (4) bildende Isolierschicht, wobei der Chip Teil eines Halbleiterwafers ist und wobei folgende Schritte vorgesehen sind:
(a) Ausbilden einer dotierten polykristallien Siliziumschicht (11) auf dem Wafer, und zwar dotiert gemäß dem gleichen Leitfähigkeitstyps wie die Diffusionszone und Begrenzen der polykristallien Siliziumschicht derart, daß sie die Diffusionszone abdeckt und die Innenumfangsoberflächen der Maske überlappt;
(b) Eintauchen des Wafers in mindestens ein chemisches Metallabscheidungsbad derart, daß sich Metall (12, 13) auf den leitenden Oberflächen des Wafers abscheidet;
dadurch gekennzeichnet, daß außerdem der folgende Schritt vorgesehen ist:
(c) nach jedem Eintauchen in ein Abscheidungsbad wird der Wafer in mindestens ein selektives Gravurbad für die isolierende Maske eingetaucht, um einen Teil der Dicke der Maske wegzuätzen.
2. Verfahren nach Anspruch 1, wobei der Schritt (b) das Eintauchen in mindestens ein chemisches Nickel-Abscheidungsbad aufweist, und zwar gefolgt von einem Eintauchen in ein chemisches Gold-Abscheidungsbad.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß jedem Eintauchschritt in ein Nickel-Abscheidungsbad und dann in ein Ätzbad gefolgt ist von einer Anlassung.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isoliermaske aus Siliziumoxyd besteht.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dotierte polykristallien Siliziumschicht als eine Diffusionsquelle für die Bildung der erwähnten diffundierten Zone verwendet wird.
6. Verfahen nach Anspruch 1, dadurch gekennzeichnet, daß der erwähnte Chip eine Diode bildet.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erwähnte Chip eine Doppel-Diode bildet.
DE69215956T 1991-05-17 1992-05-13 Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement Expired - Fee Related DE69215956T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9106347A FR2676594B1 (fr) 1991-05-17 1991-05-17 Procede de prise de contact sur un composant semiconducteur.

Publications (2)

Publication Number Publication Date
DE69215956D1 DE69215956D1 (de) 1997-01-30
DE69215956T2 true DE69215956T2 (de) 1997-07-03

Family

ID=9413149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69215956T Expired - Fee Related DE69215956T2 (de) 1991-05-17 1992-05-13 Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement

Country Status (5)

Country Link
US (1) US5236873A (de)
EP (1) EP0514297B1 (de)
JP (1) JPH05291186A (de)
DE (1) DE69215956T2 (de)
FR (1) FR2676594B1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583073A (en) * 1995-01-05 1996-12-10 National Science Council Method for producing electroless barrier layer and solder bump on chip
US5716873A (en) * 1996-05-06 1998-02-10 Micro Technology, Inc. Method for cleaning waste matter from the backside of a semiconductor wafer substrate
US6457234B1 (en) * 1999-05-14 2002-10-01 International Business Machines Corporation Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond
JP3831846B2 (ja) 2003-06-09 2006-10-11 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE102004020877A1 (de) * 2004-04-28 2005-12-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipmodul und Verfahren zur Herstellung eines Chipmoduls
CN103383917B (zh) * 2013-06-26 2017-04-05 北京燕东微电子有限公司 一种低电压二极管及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982908A (en) * 1975-11-20 1976-09-28 Rca Corporation Nickel-gold-cobalt contact for silicon devices
JPS5266374A (en) * 1975-11-28 1977-06-01 Nippon Denso Co Ltd Galvanization of non electrolytic nickel for semiconductor substrate
US4122215A (en) * 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface
US4162337A (en) * 1977-11-14 1979-07-24 Bell Telephone Laboratories, Incorporated Process for fabricating III-V semiconducting devices with electroless gold plating
US4321283A (en) * 1979-10-26 1982-03-23 Mobil Tyco Solar Energy Corporation Nickel plating method
US4297393A (en) * 1980-02-28 1981-10-27 Rca Corporation Method of applying thin metal deposits to a substrate
FR2500855A1 (fr) * 1981-02-27 1982-09-03 Thomson Csf Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue
US4609565A (en) * 1984-10-10 1986-09-02 Mobil Solar Energy Corporation Method of fabricating solar cells
US4612698A (en) * 1984-10-31 1986-09-23 Mobil Solar Energy Corporation Method of fabricating solar cells
JPS61202429A (ja) * 1985-03-05 1986-09-08 Nec Corp 半導体装置の製造方法
US4655884A (en) * 1985-08-19 1987-04-07 General Electric Company Nickel plating of refractory metals
GB8719309D0 (en) * 1987-08-14 1987-09-23 Marconi Electronic Devices Diodes

Also Published As

Publication number Publication date
FR2676594A1 (fr) 1992-11-20
EP0514297A2 (de) 1992-11-19
US5236873A (en) 1993-08-17
FR2676594B1 (fr) 1997-04-18
EP0514297A3 (en) 1994-06-01
DE69215956D1 (de) 1997-01-30
EP0514297B1 (de) 1996-12-18
JPH05291186A (ja) 1993-11-05

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2319883C3 (de) Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE68916165T2 (de) Verfahren zum Herstellen von selbstjustierenden Metallhalbleiterkontakten in integrierten MISFET-Strukturen.
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
EP0012955A2 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE1539087A1 (de) Halbleiterbauelement mit Oberflaechensperrschicht
DE2123595A1 (de) Halbleiteranordnung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE3538855C2 (de)
DE3133759A1 (de) Feldeffekttransistor
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE2134291A1 (de) Halbleitervorrichtung
DE102007029829A1 (de) Halbleiterbauelement mit einem ohmschen Kontakt
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE1564136A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee