DE2018027A1 - Verfahren zum Einbringen extrem feiner öffnungen - Google Patents

Verfahren zum Einbringen extrem feiner öffnungen

Info

Publication number
DE2018027A1
DE2018027A1 DE19702018027 DE2018027A DE2018027A1 DE 2018027 A1 DE2018027 A1 DE 2018027A1 DE 19702018027 DE19702018027 DE 19702018027 DE 2018027 A DE2018027 A DE 2018027A DE 2018027 A1 DE2018027 A1 DE 2018027A1
Authority
DE
Germany
Prior art keywords
layer
layers
etching
substrate
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702018027
Other languages
English (en)
Inventor
Toshio; Sato Kanro; Yokohama Abe (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2861969A external-priority patent/JPS5231711B1/ja
Priority claimed from JP2895769A external-priority patent/JPS4824355B1/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2018027A1 publication Critical patent/DE2018027A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

POSTSCHECKKONTO: MÖNCHEN Ο113Ο'
BANKKONTO: BANKHAUS H. AUFHÄUSER
8 MÜNCHEN 2,
9/Ma
Case 44561-3
TOKYO SHIBAURA ELECTRIC COMPANY, LTD,
Kawasaki-shi/Japan
Verfahren zum Einbringen extrem feiner Öffnungen 1Z SS SS SS SS S5 SS SS SS SS μ SS SS SE SS SS ZS — SS SS ZS η SS μ SS SS SS SS SS SS SS SS SS ZS SS SS « ZS HS ZS ZS tS I" ' — — ZS ^Z ZS ZS
Die Erfindung betrifft ein Verfahren zum Einbringen extrem feiner Öffnungen in eine auf einer Oberfläche des Substrats einer Vorrichtung aufgebrachte Schicht·
Auf verschiedenen Gebieten der Technik, bei denen dünne Schichten gebildet werden, müssen in eine auf der Oberfläche eines Gegenstandes aufgebrachte Schicht extrem feine Öffnungen eingebracht werden, um äußerst kleine Teile der Oberfläche freizulegen. Bisher werden in auf der Oberfläche des Substrats eines Gegenstandes aufgebrachte Schichten durch photolithographische Verfahren sehr kleine Öffnungen eingebracht. Wegen der begrenzten Genauigkeit der Maskenausrichtung ist es dabei jedoch schwierig, Öffnungen mit einer Weite von weniger als 1 Mikron herzustellen.
BAD ORIGINAL
0098 U/1961
Als Beispiel sei die Herstellung einer Halbleitervorrichtung angegeben. Bei der Herstellung einer unipolaren oder bipolaren Mikrowellen-Vorrichtung müssen in einer Schicht, die auf der Oberfläche eines Halbleitersubstrates aufgebracht ist, extrem enge Öffnungen hergestellt werden. Beispielsweise muß bei einem unipolaren Feldeffekttransistor mit Schottky-Gatt aus Silicium mit einer Grenzfrequenz von mehr als 10 GHz die Gattbreite weniger als 1 Mikron betragen. Bei bipolaren Planartransistoren aus Silicium mit einer Grenzfrequenz von über 10 GHz sollte die Emitterbreite ebenfalls weniger als 1 Mikron betragen. Da bisher jedoch nur die photolithographischenVerfahren bekannt sind, ist es nicht möglich, eine Schicht auf der Substratoberfläche genügend fein und genau zu bearbeiten, so daß es bisher nicht möglich ist, Hoehfrequenztransistören mit derartigen Eigenschaften herzustellen.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, nach dem in auf einem Substrat aufgebrachte Schichten Öffnungen mit einer Weite von weniger als 1 Mikron hergestellt werden können. Es werden zwei Schichten aus unterschiedlichen Materialien auf einer Oberfläche eines Gegenstandes nebeneinander aufgebracht und die Teile der Schichten geätzt, die angrenzend an den dazwischenliegenden Übergang liegen. Dadurch werden extrem enge Öffnungen hergestellt.
Nach dem erfindungsgemäßen Verfahren'werden eng aneinanderliegend zwei Schichten aus unterschiedlichen Materialien, die unterschiedliche Ätzgeschwindigkeiten aufweisen, auf der Substratoberfläche aufgebracht. Die angrenzend an den Übergang zwischen den beiden Schichten liegenden Teile werden nach einem bekannten physikalischen, chemischen oder elektrochemischen Verfahren geätzte Dabei wird die Schicht mit der höheren Ätzgeschwindigkeit in einem schmalen Band längs des" Überganges LLefer geäbzt als in anderen Teilen. Nach Beendigung der Ätzung nach einer ge-
0 0 9 0 4 3/1963 BAD
eigneten Zeit ist längs des Überganges eine schmale Öffnung bestimmter Breite gebildet. Bestehen die auf der Substratoberfläche aufzubringenden Schichten aas geeignet gewählten unterschiedlichen Materialien mit entsprechenden Ätzgeschwindigkeiten, und ist die Stärke der Schichten und die Ätzzeit entsprechend .'gewählt, so kann leicht eine Öffnung mit der gewünschten extrem geringen Breite, beispielsweise weniger als 1 ,u gebildet werden, was nach bisher bekannten Verfahren nicht möglich war. ..."
Anhand der in der beigefügten Zeichnung dargestellten beispielsweisen Ausführungsformen wird die Erfindung im folgenden näher erläutert. Es zeigen: '
Fig. IA bis IC Schnitte eines nach dem erfindungsgemäßen Verfahren zu ätzenden Schichb-Substrat-Aufbaues;
Fig. 2D eine Draufsicht und . ;
Fig. 2A bis 2C, Fig. 2E und Fig. 3A bis 3E Schnitte von Schicht-Substrat-Anordnung en in einer Halbleitervorrichtung, die nach zwei unterschiedlichen erfindungsgemäßen Verfahren hergestellt werden. · -
Wie in Fig. IA gezeigt, werden auf einer Oberfläche eines Substrats 1 nebeneinander zwei Schichten 2 und 3 aus unterschiedlichen Materialien ausgebildet. Je nach dem verwendeten Ätzverfahren kann es zweckmäßig sein, eine schnell ätzbare, mit 2 bezeichnete Schicht mit größerer Stärke und eine langsam ätzbare Schicht 3 mit geringerer Stärke auszuführen. Die Stärken der beiden Schichten 2 und 3 werden mit a bzw. b bezeichnet. Der Übergang zwischen den Schichten 2 und 3 wird nach einem bekannten physikalischen, chemischen oder· elektrochemischen Verfahren geätzt. Wird die Ätzung für eine bestimmte Zeitdauer fortgesetzt, so wird die schnell ätzbare Schicht 2, wie in Fig. IB gezeigt, längs des Überganges tiefer geätzt, bis eine so eingebrachte Öffnung"die Oberfläche des Substrats erreicht
009843/1963
BAD ORIGINAL,
und eine Breite W annimmt.
Besteht.in diesem Fall die langsam ätzbare Schicht 3 aus einem von Ätzung praktisch freien Material, und wird die Stärke der beiden Schichten 2 und 3 nach dem Ätzen mit c bzw.-b ' (Fig. IB) bezeichnet, so gilt für die Breite W der Öffnung 4 etwa folgendes:
a-c-b<^ W <^a-c
Erfüllt die Dicke der beiden Schichten vor.dem Ätzen wenigstens die Bedingung a*?b+c, so kann die Öffnung 4' die Substratoberfläche erreichen, wobei zu dieser Zeit die Breite W der Öffnung 4 nicht größer als a-c wird.
Die beiden Schichten können ferner zunächst so ausgebildet werden, daß die dickere Schicht die dünnere um eine Breite d (Fig. IC) überlappt. In diesem Falle gilt etwa folgende Gleichung:-
a-c-b-d <C^W <£a-c-d
Erfüllen daher die Schichtdicken vor dem Ätzen nicht wenigstens die Gleichung a'T'b+c+d, so kann keine die Substratoberfläche erreichende Öffnung ausgebildet werden. Wird eine Öffnung mit einer Weite W ausgebildet, so ist diese Weite in keinem Fall größer als a-c-d.
Es sei erwähnt, daß die beiden Schichten anfangs die gleiche Stärke aufweisen können. Im allgemeinen werden nämlich zwei einander berührende Schichten mit einer schwachen Kraft aneinander gebunden, so daß wegen ihrer unterschiedlichen Wärmeausdehnungskoeffizienten an ihrem Übergang eine Deformation auftritt. Wegen der unterschiedlichen ursprünglichen Potentiale
00984 37 1963, : BAD original
der Schichten werden verschiedene elektrische Potentiale erzeugt. Diese'Faktoren üben einen günstigen Einfluß auf die Ätzung aus, d.h. die Ätzung durch den Übergang zwischen den Schichten und dem in der Nähe liegenden deformierten Teil kann beschleunigt werden, insbesondere auf der Seite einer der Schichten, die wegen ihrer unterschiedlichen Potentiale an die andere anstößt. Kurz gesagt, für den Fall, daß eine der obigen Erscheinungen auftritt, ist die anfänglich gleiche Stärke der beiden Schichten unwichtig. Nach, dem erfindungsgemaßen Verfahren können also leicht Öffnungen mit einer Weitejvon weniger als 1 Mikron hergestellt werden.
Im folgenden sollen nunmehr ein Ätzverfahren und die nach diesem Verfahren zu ätzenden Materialien beschrieben werden. Im Fall der chemischen Ätzung kann das Ätzmittel aus einem Fluorwasserstoff (beispielsweise einer Pufferlösung), einem Chlorwasserstoff oder Königswasser bestehen. Beim ersten Ätzmittel besteht die Schicht 2 vorzugsweise aus Titan (Ti), die Schicht 3 vorzugsweise aus Gold (Au). Beim zweiten und" dritten Ätzmittel bestehen die Schichten vorzugsweise aus Kupfer (Cu) und Gold (Au) bzw. GoId-(Au) und Siliciumdioxyd (SiOp). Wird auf elektrochemischem Wege geätzt, so kann dies nach einem elektrolytischen Verfahren geschehen. Bei der elektrolytischen Ätzung werden das Substrat 1 und eine Elektrodenplatte so in einen Elektrolyten eingebracht, daß sie einander gegenüberstehen. Darauf wird die erforderliche Spannung angelegt. .
Die Elektrolyse kann beispielsweise unter folgenden Bedingungen durchgeführt werden:
Elektrolyt: 8 Teile Schwefelsäure und 2 Teile Wasser
(auf Volumenbasis)
Temperatur: 30 bis 500C
Stromdichte: 0,3 bis' 0,5 A/cm2
009 8437Ϊ96
Besteht dabei der Elektrolyt aus Schwefelsäure, so wird die Schicht 3 vorzugsweise aus Siliciumdioxyd (SiO„) und Molybdän (Mo) hergestellt. Wird beim physikalischen Ätzen ein Zerstäubungsverfahren angewendet, so besteht die Schicht 3 vorzugsweise aus Titan (Ti) und die Schicht 2 aus Gold (Au). Die Schichten selbst werden durch Zerstäubung weggeätzt.
Beim Zerstäuben werden zum Beispiel das Substrat 1 und eine Elektrodenplatte so in Argongas eingebracht, daß sie. einander gegenüberstehen. Darauf wird ein hochfrequenter Strom oder ein Gleichstrom über sie geführt, so daß der Elektrodenplatte eine hohe negative Spannung aufgedrückt wird. Die Hochfrequenz liegt vorzugsweise zwischen etwa 10 kHz und 10 MHz.
Bei den vorstehend beschriebenen Ausführungsformen besteht jede .c~hicht aus einem einzigen Material. Die Schichten können jedoch auch aus mehreren Materialien bestehen. Im folgenden sollen nunmehr zwei Fälle beschrieben werden, in denen die vorliegende Erfindung zur Herstellung einer Halbleitervorrichtung praktisch angewendet wurde. Es sei jedoch festgestellt, daß das erfxndungsgemäße Verfahren nicht auf die Herstellung von Halbleitervorrichtungen beschränkt ist. Vielmehr ist das erfindungsgemäße Verfahren auch bei. der Herstellung von Elektronenröhren und anderen Geräten anwendbar, die eine feine Oberflächenbehandlung erfordern.
Beispiel. 1; Herstellung eines Schottky-Doppel-Gatt-Feldeffekttransistors (Fig. 2A bis 2E)
Wie in Fig. 2A gezeigt, wurde auf einer Seite eines P-leitenden Silicium-Halbleitersubstrats 1 mit einem spezifischen Widerstand von 10 Ohm . cm durch Wachstum aus der Dampfphase eine N-leitende Siliciumschicht 2 mit einem .spezifischen Widerstand von 0,5 Ohm . cm aufgebracht. Auf der Siliciumschicht 2 wurde eine Siliciumdioxydschicht von 3 4000X Stärke aufgebracht, und zwar durch chemische Verdampfung bei niedriger Temperatur unter
0 0 9 8 4 3/1963 ßAD Of?fG/NAL
Verwendung einer gasförmigen Mischung von SiH^, Ar und 0^* Die Siliciumdioxydschicht 3 wurde durch photolithographische Ätzung mit einer Öffnung versehen, μ zur Trennung durch selektive. Diffusion die P+-Diffusion 4-durchzuführen. Danach wurde die Siliciumdioxydschicht 3 durch photorithographisches Ätzen mit 3 weiteren Öffnungen versehen, um die N -Diffusion bis zu einer Tiefe von etwa 0,5 ,u bei einer Temperatur von IOOO0C durchzuführen, und zwar unter Verwendung einer gasförmigen Mischung von POCl.,, N_ und 0„. Dabei wurde ein Emitterbereich.(Source) 5, ein Kollektorbereich (Drain 6) und ein Inselbereich 7 gebildet (Fig. 2A). "-.■'. · ·
Die gesamte auf den Plättchen gebildete Siliciumdioxydschicht wurde mit einer Pufferlösung weggeätzt. Die Pufferlösung bestand aus einer Mischung von 30 cm einer wässrigen Losung aus 48% Fluorwasserstoff (HF) und 420 cm einer .wässrigen Lösung aus 40% Ammoniumfluorid (NH.F) mit einem ph-Wert von 4,2 bis 4,8. Auf der Substratoberfläche wurde wiederum eine Silicium-· dioxydschicht 8 mit einer Starke von etwa 1 ,u aufgebracht, und zwar durch chemische Verdampfung bei niedriger Temperatur unter Verwendung einer gasförmigen Mischung aus SiH., Ar und Op. Die gesamte Oberfläche des Plättchens wurde mit einem lichtempfindlichen Harz 9 abgedeckt, beispielsweise KPR (Handelsbezeichnung). Ein'Teil des Harzes wurde belichtet und entwickelt. Darauf ..
wurde auf der Siliciumdioxydschicht 8 eine Öffnung ausgebildet, die den Inselbereich 7 voll umschloß, und zwar mittels einer Pufferlösung oder durch Zerstäubungsätzung bei Hochfreguenz.· Auf der gesamten Oberfläche des Plättchens wurden Siliciumnitrid-Schichten 11a und 11b aufgebracht,' die wesentlich dünner waren als die Siliciumdioxydschicht 8 (beispielsweise 2000 % stark), und zwar durch Hochfrequenz-Zerstäubung (Fig. 2B).
Das Plättchen wurde dann mit Baumwolle gerieben, um die auf dem lichtempfindlichen Harz 9 liegende Siliciumnitridschicht 11b zu entfernen. Das Harz 9 wurde darauf durch Kochen
009843/1963
BAD ORIGINAL
in Benzolsulfonat (,einige Minuten) vollständig entfernt. An dieser Stelle wurde dann das erfindungsgemäße Verfahren angewendet. Das Plättchen wurde in einer N„-Atmosphäre bei einer Temperatur von 800°C 30 Minuten lang wärmebehandelt, um die Ätzgeschwindigkeit der SiIiciumnitr±dschicht 11a herabzusetzen. Die Siliciumschicht 8 wurde dann unter Verwendung der Pufferlösung auf die Hälfte ihrer ursprünglichen Starke geätzt. Die Ätzgeschwindigkeiten betrugen 1200 2 pro Minute und 60 δ pro Minute bei der Siliciumnitridschicht lla bzw. der Siliciumdioxydschicht 8. Da die Siliciumnitridschicht lla wesentlich dünner war als die Siliciumdioxydschicht 8, wurde das Siliciumsubstrat. 2 in Form eines Bandes 12 von etwa 4000 A* Breite rings um die Siliciumnitridschicht lla freigelegt (Fig. 2C).
Durch chemische Verdampfung bei niedriger Temperatur wurde die Oberfläche des Plättchens wiederum mit einer Siliciumdioxydschicht von einer Stärke von etwa 2000 A überzogen. Sämtliche anderen Teile der Schicht außer dem bandförmigen Teil 13 (Fig. 2D) wurdendurch photolithographisches Ätzen unter Verwendung einer Pufferlösung weggeätzt, um zwei bandförmige Öffnungen 12 auszubilden, die sich von der ringförmigen Öffnung wegerstrecken. Auf der gesamten Oberfläche des Plättchens wurde durch Vakuumverdampfung ein Metall, beispielsweise Platin (Pt) aufgebracht, das als Schottky-Gatter verwendet wird. Die überflüssigen Teile der Metallschicht wurden durch photolithographisches Ätzen weggeätzt, so daß Gatt-^Elektroden 14 (Fig. 2E) ausgebildet wurden. Später wurden Öffnungen für den Emitter- und Kollektor-Anschluß gebildet. In den Öffnungen wurde Aluminium aufgedampft, so daß sich ein Emitter-Anschluß 15 und ein Kollektor-Anschluß 16 bildeten. .
Der so hergestellte Schottky-Gatt -Feldeffekttransistor aus Silicium besaß eine extrem geringe Gatt-Breite (4000 A*), wie sie nach bisherigen Verfahren nicht hergestellt werden konnte.
009843/196 3 . "-..-.
■■■■'.■' - 9 ■- ... .-'■■■
Es zeigte sich, daß dieser Feldeffekttransistor für Hochfrequenz sehr gut geeignet ist. .
Beispiel 2; Herstellung einer Schutzring-Schottky-Diode (Fig. 3A bis 3E)
Es wurde ein Substrat 1 verwendet, das aus einer N-und einer N leitenden Siliciumschicht bestand, die aus der Dampfphase aufgebracht wurden. Die Stärke der N -leitenden Schicht betrug 2 ,u, ihr spezifischer Widerstand 0,5 Ohm-cm, der spezifische Widerstand der N-leitenden Schicht betrug 0,01 Ohm-cm. Die Oberfläche des Substrats 1 wurde mit einer Siliciumdioxydschicht 2 nit einer Stärke von beispielsweise 1 ,u beschichtet. Die gesamte Oberfläche der Schicht 2 wurde mit lichtempfindlichem Harz 3, beispielsweise mit KPR überzogen, von dem ein Teil darauf belichtet und entwickelt wurde. Der entwickelte Teil wurde mit einem Fluorwasserstoff-Ätzmittel oder durch Hochfrequenz-Zerstäubung weggeätzt, so daß sich in der Siliciumdioxydschicht 2 l eine Öffnung/von etwa 10 ,u Durchmesser bildete. Auf der Seite des Plättchens, auf der, sich die Öffnung 4 befand, wurde iß Vakuum durch Elektronenstrahlheizung eine Metallschicht 5 aufgebracht, beispielsweise aus Molybdän (Mo), deren Stärke weit geringer war als die der Siliciumdioxydschicht 2 (Fig. 3B) und beispielsweise 1000 bis 2000 A* betrug. Die S chi ch tob er fläche des Plättchens wurde mit Baumwolle gerieben, um das auf dem lichtempfindlichen Harz 3 abgelagerte Metall "zu entfernen. Darauf wurde, um das photoempfindliche Harz 3 zu entfernen, einige Minuten lang in Benzolsulfonat gekocht (Fig. 3C). Damit ergab sich eine Plättchenoberfläche,- auf der das im Vakuum •aufgebrachte Metall 5 lediglich in der Öffnung 4 verblieb und fest an der Oberfläche des Halbleitersübstrats 1 anhaftete.
Nunmehr wurde das erfindungsgemäße Verfahren angewendet. Die Siliciumdioxydschicht 2 wurde auf etwa die Hälfte ihrer' ursprünglichen Stärke weggeätzt, und zwar mit Hilfe eines Ätzmittels, das auf die Siliciumdioxydschicht 2, jedoch kaum oder
009843/(963
-· ίο -
überhaupt nicht auf das im Vakuum aufgebrachte Metall 5 und das Halbleitersubstrat 1 wirkte. In diesem Fall besteht das Ätzmittel vorzugsweise aus einer Pufferlösung aus einer Mischung
3
aus 30 cm einer wässrigen Lösung von 48% Fluorwasserstoff (HF)
3
und 420 cm einer wässrigen Lösung aus 40% Ammoniumfluorid (NH,F), deren pH-Wert auf 4,2 bis 4,4 eingestellt ist. (Nach dem Ätzen wird die Siliciumdioxydschicht 2 mit 2a bezeichnet.) Da die in Vakuum aufgebrachte Metallschicht 5 wesentlich dünner war als die Siliciumdioxydschicht 2, bildete sich eine neue bandförmige Öffnung 6 angrenzend zum gesamten Umfang der Metallschicht 5 (Fig. 3D). ■ .
Zur Bildung eines Hilfsbereiches, der als Schutzring wirkt, wurde das Plättchen bei etwa 4500 C einer Gasatmosphäre aus S-5H,,, BpHß, Op und N„ ausgesetzt, wobei sich eine Bor enthaltende Siliciumdioxydschicht 7 auf dem Plättchen bildete. Darauf wurde etwa 1 Stunde lang in Gegenwart eines inerten Gases bei einer Temperatur von 900°C Bor in das Substrat 1 diffundiert, und
' 20
zwar mit einer Konzentration von etwa 1 bis 2 χ 10 Atomen=
pro cm und· auf eine Tiefe von etwa 0,25 au Dabei bildete sich ein P-leitender Hilfsbereich 8 (Fig. 3E). Da zu dieser Zeit.die Schicht 5 aus Molybdän und die Siliciumdioxydschicht 2a bezüglich der Bordiffusion als Maske wirkten, nahm der' Hilfsbereich 8 die Form eines schmalen Ringes an.
In der SiÜciumdioxydschicht 7 wurde am gewünschten Teil eine Öffnung gebildet,U9ie Anschlüsse an der Molybdänschicht 5 zu befestigen. Damit war die Halbleitervorrichtung fertiggestellt. Die Molybdänschicht 5 v/irkt als Maske, wenn der Schutzring 8 gebildet wird. Sie dient, wenn sie intakt gelassen wird, als Anschluß für eine fertige Halbleitervorrichtung, so daß das Herstellungsverfahren für die .Vorrichtung vereinfacht wird und die Molybdänschicht eine hervorragende Wirkung besitzt. Das crFi.ndungr·- gemäße Verfahren läßt daher die Herstellung einer Schottky-Diode zu, bei der der Schutzring eine weit geringere Brei to besitzt als dies nach bisher bekannten Verfahren möglich war.
0098 A 3/1963
B^ ORIGINAL
■ -11 - - ;■■-■■ - -- . :
In diesem Beispiel hatte der.Schutzring eine Breite von 8000 A, oder etwa die Hälfte der nach herkömmlichen Verfahren erreichbaren Mindestbreite von 1,5 ,u. .
Das im folgenden beschriebene Ionen-Implantationsverfahren bringt bei der Herstellung des Hilfsbereiches 8, der als Schutzring dient, eine noch bessere Wirkung, da dieses Verfahren die Diffusion bei niedriger Temperatur gestattet. Wenn das Ver- ' fahren bis zur Fig. 3D vollendet ist, wird durch Ionen-Implantation bei einer Spannung von 40 kV durch die bandförmige Öffnung 6 Bor in· das Substrat 1 diffundiert. Der diffundierte Teil wird in einer Argon-Atmosphäre^bei einer Temperatur von etwa 600 C 30 Minuten lang geglühlt;. Babel bildet sich der Hllfsbereich 8 aus, der als Schutzring dient. Dabei dient die Molybdänschicht 5 wie im vorherigen Fall als Diffusionsmaske und bildet ferner einen Anschluß für eine fertige Halbleitervorrichtung.
Auf diese Weise wird eine Schottky-Diode mit Schutzring für Mikrowellen und Millimeterwellen hergestellt. -
Das beim erfindungsgemäßen Verfahren verwendete Beschientungs- _ material braucht nicht nur aus den oben erwähnten Materialien zu bestehen, sondern es kann auch aus einer dielektrischen Schicht bestehen, die aus Silieium-Nitrid oder Aluminiumoxyd oder Metallen wie Wolfram, Platin oder Vanadium hergestellt ist.
Die Schicht kann auch in Form eines Laminatshh-ergestellt werden. Beispielsweise kann ein Teil des Laminats aus zwei Schichten 'aus verschiedenen Isoliermaterialien bestehen und der andere Teil in ähnlicher Weise aus zwei Schichten aus unterschiedlichen Metallen. Die Hauptsache ist, daß das Material und der Aufbau der Beschichtung unter Berücksichtigung; des anzuwendenden Ätzverfahrens und des Zwecks, für den das Beschichtungsmaterial verwendet wird, gewählt werden. .
009843/19 63

Claims (5)

  1. - 12 -
    Patentansp r ü ehe
    Verfahren zur Herstellung einer Vorrichtung mit einer Substratoberfläche, die einer Peinbearbeitung unterzogen wird, dadurch gekennzeichnet, daß auf einer Oberfläche dicht aneinander zwei Schichten aus unterschiedlichen Materialien, die beim nachfolgenden Ätzen,verschiedene Ätzgeschwindigkeiten aufweisen, gebildet werden, und daß die Schichten geätzt werden, so daß sich längs des Überganges extrem, feine Öffnungen bilden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schichten unterschiedliche Stärke besitzen, und daß sich die Ätzung auf die dickere Schicht, auf die dünnere Schicht jedoch nicht wesentlich auswirkt. .
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Teil der dickeren Schicht einen Teil der dünneren Schicht überlappt.
  4. 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Vorrichtung eine Halbleitervorrichtung ist, daß das Substrat aus einem Halbleiter besteht, daß die Schichten als Diffusionsmasken dienen, und daß von den Öffnungen Verunreinigungen eingebracht werden.
  5. 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Überzugsschichten aus Metall bestehen und je einen Anschluß für eine fertige Halbleitervorrichtung bilden.
    009843/1963
DE19702018027 1969-04-15 1970-04-15 Verfahren zum Einbringen extrem feiner öffnungen Pending DE2018027A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2861969A JPS5231711B1 (de) 1969-04-15 1969-04-15
JP2895769A JPS4824355B1 (de) 1969-04-16 1969-04-16

Publications (1)

Publication Number Publication Date
DE2018027A1 true DE2018027A1 (de) 1970-10-22

Family

ID=26366757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702018027 Pending DE2018027A1 (de) 1969-04-15 1970-04-15 Verfahren zum Einbringen extrem feiner öffnungen

Country Status (3)

Country Link
DE (1) DE2018027A1 (de)
GB (1) GB1292060A (de)
NL (1) NL7005296A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2312856A1 (fr) * 1975-05-27 1976-12-24 Fairchild Camera Instr Co Procede de gravure des bords et structure pour produire des ouvertures etroites aboutissant a la surface de matieres
DE2703013A1 (de) * 1976-02-02 1977-08-11 Intel Corp Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
FR2382770A1 (fr) * 1977-01-26 1978-09-29 Mostek Corp Procede de formation de tres petites ouvertures de contact dans un dispositif de circuit integre
EP0021931A1 (de) * 1979-06-22 1981-01-07 Thomson-Csf Selbstausrichtungsverfahren für unterschiedlich dotierte Bereiche einer Halbleiterstruktur und Verwendung dieses Verfahrens zur Herstellung eines Transistors

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047725B2 (ja) * 1977-06-14 1985-10-23 ソニー株式会社 フエライトの加工法
GB2202236B (en) * 1987-03-09 1991-04-24 Philips Electronic Associated Manufacture of electronic devices comprising cadmium mercury telluride

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2312856A1 (fr) * 1975-05-27 1976-12-24 Fairchild Camera Instr Co Procede de gravure des bords et structure pour produire des ouvertures etroites aboutissant a la surface de matieres
DE2703013A1 (de) * 1976-02-02 1977-08-11 Intel Corp Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
FR2382770A1 (fr) * 1977-01-26 1978-09-29 Mostek Corp Procede de formation de tres petites ouvertures de contact dans un dispositif de circuit integre
EP0021931A1 (de) * 1979-06-22 1981-01-07 Thomson-Csf Selbstausrichtungsverfahren für unterschiedlich dotierte Bereiche einer Halbleiterstruktur und Verwendung dieses Verfahrens zur Herstellung eines Transistors
FR2460037A1 (fr) * 1979-06-22 1981-01-16 Thomson Csf Procede d'auto-alignement de regions differemment dopees d'une structure de semi-conducteur

Also Published As

Publication number Publication date
GB1292060A (en) 1972-10-11
NL7005296A (de) 1970-10-19

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2048915A1 (de) Verfahren zur Veränderung von Eigen schäften eines metallischen Films
DE1930669A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1614148B2 (de) Verfahren zum herstellen einer elektrode fuer halbleiter bauelemente
DE2123595A1 (de) Halbleiteranordnung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2134291A1 (de) Halbleitervorrichtung
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen
DE1564136A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1614310C3 (de) Verfahren zum Anbringen eines elektrischen Anschlusses auf einer Fläche eines elektronischen Bauelementes
DE2128360A1 (de) Verfahren zur Bildung von ohmschen Kontakten an Metall Isolator Halbleiter bauteilen
DE2330645C3 (de) Verfahren zum Kontaktieren von integrierten Schaltungen
DE2058930C3 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors mit einer Gate-Isolierschicht aus einer Oxydschicht und einer Nitridschicht