DE69125885T2

DE69125885T2 - Verfahren und Anordnung zur Erkennung und Erzeugung von verteilter Blocksynchronisation

Info

Publication number: DE69125885T2
Application number: DE69125885T
Authority: DE
Inventors: Ken Jakobsen; Robert Jensen; Jens Anker Kristiansen
Original assignee: Motorola AS
Current assignee: Motorola Solutions Danmark AS
Priority date: 1990-05-12
Filing date: 1991-02-28
Publication date: 1997-11-06
Anticipated expiration: 2011-03-01
Also published as: DK0456974T3; DE69125885D1; GB9010724D0; EP0456974B1; HK1007365A1; EP0456974A2; ATE152562T1; GR3023813T3; ES2100897T3; EP0456974A3

Description

Hintergrund der Erfindung

Diese Erfindung betrifft eine Vorrichtung und ein Verfahren zum Erzeugen und Erfassen einer Synchronisations-Sequenz, die innerhalb von Blöcken empfangener Daten verteilt ist, zum Zwecke der Synchronisierung mit den empfangenen Blöcken.
Beim Empfang eines Datensignals über Funk besteht ein konstantes Risiko, die Synchronisation zu verlieren. Falls Synchronisation verloren geht, müssen Mittel vorgesehen werden, um die Information darüber wiederzugewinnen, wo die Blockgrenzen der Daten gelegen sind. Wenn beispielsweise ASCII-Zeichen gesendet werden, muß es möglich sein, Daten in 8bit-Blöcken zu erfassen. Um dies zu tun, könnte man ein bekanntes Muster mit regelmäßigen Intervallen senden. Jedoch müssen, wenn dieses Muster von langer Dauer ist, die Daten in einem großen FIFO- Puffer gespeichert werden, um einen stetigen Datenstrom zu gewährleisten. Wenn weiterhin zwischen den Synchronisationsmustern eine große Zeitlücke besteht, sind die Gelegenheiten zur Neusynchronisierung mit großen Abständen verteilt.

Zusammenfassung des Standes der Technik

Bekannte Datensendeformate, wie das Motorola Securenet-(Warenzeichen) Funkformat, benutzen eine Synchronisationssequenz, um den Beginn jedes Blockes zu markieren. 256 Synchronisationsbits werden bei jeweils 6144 Sendebits benutzt. (In gleicher Weise wird in dem GSM-Zellular-Funkformat eine Barker-Synchronisationssequenz von 33 Bits bei jedem Block oder Telegramm von ca. 1100 Bits benutzt.) Das bedeutet, daß bei verlorener Synchronisation, z.B. beim Durchfahren unter einer Brücke, möglicherweise ein großer Datenblock verloren sein kann. Wenn andererseits die Blöcke kleiner gemacht werden, bringt das den Nachteil einer niedrigeren Datenübertragungs-Geschwindigkeit mit sich, da ein größerer Anteil des gesendeten Signals durch die Synchronisationssequenz besetzt ist.
Auf dem Fachgebiet der Prüfungsausrüstung zum Analysieren des Verhaltens von Digitaldaten-Nachrichtensystemen benutzt der von Hewlett-Packard hergestellte Datenfehler-Analysator 1645A eine ML-Sequenz (Maximallängen-Schieberegister-Sequenz) zum Erzeugen von Pseudozufallsdaten. Eine ML-Sequenz ist ein bestimmter Fall einer linearen Rückkopplungssequenz, die von einem Schieberegister der Länge N erzeugt werden kann. Die Natur solcher Sequenzen ist, daß das nächste Bit der Sequenz errechnet werden kann aus der Größe N des Schieberegisters, der Rückkoppelschaltung, und den vorherigen N Bits. Das bedeutet, daß wenn keine Fehler vorhanden sind und mindestens das zuletzt empfangene Bit (Bit (t)) ein Teil der Block-Trennsequenz ist, die folgende Beziehung gilt:
wobei
und f&sub1; die Rückkoppel-Koeffizienten sind.
Es ist auch aus JP-A-60-236535 bekannt, eine lineare Rückkoppelsequenz zur Schaffung von erkennbaren Rahmenmarkierungen zu benutzen, bei denen die Anzahl von unterschiedlichen Markierungen gleich der Länge der Sequenz ist.
Es ist weiter bekannt, Pseudozufallssequenzen für Zeitgabezwecke zu übertragen.
Es ist ein Ziel der vorliegenden Erfindung, ein verbessertes Signalisierungsprotokoll zu schaffen.

Zusammenfassung der Erfindung

Gemäß der vorliegenden Erfindung wird eine Vorrichtung zum Erzeugen eines Nachrichtenverbindungssignals geschaffen, welche umfaßt:
Mittel zum Erzeugen einer linearen Rückkoppelsequenz, gekennzeichnet durch Mittel zum Einsetzen von jeweiligen Einzel-Bits der Sequenz in einen Datenstrom, eingestreut mit gleichen Bitabständen.
Es wird auch eine Vorrichtung zum Erfassen einer linearen Rückkoppelsequenz geschaffen, die als Einzelbits mit einem konstanten Bitabstand in Daten eines Datenstromes eingestreut ist, welche umfaßt Mittel zum Prüfen einer ersten Bitfolge, deren Bits voneinander durch Daten getrennt sind, bei Mehrfachen des Abstandes, um zu bestimmen, ob die Bits eine vorgegebene Beziehung erfüllen, die bei der linearen Rückkoppelsequenz zutrifft, Schiebemittel zum Verschieben der zu prüfenden Bitreihe relativ zu dem Prüfmittel, um so eine andere Bitfolge, deren Bits in der gleichen Weise wie bei der ersten Bitreihe voneinander getrennt sind, zu prüfen, und Mittel zum Bestimmen des Ortes der Sequenz in dem Datenstrom, wenn die vorgegebene Beziehung durch eine geprüfte Bitreihe erfüllt ist. Für die Zwecke jeder Prüfung werden die Daten, welche die zu prüfenden Bits trennen, unbeachtet gelassen.
Die Erfindung schafft auch ein Verfahren zum Erfassen einer Synchronisationssequenz mit Daten, welche in Blöcken angeordnet sind, wobei jeder Block eine vorgegebene Anzahl von Bits und ein Synchronisationsbit besitzt und jedes Synchronisationsbit an der gleichen Position innerhalb seines Blockes gelegen ist. Zuerst können, da die lineare Rückkoppelsequenz in den Datenstrom mit jeweiligen Einzelbits eingestreut ist, bei der gleichen Datenübertragungsrate Bits der Sequenz mit kürzeren Abständen voneinander entfernt sein, als es bei den Block- Trennmarkierungen nach dem Stand der Technik der Fall war. Zweitens können, da die Blöcke kleiner sind, zu ihrer Speicherung kleinere Schieberegister benutzt werden, wodurch Kosten eingespart werden. Das häufigere Auftreten der Block-Trennmarkierungen läßt auch häufigere Gelegenheiten für Wieder-Synchronisierung zu, so daß bei verlorengegangener Synchronisation die Datenmenge, die vor der Wieder-Synchronisierung verloren geht, herabgesetzt werden kann.
Nach einem weiteren Aspekt der vorliegenden Erfindung werden Signalisierungsdaten regelmäßig über den ganzen Datenstrom verteilt. Die Signalisierungsdaten werden bevorzugt zum Identifizieren einer Verschlüsselung benutzt, z.B. aus einer Sammlung vorgegebener Verschlüsselungen. Sie können auch zum digitalen Selektivruf, zur Pilotton-Signalisierung, zum Zwischenverstärker-Zugriff und allgemein zur Systemsteuerung verwendet werden.
Die Kombination aus verteilter Block-Synchronisierung und eingebetteter Signalisierung ergibt eine Verbesserung gegenüber Systemen mit Signalisierung beim Übertragungsbeginn, weil die verteilte Block-Synchronisation den Spätzugang (d.h. die Synchronisation nach Sendebeginn) ermöglicht und die eingebettete Signalisierung jederzeit während der Übertragung zurückgewonnen werden kann.

Kurzbeschreibung der Zeichnungen

Fig. 1 zeigt eine Schaltung zum Erzeugen einer linearen Rückkoppelsequenz, in diesem Falle einer Maximallängensequenz;
Fig. 2 zeigt ein Schaubild des Blocktrennungs-Signalisierungsprotokolls nach der Erfindung;
Fig. 3 zeigt ein Blockschaltbild zum Erfassen der Sequenz aus Fig. 2; und
Fig. 4 zeigt einen Teil der Prüfung zum Erfassen der Sequenz aus Fig. 2.

Detaillierte Beschreibung einer bevorzugten Ausführung

Die in Fig. 1 gezeigte Schaltung wird zum Erzeugen einer zyklischen linearen Maximallängen-Rückkoppelsequenz 111101011001000 benutzt. Diese Sequenz wird bei der bevorzugten Ausführung der Erfindung benutzt. Elemente der Schaltung werden durch ihre Standardsymbole dargestellt, und es wird keine weitere Erklärung der Schaltung für notwendig erachtet. Statt der Schaltung nach Fig. 1 kann eine Anzahl von Abwandlungen derselben eingesetzt werden. Beispielsweise kann das gezeigte aus den vier Flip-Flops gebildete Schieberegister kürzer oder länger sein. Falls fünf Flip-Flops statt vier vorhanden sind, beträgt die Länge der ML-Sequenz 31 Bits. Die Länge einer ML-Sequenz ist immer 2N-1, wobei N die Zahl von Flip-Flops im Schieberegister ist. In der in Fig. 1 gezeigten Schaltung besitzt das aus den Flip-Flops 10 bis 13 gebildete Schieberegister einen einzigen Abgriff zwischen den Flip-Flops 10 und 11. Jede Anzahl von Abgriffen bis N-1 kann benutzt werden, und alle sind in ein Mehrfacheingang-EXKLUSIV ODER- Glied 14 geführt. Eine Version der Schaltung aus Fig. 1 wird auch zum Prüfen eines empfangenen Bit-Stromes benutzt. Das Ausgangssignal vom EXKLUSIV ODER-Glied 14 wird mit den Bits der empfangenen Daten verglichen. Jedesmal, wenn ein neues Bit empfangen wird, werden die Flip-Flops 10 bis 13 einmal getaktet. Die auf Seite 2 dieser Beschreibung angegebene Beziehung gilt jedesmal, wenn das empfangene Bit ein Teil der Sequenz ist. Wenn das zuletzt empfangene Bit kein Teil der Sequenz ist, wird die Beziehung nur mit einer Wahrscheinlichkeit von 50% gültig sein. Das ist der Fall, wenn die empfangenen Datenbits als zufällig anzusehen sind. Mit dieser Gleichung ist es auch leicht zu sehen, was passiert, wenn der Kanal zufällig alle Datenbits invertiert. Wenn die Zahl f&sub1; der Abgriffe ungerade ist, gilt die Beziehung weiter. (Wenn die Anzahl der Abgriffe gerade ist, kann das erzeugende Polynom nicht primitiv sein und damit kann die Sequenz keine ML-Sequenz sein.) Jedoch arbeitet das Prinzip auch, wenn die Sequenz keine ML-Sequenz ist, nur muß das Schieberegister größer als in dem ML-Fall sein, und die Rückkopplung muß mit Sorgfalt ausgewählt werden. Wenn die Anzahl der Abgriffe gerade ist, gilt die Beziehung niemals. Das bedeutet, daß es beim Auswählen einer Rückkoppelschaltung mit einer geraden Anzahl von Abgriffen möglich ist, zu bestimmen, ob der Kanal alle Beziehungen invertiert und damit ist es möglich, Polaritätsfehler zu korrigieren. Wenn das Ziel nur die Erfassung der Anwesenheit der Sequenz ist, ist das bestgeeignete Polynom ein Polynom mit einer geraden Anzahl von Abgriffen, da Polaritätsfehler die Prüfung nicht beeinflussen.
Die beschriebene Schaltung ergibt ein Werkzeug zur Prüfung, ob jedes Bit so, wie es empfangen wird, ein Teil der Sequenz sein kann.
Gemäß der vorliegenden Erfindung sind die Bits der in Fig. 1 gezeigten Sequenz je einzeln mit Abständen von 64 Bits in einen Datenstrom eingestreut, wie in Fig. 2 gezeigt. Die Bits der Sequenz wirken als Block-Trennmarkierungen. Es sind 63 Bits zwischen den Trennmarkierungen vorhanden (M = 63). In Fig. 2 sind auch Signalisierungsbits 5 gezeigt. Es ist jeweils ein solches Bit in der Mitte jedes Blockes dargestellt. Es ist klar, daß eine Anzahl solcher Bits vorhanden sein kann, die irgendwo in dem Block positioniert und nicht notwendigerweise einander benachbart sind. Die Empfängerschaltung ist fähig, diese Bits durch ihre Positionen relativ zu den Block-Trennmarkierungen der ML-Sequenz zu identifizieren.
Die vollständige Schaltung zum Erfassen der Position der Block- Trennmarkierungen innerhalb der Daten wird in Fig. 3 gezeigt. In dieser Figur sind sechs 64bit Schieberegister 15 bis 20 und zwei EXKLUSIV-ODER-Glieder 21 und 22 vorhanden. Die Schieberegister 15 bis 18 führen die Funktion der Flip-Flops 10 bis 13 in Fig. 1 aus, und das EXKLUSIV-ODER-Glied 21 führt die Funktion des EXKLUSIV-ODER-Gliedes 14 der Fig. 1 aus, mit der zusätzlichen Funktion des Vergleichens des Ausgangssignals des RegisterslB mit den ankommenden Daten. Wenn 256 Bits in die Register 15 bis 18 eingetaktet worden sind, kann die nachfolgenden Uberprüfung ausgeführt werden:

NB = NBZ-1 EXOR NBZ-4,

wobei NB das neue zu prüfende Bit ist, während NBZ-1 und NBZ-4 Bits in der gleichen Position in einem gerade vorhergehenden bzw. vier Blöcke vorhergehenden Block sind.
Die Prüfung garantiert nicht, daß dies die korrekte Position ist, auch wenn die Prüfung erfolgreich ausfällt, da eine Wahrscheinlichkeit von 50% besteht, daß die Prüfung auch dann erfolgreich ausfällt, wenn es nicht die korrekte Position ist.
Eine weitere Möglichkeit, die in Betracht gezogen werden muß, ist, daß die Daten an dem Kanal invertiert sind. Wenn dies der Fall ist, wird die Beziehung NB = NBZ-1 EXOR NBZ-4 niemals erfüllt. Die invertierte ML-Sequenz erfüllt die Beziehung NB ≠ NBZ-1 EXOR NBZ-4. Es gibt keinen Weg, einen invertierten Kanal nur mit einer Prüfung zu erfassen, wie vorstehend beschrieben. Das Ergebnis einer Hilfs-Überprüfung wird von dem EXKLUSIV- ODER-Glied 21 ausgegeben. Wenn das ankommende Datenbit gleich dem Bit ist, das durch die lineare Rückkoppelschaltung vorhergesagt wird, wird das Ausgangssignal von der Hilfs-Überprüfung 21 "1" sein. Das wird in das Hilfs-Überprüfungs-Ergebnisschieberegister 19 eingeleitet. Das Schieberegister 19 enthält eine "1" für jeden Ort innerhalb 64 Sequenz-Orten, der Kandidat für den Ort der Blockmarkierung ist. Orte, die bei der Hilfs-Überprüfung nicht bestehen, sind effektiv von der Überlegung ausgeschlossen. Das EXKLUSIV-ODER-Glied 22 überprüft, ob ein Ort die Überprüfung bei einem zweiten Durchgang besteht. Das Ausgangssignal von der Überprüfung 22 wird dem Überprüfungs- Statusregister 20 zugeführt. Das Überprüfungs-Statusregister zeigt die Hilfs-Überprüfungsergebnisse über 16 Hilfs-Überprüfungen auf. Wenn bei allen Versagen auftritt, wird der Inhalt des Überprüfungs-Statusregisters 20 für diesen Ort "1" sein. Wenn alle erfolgreich waren, wird der Inhalt des Überprüfungs Statusregisters 20 für diesen Ort ebenfalls "1" sein. Sonst wird eine "Null" für diesen Ort im Prüfungs-Statusregister 20 gespeichert. Damit enthält das Prüfungs-Statusregister nur eine "1" für den Ort, der die ML-Sequenz oder die invertierte ML-Sequenz enthält. Dieser Ort wird von der Überprüfung 22 ausgegeben, und der Rest der Empfängerschaltung kann dann auf diesen Ort synchronisieren. So kann die Empfängerschaltung bestimmen, wo in einem Block nach bestimmten Informationsbits zu suchen und/oder die Entschlüssel-Vorrichtung auf den ankommenden Bitstrom zu synchronisieren ist.
16 Wiederholungen der Hilfs-Überprüfung werden als Kompromiß zwischen niedriger irriger Wahrscheinlichkeit und hoher Erfassungs-Wahrscheinlichkeit gewählt. Diese Wahrscheinlichkeitswerte sind:
Pirrig = 1 - (1 - 0,5B)M
PErfassung = (1 - BER)B,
wobei B die Anzahl von Blöcken, M die Blocklänge und BER die Bitfehlerrate ist (es wird angenommen, daß die Datenschieberegister beim Beginn der Überprüfung bereits gefüllt sind).
Die Auswahl wird auf 16 Blöcke erstreckt, dies gibt jedoch keine zufriedenstellende Erfassungs-Wahrscheinlichkeit. Vorausgesetzt, der erste Test war einmal erfolgreich (d.h. es befindet sich eine einzige "1" im Register 20), wird die Blocktrennung auf diese Position verriegelt, die Register 19 und 20 werden zurückgesetzt und die Gesamtüberprüfung wird wiederholt. Wenn die zweite Überprüfung bei der verriegelten Position versagt, wird eine neue Position entsprechend den Ergebnissen des zweiten Tests bestimmt. Die zweite Überprüfung ist auf das gleiche Prinzip wie die erste gegründet und von der generalisierten Art. Die zweite Überprüfung läßt 9 Hilfs- Überprüfungsfehler aus 32 Bits zu. Das wird erreicht mittels des Zählers 24, der die Einsen vom EXKLUSIV-ODER-Glied 21 zählt. Jedes erfolgreiche Ergebnis der Hilfs-Überprüfung 21 über 1 stellt einen Fehler dar. Der Zähler 24 wird nach jeweils 32 Bits zurückgesetzt.
Es ist möglich, in der zweiten Überprüfung Fehler zuzulassen, da mittels der ersten Überprüfung die Polarisation des Kanals bereits bestimmt wurde. Die Polarisation wird bestimmt durch Vergleichen der "1" im Überprüfungs-Statusregister 20 mit dem entsprechenden Bit im Hilfs-Überprüfungsergebnis 19. Wenn das entsprechende Bit im Register 19 eine "1" ist, ist die Polarisation positiv, wenn sie jedoch eine "Null" ist, ist die Polarisation negativ. Das wird leicht erklärt durch die Tatsache, daß eine "Null" im Register 19 (Versagen der Hilfs-Überprüfung) nur dann eine "1" im Register 20 entstehen läßt, wenn die Hilfs-Überprüfung jedesmal für diesen Ort versagt hat. Ein jedesmaliges Versagen der Hilfs-Überprüfung bezeichnet, daß an diesem Ort vorhanden die invertierte ML-Sequenz ist.
Die zweite Überprüfung ist in Fig. 4 dargestellt.
Sobald der Trennungsmarkierungs-Ortanzeiger verriegelt wurde, wird dieser Ort bei jedem darauffolgenden Block überprüft. Wenn das an diesem Ort empfangene Bit in jedem folgenden Block nicht das von der Sequenz vorhergesagte Bit ist, registriert die Hilfs-Überprüfung 41 einen Fehler im Fehlerzähler 42. Der Fehlerzähler 42 wird nach jeweils 32 Blöcken durch den Blockzähler 42 zurückgesetzt. Wenn der Fehlerzähler 42 9 erreicht, wird ein Gesamtfehler registriert und die gesamte Synchronisationsroutine wiederholt.
Sobald eine Synchronisation bestimmt wurde, können die Signalisierungsbits 5 der Fig. 2 identifiziert werden. Diese Bits werden benutzt, um eine Entschlüsselung aus einer Auswahl von acht in den Empfänger einprogrammierten Verschlüsselungen zu identifizieren. Sobald die Verschlüsselung gewählt wurde, kann der Rest der Daten mit dieser Verschlüsselung entschlüsselt werden. Selbstverständlich ist die Position jedes Datenbits bei dem Entschlüsselungsvorgang von höchster Wichtigkeit. Die Position wird aus den Block-Trennmarkierungen bestimmt.
Bei acht vorprogrammierten Verschlüsselungen und nur einem Signalisierungsbit pro Block müssen drei Signalisierungsbits empfangen werden. Die zugehörigen drei Datenblöcke werden gespeichert, bis die korrekte Entschlüsselung bestimmt und dann dekodiert wird. Wenn keine automatische Verschlüsselungsauswahl verwendet wird oder wenn jeder Block mindestens drei Signalisierungsbits enthält, können die Daten entschlüsselt werden, sobald die Synchronisation erreicht wurde. Die Notwendigkeit zum Speichern empfangener Blöcke ist in diesem Falle nicht so hoch.

Claims

1. Verfahren zum Schaffen von Synchronisation in einem Datenstrom, mit den Schritten:

Erzeugen einer Sequenz von Synchronisationsbits gemäß einer Linear-Rückkoppelsequenz; und

Einsetzen der Sequenz von Synchronisationsbits in den Datenstrom, so daß die Synchronisationsbits jeweils einzeln mit gleichen Bitabständen unter den Datenbits eingestreut sind.

2. Verfahren nach Anspruch 1, bei dem der Erzeugungsschritt den Schritt des Erzeugens von Synchronisationsbits aus einer Maximallängen-Schieberegister-Sequenz umfaßt.

3. Vorrichtung zum Erfassen einer Linear-Rückkoppelsequenz, die als Einzelbits in Daten eines Datenstromes mit einem konstanten Bitintervall eingestreut ist, welche Vorrichtung umfaßt

Mittel (21) zum Überprüfen eines ersten Satzes von Bits, die voneinander durch Daten getrennt sind mit einem Vielfachen des zu bestimmenden Intervalls, um zu bestimmen, ob die Bits eine vorgegebene Beziehung erfüllen, die bei der Linear-Rückkoppelsequenz zutrifft,

Schiebemittel (15, 16, 17, 18) zum Verschieben der zu überprüfenden Bitfolge relativ zum Überprüfungsmittel, um so einen anderen Satz von Bits zu überprüfen, die voneinander in der gleichen Weise wie bei dem ersten Satz getrennt sind, und

Mittel zum Bestimmen des Ortes der Sequenz in dem Datenstrom, wenn die vorgegebene Beziehung durch einen Satz überprüfter Bits erfüllt ist.

4. Vorrichtung nach Anspruch 3, die weiter umfaßt Mittel (19) zum Speichern einer Anzeige, daß die vorgegebene Beziehung durch einen Satz überprüfter Bits erfüllt wurde, Mittel (22) zum Ändern der Anzeige, falls die vorgegebene Beziehung durch weitere Bits im gleichen Satz nicht erfüllt wird, und Mittel (20) zum Speichern einer Ansammlung der Anzeigen über eine Vielzahl von Überprüfungen.

5. Vorrichtung nach Anspruch 3 oder 4, die weiter umfaßt Mittel zum Bestimmen des Ortes von Signalisierungsbits relativ zum Ort der Sequenz und Mittel zum Steuern des Empfangs des restlichen Datenstromes gemäß den Signalisierungsbits.

6. Vorrichtung nach Anspruch 5, die weiter umfaßt Mittel zum Speichern einer Vielzahl von vorgegebenen Verschlüsselungen, Mittel zum Auswählen einer Verschlüsselung gemäß den Signalisierungsbits und Mittel zum Entschlüsseln von Daten aus dem Datenstrom gemäß der ausgewählten Verschlüsselung.

7. Verfahren zum Erfassen einer Synchronisationssequenz in Daten, die in Blöcken angeordnet sind, von denen jeder Block eine vorgegebene Anzahl von Bits und ein Synchronisationsbit besitzt und jedes Synchronisationsbit an der gleichen Position innerhalb seines Blockes angeordnet ist, welches Verfahren die Schritte umfaßt: Überprüfen, ob die Gleichung

NB = NBZ-a EXOR NBZ-b... EXOR NBZ-n

für jedes Bit in einem Block zutrifft, wobei NB ein neues zu überprüfendes Bit ist und NBZ-a und NBZ-b die Bits sind, welche die gleiche Position in den Blöcken einnehmen, die jeweils vorher als a- und b-Blöcke angeordnet waren; Wiederholen der Überprüfung für weitere Blöcke und, nach einer Vielzahl von Überprüfungen, Bestimmen der Position des Synchronisationsbits innerhalb der Blöcke.

8. Verfahren nach Anspruch 7, bei dem NB mit der EXKLUSIV- ODER-Kombination einer ungeraden Zahl von vorherigen Bits verglichen wird.

9. Verfahren nach Anspruch 7, bei dem ein oder mehrere Fehler in der Vielzahl von Überprüfungen zugelassen wird/werden.