DE2554125A1

DE2554125A1 - Verfahren und vorrichtung zur rahmenbildung von multiplex-impulssignalen

Info

Publication number: DE2554125A1
Application number: DE19752554125
Authority: DE
Inventors: James Lewis Caldwell
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1974-12-02
Filing date: 1975-12-02
Publication date: 1976-08-12
Also published as: CA1051133A; FR2293837B1; SE7512942L; GB1528330A; BR7507770A; AU8700875A; SE424686B; ES443139A1; JPS5177115A; GB1528329A; NL7513978A; BE836075A; JPS5813056B2; US3963869A; ES443138A1; IT1051317B; FR2293837A1

Description

BLUMBACH . WESER · BERC=EN · KRAiviER

ZWIRNER - HIRSCH 255A 1 25

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237

Western Electric Company, Incorporated Caldwell 1 New York, N.Y. / USA

Verfahren und Vorrichtung zur Rahinenbildung von MuItiplex-Iapuls s ignalen

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Rahmenbildung von Multiplex-Impulssignalen.

Es sind Multiplex-Impulsübertragungsanlagen üblich, bei welchen Nachrichtenübetragungskanäle durch Kodier- und Multiplex-Methoden auf' ein einziges Übertragungsmedium konzentriert werden. Zwei solche Anlagen findet man in den US-PSen 3 529 und 3 707 604.

Bei solchen Impulsdatenübertragungsanlagen ist es üblich, die

München: Kramer · Dr.Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner

609823/0795

Impulse mehrerer Datenquellen im Zeitmultiplexverfahren zusammenzuführen, um die übliche übertragungsvorrichtung besser auszunutzen. Mach dem Empfang des Multiplex-Datenstross an dessen Bestimmungsort müssen die einzelnen Datenstromkomponeaten im allgeaeinea indivitoell aias dem zusammengesetzten Signal extrahiert werden· Diese ^MDeaailtiplex^w-Operation erfordert irgendeine Einrichtung zur Bestimmung, welche Impulse in der Multiplex-Impulsfolge einer jeden Quelle entsprechen«

Bei einer oft angewendeten Methode ist es erforderlich, die Quellendaten xmß. zusätzliche Synchronisationsdaten in eines sich wiederholenden Rahmen imterzubringen. Bei einem typischen und einfachen Beispiel wird jeweils von jeder von N binären Datenquellen ein Impuls genoisaen und in eine "besondere von N-i-1 Zeitlagen oder Impulslagen, die seiner Quelle zugeordnet ist, eingefügt« Die Extrazeitlage dient der Synchronisation oder Rahmenbildung und hat Eigenschaften, die sie von den Daten in allen anderen Zeitlagen unterscheidet. Wenn die Position der RahmeMldungszeitlage in den empfangenen Daten bestimmt werden kann, dann kann die Zeitlage einer oeden Datenquelle gefunden werden durch eine Messung von der bekannten Rahmenbildungszeitlagenposition aus, und somit ist ein Demultiplexen ermöglicht.

609823/0733

Spezielle Eigenschaften der Rahmenbildungsdaten werden verwendet, um die Position der Rahmenbildungszeitlage durch irgendeine Form der Abtastung zwischen den verschiedenen Zeitlagen zu lokalisieren; dieser Vorgang v/ird hier mit Rahinenneubildung bezeichnet. Bei bekannten binären Rahmenbildungsschemata wurde ein vorgewähltes Bitmuster in der Rahmenbildungszeitlage verwendet, das so gewählt war, daß eine Übereinstimmung mit einer Datenfolge vermieden wurde. Wenn die Rahmenbildungszeitlage einmal lokalisiert ist, besteht ein typisches Verfahren darin, einen Modulo-(N + 1)-Zähler zu starten, der in Synchronisation mit den empfangenen Zeitlagen zählt. Dadurch wird eine Korrespondenz zwischen dem Auftreten der Rahmenbildungszeitlage und einem bestimmten Zählstand s_f des Zählers hergestellt. Der Zähler kann dann zur Steuerung des Demultiplexens verwendet werden, da zwischen den Zähl ständen des Zählers und den einzelnen Zeitlagen eine bekannte Beziehung besteht. Wenn der Zähler wieder den Zählstand S£ erreicht, wird angenommen, daß (N + 1) Zählstände durchlaufen worden sind und daß die entsprechende Zeitlage das nächste Rahmenbildungsbit enthält.

Untersucht man unter Verwendung der auf solche Weise von einem Ranmenbildungszähler vorausgesagten Stellen die Eigenschaften der Daten in der Aufeinanderfolge angenommener Rahmenbildungs-

6 0 9 8 7 3 / 0

zeitlagen, kann man bestimmen, ob zwischen den ankommenden Daten und dem fiahmenbiläungszäiiler eine Synchronisation aufrechterhalten wird! dieses Verfahren wird als "Rahmensynelironisationsverlustanzeige" bezeichnet« Das kombinierte Verfahren der RahmenMldungseLatensyntiiese, der Rahmensynchronisationsverlustfeststellung und der Rahmenneübildung sind als Rahmenbildung bekannt.

Zusätzlich zu diesen Grundanforderungen für alle Rahmenbildungssysteme ist es auch erwünscht, ein Rahmenbildungssystem verfügbar zu machen, das eine schnelle Rahmenneubildung erlaubt, geringe Empfindlichkeit gegenüber falscher Rahmensynch.ronisationsverlustfeststellung aufweist, von den Quellendaten unabhängig ist und eine einfache und billige Gerätschaft umfaßt.

Bei manchen Übertragungsanlagen mag es unmöglich sein, eine einfache vorbestimmte Rahmenbildungsdatenfolge zu wählen, die unter allen Bedingungen nicht mit Quellendaten übereinstimmt. Quellendaten können von Zufallsfolgeii zu einem Zeitpunkt wechseln zu wiederholtem Leerlauf oder zu Kodemustern zu einer anderen Zeit, oder sie können zu wieder einer anderen Zeit sogar in lauter }-oder lauter O-Daten bestehen, und zwar aufgrund von Aktivitätsänderungen einer Quelle oder der durch eine Quelle übertragenen Informationsart. Beispielsweise kann

ein Telefonkanal die übertragung von deltamodulierter Sprache oder von Kodemustern, die Klingeln oder Wählen darstellen, erforderlich machen oder leerlaufend sein. Wenn Rahmenbildungsdaten mit irgendwelchen Daten dieser Art verwechselt werden können, entsteht die Möglichkeit, daß ein Rahmensynchronisationsverlust nicht festgestellt wird. Dadurch können starke Beschränkungen hinsichtlich der Art der Rahmenbildungsmuster auferlegt werden.

Wenn die kennzeichnenden Eigenschaften von Quellendaten nicht zu jedem gegebenen Zeitpunkt vorausgesagt werden können, dann kann, wenn immer eine Zeitlage, die keine Rahmenbildungszeitlage ist, auf das Vorhandensein von Rahmenbildungsdaten getestet wird, bestenfalls eine Wahrscheinlichkeit von 0,5 dafür bestehen, daß die Daten das Testkriterium für jedes getestete Bit nicht bestehen, wenn man binäre Quellen- und Rahmenbildungsdaten annimmt. Um dieses Optimum ungeachtet der Quellendateneigenschaften zu erreichen, muß jedes Bit, von dem erwartet wird, daß es in der getesteten Zeitlage liegt (als ob diese die Rahmenbildungszeitlage wäre) eine Wahrscheinlifakeit von 0,5 aufweisen dafür, daß es eine ⁿ1" ist, und zwar unabhängig von irgendwelchen anderen Daten. Somit stimmen der zur Erfüllung des Rahmenbildungskriteriums erforderliche Datenwert und der tatsächlich erscheinende Datenwert unter allen Bedingungen mit einer Wahrscheinlichkeit von 0,5 überein.

809823/079S

Das vorstehende Problem wird erf indungsgeisä8 gelöst durch an Verfahren zur Eahaenbildung von ffultipIex-Xffipulssignalen, das dadurch gekennzeichnet ist» daß in jeden Rah- men von fepiüslagen

(1) ein Impuls mit zufälligem Wert und

(2) ein Rahmeniispuls mit einem von der Parität des "vorausgehenden lapulslagenrahmens abhängenden Wert eingefügt werden! und/oder durch eine Schaltung zur Rahmenbildnng von Multiplex-Impulssignalen, die gekennzeichnet ist durch einen Zufallsbit-Generator, eine Paritätsschaltung zur Erzeugung eines Paritätsbits und eine Rahmenbildungsschaltung zur Einfügung eines Zufallsbits und eines Paritätsbits in jeden Rahmen von Iaipulssignalen.

In der Zeichnung zeigen;

Fig. 1 ein allgemeines Blockdiagramm einer Multiplex-Impulsübertragungsanlage, das eine Ausführungsform der erfindungsgemäßen Paritätsrahmenbildungsmethoden darstelltj

Fig. 2 ' eine graphische Darstellung eines Impulsrahmens

in einem in Fig. 1 erzeugten Impulsstrom, die der Erläuterung der Arbeitsweise der Anlage nach Fig. 1 dient;

Fig. 3 ein ausführlicheres Schaltungsdiagramm der Sendestelle der Anlage nach Fig. 1;

S09823/Q7ÖS

Fig. 4 land 5 zusammengenommen ein ausführlicheres Schaltungsdiagramm der Empfangsstelle der Anlage nach Fig. 1; und

Fig. 6 ein Zeitsteuerungsdiagramm zur Erläuterung der Arbeitsweise der Schaltungen in den Fig. 3, 4 und 5.

Die vorliegende Erfindung umfaßt ein Verfahren und eine Vorrichtung zur Rahmenbildung und zur Feststellung des Rahmens von Impulssignalen, wobei jeder Rahmen Signalimpulse umfaßt sowie einen Paritätsrahmenbildungsimpuls und eine Impulslage, die durch einen Zufallsimpulsgenerator belegt wird. Die Rahmenbildungsimpulslage wird dadurch belegt, daß die Parität des vorausgehenden Rahmens bestimmt und ein Signal eingefügt wird, das die Gesamtparität auf einen vorbestimmten Wert zwingt. Die Zufallsimpulse brauchen nicht wirklich zufällig zu sein, sondern können auch von einer Pseudozufallsfolge stammen.

Gemäß einer «erfindungsgemäßen Ausführungsform wird in der Empfangsstelle kontinuierlich der Paritätswert eines jeden Rahmens erneut berechnet. Wenn der Rahmenbildungsimpuls bei der Erzeugung der erforderlichen Parität für zwei aufeinanderfolgende Rahmen versagt, wird der Rahmensynchronisationsverlust-Zustand angenommen. Wenn die Rahmensynchronisation verlo-

e098?3/079S

ren gegangen Ist, "bestellt der Rahmenneubildungsvorgang darin, die richtige Rahmenblldungsphase zu suchen und vier aufeinanderfolgende erfolgreiche RahmenübereinstisffiRHigen zu fordern, bevor zur normalen Ranmens^chronislationsverlustprüfung zurückgekehrt -wird»

Die Wirksamkeit des vorliegenden Rahmenbildungsschemas wird betrachtlich verbessert» wenn die Rafamensynchronisatlonsverlustprüfung gesperrt wird, falls Fehler in dem Multiplex-Ibipulsstrom auftreten. Dies verhindert eine Irrtümliche Rahmensynchronisationsverlustfeststellung·

Ein Hauptvorteil der Erfindung gegenüber der Verwendung bekannter vorgewählter Rahmenbildungsmuster besteht darin, daß die Wahrscheinlichkeit für das Fortbestehen des RahmensynchronisationsVerlustes nicht von der Länge der Rahmenbildungsfolge sondern von der Entropie der Zufallsimpulse abhängt, mit allen den daraus folgenden Einsparungen an Zeit und Gerätschaft für die Rahmenerneuerung.

In Fig. 1 ist ein Blockdiagramm eines erfindungsgemäßen Ausführungsbeispiels gezeigt, lait einer Sendestelle 10 und einer Empfangsstelle 60 zur Übertragung von kodierten Multiplex-Impulssignalen von der Sendestelle 10 zur Empfangsstelle 60,

Die Sendestelle 10 weist mehrere Leitungen 11 von Signalquellen auf, die Sprach- oder Tonsignale, Videosignale oder Analogsignale irgendeiner anderen Form umfassen können oder Quellen digitaler Signale sein können. Die Signalleitungen 11 sind mit einer Gruppe 12 von Impulskodierern (für analoge Signale) oder Impulsregeneratoren (für digitale Signale) verbunden, die Signale auf den einzelnen Leitungen 11 in einen entsprechenden Strom binärer Impulse auf Ausgangsadern 13 umsetzen. Die Impulsströme auf den Adern 13, von einem Paritätsdetektor 20 erzeugte Rahmenbildungsimpulse und Zufallsimpulse vom Zufallsbitgenerator 22 werden in einem Parallel-Serien-Konverter 14 in einen einzigen Impulsstrom auf Leitung 15 zusammengefaßt. Der Konverter 14 steht unter der Steuerung eines Rahmenzählers 16, der seinerseits durch eine Taktimpulsfolge von einer Taktimpulsquelle 17 gesteuert wird.

Bei vielen Übertragungsanlagen, insbesondere solchen mit Regeneratoren oder Regenerationsverstärkern, ist eine mehr oder weniger kontinuierliche Folge von Signalübergängen erforderlich, um eine richtige Regeneration korrektur Zeitsteuerung aufrechtzuerhalten. Zu diesem Zweck ist eine Nullunterdrückungsschaltung 18 vorgesehen, welche die Übertragung irgendwelcher unzulässig langen Folgen von Nullen in dem Impulsstrom auf Ader 15 verhindert. Dies wird dadurch erreicht, daß man das Erscheinen einer Eins auf der Ausgangsader 19 immer dann erzwingt, wenn

609823/0736

die Folge von Nullen irgendeinen vorbestimmten Schwellenwert übersteigt, Der Xiapulsstroia auf Ader 19 wird einer Paritätsfeststellschaltung 20 zugeführt, welche die Parität eines Impulsrahmens auf Ader 19 feststellt. Sie liefert über eine Ader 21 das Paritätssignal auf den Konverter 14, um dieses in den Impulsstrom einzufügen» Ein Zufallsbitgenerator 22 führt dem Konverter 14 Zufallsbits zu, um diese ebenfalls in den Impulsstrom einzufügen, Der Zufallsbitgenerator 22 kann irgendeine Folge von Bits erzeugen, die einer sogenannten Maximalentropiefolge ähnelt* Beispielsweise kann es sich um einen Maxiaallängen-Pseudozufalls'öitgenerator handeln«

Der Impulsstrom auf Ader 19 wird Übertragungsschaltungen zugeführt, um diesen für die Übertragung über ein Übertragungsmedium 24 zuzubereiten. Das Üfoertragungsmedium 24 kann ein verdrilltes Leiterpaar» eine Koaxial- oder Funkverbindung oder irgendein ein anderes Übertragungsmedium sein·

Die auf das Übertragungsmedium 24 gegebenen Signale werden an einer entfernten Stelle 60 von Empfangsschaltungen 30 empfangen« In den'Eaipfangsschaltungen 30 werden die übertragenen Signale aufbereitet, um den ursprünglichen Impulsstrom auf einer Ader 31 wieder herzustellen. Die Signale auf dem Übertragungsmedium 24 werden außerdem einem Zeitsteuerungsregenerator 32 zugeführt, der den empfangenen Impulsstrom verwendet,

S0S823/0785

mn ein Zeitsteuerungssignal zu regenerieren, aas einem Taktregenerator 33 zugeführt wird.

Der Impulsstrom auf Ader 31 wird auf einen Serien-Parallel-Knverter 34 gegeben, der den einzigen Eingangsimpulsstrom in eine Vielzahl vom Impulsströmen auf Ausgangsadern 35 umwandelt, und zwar unter der Steuerung eines Rahmenzählers 36. Die Impulsströme auf den Adern 35 werden mit Hilfe einer Gruppe 37 von Dekodierern dekodiert, um eine Vielzahl analoger Signale auf jeweiligen Ausgangsadern 38 zu erzeugen, die mit einer geeigneten Verbraucherschaltung gekoppelt sind.

Um für den an. der Empfangsstelle 60 empfangenen Impulsstrom eine richtige Rahmenbildung sicherzustellen, ist eine Rahmensynchronisationsverlustfeststellund Rahmenneubildungsschaltung 39 vorgesehen. Der Impulsstrom von den Empfangsschaltungen 30 wird auf einen Paritätsdetektor 40 gegeben, dessen Ausgangs signal der Rahmensynehronisationsverlustfeststell- und Rahmenneubildungsschaltung 39 zugeführt wird. Der Impulsstrom von den Empfangs schaltungen 30 wird außerdem auf eine Fehlerfeststellschaltung 41 gegeben, die mit Hilfe irgendeiner bekannten Methode Fehler in dem Impulsstrom feststellt und eine Fehleranzeige auf eine Ausgangsader 42 gibt. Diese Fehleranzeigen werden auf die Rahmensynchronisationsverlustfeststellschaltung 39 gegeben, um die Feststellung eines Rahmensynchronisations-

60S823/0795

Verlustes in denjenigen Rahmen zu verhindern, in welchen Feh ler aufgetreten sind. Das Ausgangssignal der Rahmensynchroni sationsverlustfeststell- und Raijsienneübildungsschaltung 39 wird auf den Rahmenzähler 3& geliefert, um die richtige Rahdes empfangenen Impölsstroas zu. steuern,

Die ffoltiplex-Xmptilsübertragungsanlage nach Fig. 1 kann für irgendeine Anzahl von Signalquellen und Verbr-aueherschaltungen ausgelegt werden und kann die Paritätsrahmenbildungs- und die Zufallsbits in irgendwelchen Zeitlagen innerhalb eines Rahmens aufweisen. Zu Erläuterungszwecken wird eine Anlage zum Multiplexen von sieben Signalen angenommen, sit dem Rahmen, wie er in Fig. 2 dargestellt ist,

Fig. 2 zeigt eine graphische Darstellung eines einzigen Seehzehn-Bit-Rahmens für eine Multiplex-Iinpulsübertragungsanlage, wie sie in Fig· 1 gezeigt ist» Bb wird eine Sieben-Kanal-Übertragungsanlage angenommen, bei welcher die Kanäle mit 1 bis 7 numeriert sind, Die erste Impulslage 50 eines ^eden Rahmens ist für das Rahmenbildungsbit reserviert, das auf eine nachstehend beschriebene Weise berechnet worden ist. Die neunte Impulsposition 51 eines 3^e<3-©ⁿ Rahmens ist für ein Zufallsbit reserviert, das auf eine nachstehend beschriebene Weise erzeugt worden ist. Die übrigen Impulslagen eines ^eden Rahmens werden auf zwei Gruppen aufgeteilt, die F-Gruppe

und R-Gruppe genannt werden, und zwar aufgrund des Vorhandenseins der F- bzw. R~Zeitlage. Die Rahmenbildungsbit-Zeitlage 50 eines jeden Rahmens wird mit einem Binärsignal belegt, das die Modulo-Zwei-Summe aller Bits in dem vorausgehenden Rahmen darstellt. Somit handelt es sich bei dem in die Rahmenbildungszeitlage 52 für den nächstfolgenden Rahmen gegebenen V/ert um die Modulo-Zwei-Summe der Bits in allen Impulslagen des vorausgehenden Rahmens, einschließlich der Rahmenbildungsbitlage 50 dieses Rahmens. Ein Pseudozufallsbit wird in die Impulslage 51 gegeben, um die Wahrscheinlichkeit möglichst klein zu machen, daß irgendein anderes als das Rahmenbildungsbit mit den ihm vorausgehenden sechzehn Bits einer gleichen Beziehung genügt.

In Fig. 3 ist ein ausführlicheres Schaltungsdiagramm der Sendestelle 10 der Multiplex-Übertragungsanlage nach Fig. 1 gezeigt. Jede der sieben Analogsignalleitungen S1 bis S7 ist auf den entsprechenden von sieben Signalkodierern 101 bis 103 geführt. Die Kodierer 101 bis 103 erzeugen unter der Steuerung geeigneter Taktimpulse auf Adern 104 bis 106 kodierte Impulsströme auf entsprechenden Ausgangsleitungen 107 bis 109. Ein Datenwähler 111 verbindet unter der Steuerung binärer Zählstände auf Adern 112 nacheinander die Adern 107 bis 110 mit einer Ausgangsader 113« Das Signal auf der Ader 110 ist

609823/0795

abwechselnd ein.Rahmehbildungsimpuls oder ein Zufallsimpuls, die in der nachfolgend beschriebenen Weise erzeugt werden.

Die Ausgangsader 113 ist an eine Nullunterdrückungs schaltung 114 angeschlossen, deren Ausgang mit einem ODER-Gatter 115" verbunden ist. Das Ausgangs signal des ODER-Gatters 115 weist den Datenimpulsstrom von der Ader 113 auf, bis eine Eins-Einfügung erforderlich ist; das Ausgangssignal des Gatters 115 weist dann eine Eins von der Nullunterdrückungsschaltung 114 auf, die auf einer Ader 116 erscheint. Das Ausgangssignal des ODER-Gatters 115 wird auf den J- und den K-Eingang eines Flipflops 117 gegeben, das seinen Zustand jedesmal ändert, wenn das Signal in einer EINS besteht. Entsprechend dem Zustand des Flipflop 117 werden deshalb aufeinanderfolgende EINSEN in dem binären Ausgangs signal des Gatters 115 in EINSEN umgesetzt, die abwechselnd an den Ausgängen von Gattern 170 und 171 erscheinen. Eine Null am Ausgang des Gatters 115 wird umgewandelt in Nullen an den Ausgängen beider Gatter 170 und 171. Die Ausgangssignale der Gatter 170 und 171 treiben Transistoren 120 bzw. 121, die ihrerseits in entgegengesetzten Richtungen Strom durch die Primärwicklung eines Umformers 122 treiben. Die Sekundärwicklung des Umformers treibt eine symmetrische Leitung 123. Folglich werden NULLEN auf der Ausgangsleitung des Gatters 115 in "keine Impulse" auf der symmetrischen Leitung 123 umgewandelt, während EINSEN auf der Aus-

609823/0795

gangsleitung des Gatters 115 in abwechselnd positive und negative Impulse auf der symmetrischen Leitung 123 umgewandelt werden.

Der Datenwähler 111 wird durch einen Rahmenbildungszähler 16 gesteuert, der vier Flipflops 130, 131, 132 und 133 aufweist. Die Flipflops 130 bis 133 werden durch TCLK1 -Taktimpulse von einem Haupttaktgenerator 134 getrieben. Die Flipflops 130 133 sind miteinander als normaler Modulo-16-Binärzähler verbunden, um auf Ausgangsadern 135 eine reguläre Folge binärer Impulsmuster zu erzeugen, die den aufeinanderfolgenden Zahlen im Binärzähl system entsprechen. Die ersten drei dieser Ausgangsadern bilden die Adern 112 und werden zum Treiben des Datenwählers 111 verwendet. Die vierte Stufe 133 wird zur Unterscheidung der F-Gruppe und der R-Gruppe der Fig. 2 benutzt und zu diesem Zweck zur abwechselnden Freigabe von UND-Gattern 136 und 137 verwendet. Die UND-Gatter 136 und 137 werden dazu benutzt, das Rahmenbildungsbit auf Ader 138 oder das Zufallsbit auf Ader 139 über ein ODER-Gatter 140 auf die Eingangsader 110 des Datenselektors 111 zu führen. Auf diese Weise wird der in Fig. 2 gezeigte Rahmen durch den Datenwähler 111 erzeugt.

Ein UND-Gatter 142 mit vier Eingängen stellt fest, wenn der Zähler 16 einen Zustand mit lauter NULLEN aufweist, um eine

609823/079S

Inzeige für die Rahmeabildtingszeitlage zu erzeugen» Dieses Signal wird durch einen Inverter 143 invertiert und als ein Eingangssignal auf ein UND-Gatter 144 gegeben* Das andere Eingangssignal für das UND-Gatter 144 ist der serielle ImpuLsstroiB vom GBER-Gatter 115» Das Äusgangssignal des UlB-Gatters 144 wird auf ein J-K-Flipflop 145 geführt, das als ModulG-2-Sufflaiierschaltung für den Ausgangsimpulsstrom dient. Das Ausgangssignal des Flipflops 145 auf Ader 146 weist deshalb das Rahmenbildungsbit auf und wird auf das UND-Gatter 136 gegeben, um in den Impulsstrom im nächsten Rahmen eingefügt zu werden.

Der Zufallsbitgenerator 22 ist ein sogenannter Maximallängen-"Pseudozufallnnister"-Generator, der ein Schieberegister mit Flipflops 150 - 155 aufweist. Die Ausgänge der letzten beiden Stufen des Schieberegisters sind über ein EXKLUSIV-ODER-Gatter 156 verknüpft. Die Ausgänge der ersten fünf Stufen 150 154 des Schieberegisters sind über ein UHD-Gatter 157 verknüpft, dessen Ausgangssignal durch einen Inverter 158 invertiert und in einem UUD-Gatter 159 mit dem Ausgangssignal des EXKLUSIV-ODER-Gatters 156 verknüpft wird, um ein Einrasten aller Flipflops 150 bis 155 in den "1 "-Zustand zu verhindern. Das Ausgangssignal des UND-Gatters 159 wird als Eingangssignal für das" die Flipflops 150 - 155 umfassende Schieberegister verwendet» Der Ausgang des Flipflops 155 ist mit einer Ader

verbunden und weist den Zufallsbitstrom auf. Das die Stufen 150 - 155 umfassende Schieberegister wird durch TCLK3-Taktimpulse fortgeschaltet, die einmal in jedem Rahmen erscheinen und somit einen neuen Zufallsimpuls für jeden neuen Rahmen erzeugen.

Ein UND-Gatter 16O mit vier Eingängen ist vorgesehen, um festzustellen, wann alle Ausgänge des Zählers 16 eine EINS aufweisen und um so auf Ader 161 eine Anzeige für die letzte Impulslage in jedem Rahmen zu erzeugen. Dieses Signal wird von der Nullunterdrückungsschaltung 114 dazu verwendet, sicherzustellen, daß die durch die Nullunterdrückungsschaltung erzwungene Eins niemals in die Rahmenbildungszeitlage gelangt. Dadurch wird eine Störung der Rahmenbildung durch die Nullunterdrückungstätigkeit verhindert. Statt dessen wird die Eins in die letzte Impulslage des Rahmens vor der Rahmenbildungszeitlage gezwungen, um eine angemessene Anzahl Einsen in dem Impulsstrom sicherzustellen.

Die Nullunterdrückungsschaltung 114 verhindert lediglich, daß eine übermäßig lange Folge von NULLEN vom Sender nach Fig. 3 übertragen wird. In ihrer einfachsten Form kann die Schaltung 114 beispielsweise lediglich ein Zähler sein, der aufeinanderfolgende NULLEN zählt und eine EINS einfügt, wenn der Zähler überläuft. Der Zähler wird bei jedem Erscheinen einer EINS zurückgesetzt.

609823/0795

In den FIg, 4 und 3 1st ein ausführliches SchgLktungsai&gramm einer Stopfatngsschaltungsanordnung gezeigt, die zur Realisierung der Empfangsstelle 60 in Fig» 1 geeignet Ist, Gemäß Fig» 4 werden die auf einer Übertragungsleitung 200 empfangenen bipolaren Signale über einen Umformt|er 201 auf einen Verstärker 202 gegeben, der sowohl irgendeine Entzerrung der Signale als auch eine Verstärkung bewirkt. Die verstärkten Äusgangssignale werden gleichzeitig auf eine Abtast- und Halte-Schaltung 203 und auf eine Zeitsteuerungswiedergewinnungsschaltung 32 geführt. Die Zeitsteuerungswiedergewinnungsschaltung 32 kann irgendeine bekannte Nebentaktquelle aufweisen und dient zur Erzeugung eines Zeitsteuerungsimpulsstroias auf Ader 204, der sich in Synchronisation mit dem empfangenen Impulsstrom befindet. Die Abtast- und Halte-Schaltung 203 tastet unter der Steuerung der Zeitsteuerungsimpulse von der Schaltung 32 den empfangenen Impulsstrom ab und hält jeden Abtastwert bis zur nächsten Abtastzeit. Der Ausgang der Abtast- und Halte-Schaltung 203 ist mit Komparatoren 205 und 206 verbunden. Die Komparatoren 205 und 206 können irgendwelche Analogvergleichsschaltungen sein, wie beispielsweise Schmitt-Trigger-Schaltungen.

Der Komparator 205 vergleicht die empfangenen bipolaren Datensignale mit einer positiven Bezugs spannung. Jedesmal, wenn das Eingangssignal diese Bezugsspannung übersteigt, wird vom

609823/0795

Komparator 205 ein EINS-Ausgangssignal erzeugt. Zu allen anderen Zeiten erzeugt der Komparator 205 ein NULL-Ausgangssignal. Gleichzeitig vergleicht der Komparator 206 das empfangene bipolare Impulssignal mit einer negativen Bezugsspannung. Jedesmal, wenn dieses Signal negativer als dieses negative Bezugssignal ist, erzeugt der Komparator 206 ein EINS-Ausgangssignal. Zu allen anderen Zeiten wird vom Koparator 206 ein NULL-Ausgangssignal erzeugt;

Die Ausgangssignale der Komparatoren 205 und 206 werden auf Flip-Flops 240 bzw. 241 geführt und dann in einem ODER-Gatter 207 verknüpft, um auf Ader 208 einen seriellen Impulsstrom zu erzeugen. Die Komparatoren 205 und 206, die Flip-Flops 240 und 241 und das ODER-Gatter 207 bilden zusammen einen Ternär-Binär-Konverter. Der binäre Ausgangsstrom auf Ader 208 wird auf einen Serien-Parallel-Konverter 34 (Fig. 1) gegeben, der ein siebenstufiges Schieberegister mit Stufen 209 bis 215 aufweist. Der Ausgang einer jeden dieser Stufen ist mit einer entsprechenden der Kanal schaltungen 216 bis 218 verbunden, die ihrerseits an Ausgangsleitungen S 1 bis S 7 angeschlossen sind. Wie zuvor in Verbindung mit den Übertragungsschaltungen erwähnt, können die Kanalschaltungen 216 bis 218 Digital-Analog-Konverter sein, in welchem Fall die Signale auf den

609823/0796

Leitungen S 1 bis S 7 Analogsignale sind, oder die KaBalschaltungen 216 bis 218 körmen lediglich Bigitalempfangssclialtungen sein, um die empfangenen Digitalsignale weiterzugeben.

Die Ausgange der Komparatoren 205 und 206 sind außerdem mit einer Fehlerfeststellschaltung 41 verbunden, die zur Feststellung von Verletzungen der Bipolarcodierungsregel dient« D, h., die Schaltung 41 stellt das Auftreten aufeinanderfolgender positiv verlaufender oder aufeinanderfolgender negativ verlaufender Impulse fest, die is Übertragungsmedium 200 ..erscheinen, Irgendeine andere Art von Fehlerf est st ellschal tungsanordnung wäre gleichermaßen geeignet, Es ist lediglich notwendig, daß für jeden Fehler in dem empfangenen Bitstrom auf einer Ausgangsader 220 eine Impulsfehleranzeige erscheint»

Der Bipolar Verletzungsdetektor 41 umfaBt ein Flip-Flop 221, das durch die Ausgangssignale von Flip-Flops 240 und 241 getrieben wird. Wenn'dieses durch ein solches Ausgangssignal in den einen der bsiden möglichen Zustände versetzt wird, gibt ein nachfolgendes Eingangssignal auf derselben Ader entweder ein UND-Gatter 222 oder ein UND-Gatter 223 vollständig frei und zeigt somit eine Bipolarverletzung an. Diese Ausgangssignale werden in einem ODER-ßatter 224 verknüpft und auf ein Flip-Flop

609823/0

225 gegeben. Das Flip-Flop 225 dient zur Speicherung einer Anzeige der bipolaren Verletzung für die Dauer des gegenwartigen Rahmens. Das Ausgangssignal des Flip-Flops 225 wird zusammen mit einem Zeitsteuerungssignal auf Ader 227, das nur während einer jeden Rahmenbildungszeitlage NULL wird, auf ein UND-Gatter 226 geführt. Der Ausgang des UND-Gatters 226 bildet einen dritten Eingang des ODER-Gatters 224. Somit wird das Flip-Flop 225 am Ende einer jeden Rahmenbildungszeitlage auf NULL gesetzt, es sei denn, es tritt während dieser Zeitlage eine Bipolarverletzung auf. Während einer jeden anderen Zeitlage als der Rahmenbildungszeitlage wird das Q-Ausgangssignal des Flip-Flops jedoch über das "freigegebene" UND-Gatter 226 auf den Eingang des ODER-Gatters 224 zurückgekoppelt, so daß das Flip-Flop 225, wenn es während des Rahmens durch eine Bipolarverletzung gesetzt wird, gesetzt bleibt bis zum Ende der nächsten Rahmenbildungszeitlage, zu welchem Zeitpunkt es zurückgesetzt werden kann, wie zuvor beschrieben. Das Ausgangssignal auf Ader 220 ist in Wirklichkeit ein invertiertes Bipolarverletzungssignal und wird, wie nachfolgend beschrieben, zum Sperren der Tätigkeit eines RahmensynchD-nisationsverlustdetektors und somit zur Verhinderung der Fehlinterpretation von Datenbitfehlern als Rahmenbildungsfehler verwendet.

609823/079S

Das Ausgangssignal der Zeitsteuerungswiedergewinnungsschaltung 32 wird außerdem auf die Eingänge zweier UND-Gatter 231 und 232 einer Taktfolgeerzeugungsschaltung gegeben. Das andere Eingangssignal des UND-Gatters 231 ist ein Taktsignal (X-D), das einmal pro Rahmen auftritt, während am zweiten Eingang des Gatters 232 dasselbe Taktsignal in invertierter Form anliegt« Das Ausgangssignal des UND-Gatters 231 treibt einen Inverter 230, dessen Ausgangssignal auf Ader 233 erscheint. Die Taktimpulse (RCLK2) auf Ader 233 schalten einmal pro Rahmen eine Rahmenneubildungsschaltung fort, die im Zusammenhang mit Fig. 5 beschrieben ist« Das Ausgangssignal des Inverters 230 wird wieder durch einen Inverter 238 invertiert.

Die Ausgangssignale vom UND-Gatter 232 und vom Inverter 238 v/erden in einem QDER-Gatter 234 verknüpft, um eine Taktimpulsfolge (RCLK3) auf Ader 235 zu erzeugen, die dsr Eingangstaktimpulsf olge auf Ader 204 gleich, jedoch um einen Teil einer Taktperiode verzögert ist. Diese Taktimpulsfolge' auf Ader 235 wird in einigen Teilen der Empfangsschaltung verwendet, um Wettlauf be dingungen zu verhindern. Diese Taktimpulsfolge wird mit einem Inverter 236 invertiert, um auf Ader 237 eine invertierte Taktimpulsfolge (RCLK4) zu erzeugen, die in weiteren Teilen der EmpfangsschiLtung verwendet wird.

009823/0 7 95

Fig. 6 zeigt die Wellenformen der in den Fig, 3, 4 und 5 "verwendeten Hauptzeitsteuerungsimpulse, Sie sind entsprechend den Kennzeichnungen in den anderen Figuren benannt ,

In Fig. 5 sind die restlichen Teile der Empfangsschaltungsanordnung für die Multiplex-Impulsübertragungsanlage der Fig. 1 gezeigt. Fig, 5 enthält einen Rahmenbildungszähler 36, eine Paritätsfeststellschaltung 40 und eine Rahmensynchronisationsverlustfeststell- und Rahmenneubildungsschaltung 39, wie sie alle im Blockdiagramm der Fig. 1 gezeigt sind. Der Rahaenbildungszähler 36 kann gesperrt werden durch einen Impuls auf Ader 300, der über eine Inverterschaltung 301 zugeführt •wird. Der Rahmenbildungszähler wird durch RCLX4-Taktimpulse getrieben und weist vier Flip-Flops 302, 303, 304 und 305 auf, die miteinander so verbunden sind, daß sie als Binär zähler arbeiten. Zwischen die Stufen dieses Zählers sind normalerweise freigegebene üfflMSatter 306, 307 und 308 geschaltet, um die Fortschaltung dieses Zählers durch einen Impuls auf Ader 300 blockieren zu

können.

Die Ausgangssignale der Stufen 302 bis 305 des Eahmenzählers 306 werden in DMD-Gattern 309, 310 und 311 verknüpft, um spezielle Zeitlagen in jedem Rahmen von Zeitlagen auszuwählen. Das XMD-Gatter 310 beispielsweise

809823/0795

stellt einen Zustand mit lauter EINSEN fest, der empfangsseitig die Rahmenbildungszeitlage repräsentiert. Dieses Rahmenbildungszeitlagenzeitsteuerungssignal wird auf eine Ader 312 gegeben und zur Steuerung des Paritätsdetektors 40 verwendet, wie nachfolgend beschrieben ist.

Das UND-Gatter 309 stellt EINSEN von den ersten drei Stufen des Rahmenzählers 36 fest und wählt somit die Zeitlage entsprechend den Zeitlagen R und F in dem in Fig. 2 gezeigten Rahmen aus. Das Ausgangssignal des Gatters 309 wird von einem Inverter 344 invertiert. Taktimpulse auf Ader 313 werden mit diesen invertierten R- und F-Zeitlagensignalen in einem Gatter 343 verknüpft, um auf Ausgangsader 314 eine Folge von Taktimpulsen zu erzeugen, die während aller Zeitlagen mit Ausnahme der Rahmenbildungs- und Zufallsbit-Zeitlagen auftreten. Wie in Fig. 4 gezeigt ist, werden diese Impulse zum Weiterschalten des Serien-Parallel-Konverters 34 verwendet und sie schleusen somit die seriellen Daten vor der Umwandlung in das Schieberegister.

Das UND-Gatter 311 stellt die "0111"-Zeitlage fest, welche die letzte Zeitlage in jedem Rahmen ist« Die Impulse in dieser Zeitlage werden auf ein Flip-Flop 315 geführt, das sie unter der Steuerung von RCLK4-Taktimpulsen auf Ader 316 um eine Impulsperiode ver-

zögert. Wie im Zusammenhang mit Fig. 4 beschrieben worden ist, werden die Ausgangssignale des Flip-Flops 315 auf Adern 317 und 318 zur Steuerung der UND-Gatter 231 und 232 verwendet.

Die seriellen Impulsdaten von Ader 208 in Fig. 4 werden dem Paritätsdetektr 40 zugeführt, der ein EXKLUSIV-ODER-Gatter 320 aufweist, dessen Ausgang mit einem UND-Gatter 321 verbunden ist.

Das andere Eingangssignal des UND-Gatters 321 ist das in einem Inverter 325 invertierte Signal von Ader 312, das ein während·der Rahmenbildungszeitlage auftretendes Taktsignal enthält. Der Ausgang des UND-Gatters 321 ist über ein ODER-Gatter 322 auf ein Flip-Flop 323 geführt. Der Ausgang des Flip-Flops 323 bildet den anderen Eingang des ODER-Gatters 320.

Die seriellen Daten werden außerdem einem UND-Gatter 324 zugeführt, dessen anderen Eingangssignal der Rahmenbildungsimpuls von Ader 312 ist. Der Ausgang des UND-Gatters 324 ist über das ODER-Gatter 322 auf das Flip-Flop 322 geführt. Im Betrieb werden die seriellen Daten auf Ader 208 unter der Steuerung des Rahmenzeitlagenimpulses auf Ader 312 lediglich am Snde der Rahmenbildungszeitlage in das Flip-Flop 322 gegeben. Dieses beginnt die Modulo-2-Summe

609823/0795

der 16 Bits eines jeden Rahmens zu bilden. Während des Rests des Rahmens ist das UND-Gatter 321 freigegeben, so daß das Flip-Flop 323 mit der Modulo-2-Sumiae seines vorausgehenden Inhalts und den auf Ader 2OS erscheinenden seriellen Daten gefüllt wird» Während einer jeden Rahmenbildungszeitlage bilden daher der Paritätswert des vorausgehenden Rahmens und das gegenwarte Rahmenbildungsdatum (Datum wird hier als Singular von Daten verwendet) die Eingangssignale für das EXKLÜSIV-OBER-Gatter 320. Das Ausgangssignal des EXKLUSIV-ODER-Gatters 320 auf Ader 326 repräsentiert die Parität dieser verknüpften Impulsgruppe und ist somit lediglich dann eine SIMS» wenn die Parität ungerade ist, d. h. wenn sin Paritätsfehler vorliegt.

Die Paritätsfehler auf der Ader 326 werden der Rahmensynchronisationsverlustfeststeil- und Rahmenneubildungsschaltung 39 zugeführt, Die Schaltung 39 umfaßt ein UND-Gatter 330, dem die Paritätsfehler zugeführt werden und dessen Ausgangssignal einem Vierstufen-Schieberegister mit Flip-Flops 331, 332, 333 und 334 zugeführt wird. Dieses Register akkumuliert Paritätsverletzungen, um zu bestimmen, wann ein Rahmensynchronisationsverlustzustand besteht, und es wird einmal pro Rahmen durch RCLK2 getaktet . Eine EINS auf Ader 345

609823/079S

am Ausgang des Flip-Flops 334 zeigt an, daß sich der Empfänger in einem Zustand ohne Rahmensynchronisation befindet. Paritätsverletzungen werden vom Ausgang des UND-Gatters 330 in das Register gegeben. Wenn sich die Schaltung in einem Zustand der Rahmensynchronisation befindet (Ader 345 auf NULL), dann kann eine Paritätsverletzung nur eingegeben werden, wenn keine Bipolarverletzungen während der gegenwärtigen Rahmenbildungszeitlage oder des vorausgehenden Rahmens aufgetreten sind, was durch das Ausgangssignal des ODER-Gatters 338 gesteuert wird, welches das gespeicherte Bipolarverletzungssignal auf Ader 339 wiedergibt. Solange ein Rahmensynchronisätionszustand angenommen wird, werden die gemäß vorstehender Beschreibung eingegebenen Paritätsverletzungen auf normale Weise durch das Register geschoben, bis zwei aufeinanderfolgende Paritätsverletzungen auftreten. In diesem Fall registriert ein UND-Gatter 342 ein EINS-Eingangssignal (das eine Paritätsverletzung darstellt) an jedem der Flip^Flops 331 und 332 und bewirkt:über ODER-Gatter 336 und 337, daß die Eingangssignale der Flip-Flops 333 und 334 EINS werden. Somit sind alle vier Flip-Flops gesetzt, wenn der nächste Taktimpuls eintrifft. Da Ader 345 nun einen EINS-Pegel aufweist, wird jetzt ein Zustand mangelnder Rahmensynchronisation angenommen. Es sind nun vier aufeinanderfolgende Rahmen ohne

609823/0795

Paritätsverletzungen erforderlich {ungeachtet dessen, ob Bipolarverletzungen auftreten), um das Register rückzustellen und sum angenommenen Rabmensynehronisationszustand zurückzukehren, Während der Zustand mangelnder Rahmensynchronlsation anhält» zeigen die Ausgange der Gatter 338, 330, 340, 335, 342, 336 und 327 alle eine

EINS, wenn eine EINS auf Ader 317 erscheint, die während der angenommenen RahmenMldungszeitlage{LD =1) auftritt und zu dieser Zeit wird eine Paritätsverletztmg angezeigt. Foglich setzt Jegliche erneut empfangene Paritätsverletzung die vier Register Flip-Flops in einen EINS-Zustand. Das Auftreten einer EINS am Ausgang des Gatters 340 sperrt auch über die Ader 300 das Weiterschalten des Rahmenbildungszählers. Der Sperrvorgang wird durch die Tätigkeit des Flip-Flops 315 auf ein Taktintervall begrenzt. Zweck der Sperrung des Zählers für ein Taktintervall ist es, die auf das Rahmenbildungsdatum zu prüfende Zeitlage um eine Zeitlage zu verschieben. Die Verschiebung durch die verschiedenen Zeitlagen wird fortgeführt, bis eine Zeitlage gefunden ist, für welche nicht für vier aufeinanderfolgende Rahmen Paritätsverletzungen festgestellt v/erden. Zu dieser Zeit wird das Register gelöscht und der Rahmensynchronisationszustand angenommen. Für eine Rahmensynchronisationsverlustfeststellung wären dann wieder zwei aufeinanderfolgende Paritätsverletzungen erforderlich.

609823/

Es sei bemerkt, daß die Paritätsrahmenbildung sehr einfache Rahmenbildungsdetektoren und Rahmenbildungsfolgengeneratoren erfordert. Inwieweit die Rahmenbildungsmethode davon frei ist, daß ein nicht festgestellter Rahmensynchronisationsverlustzustand erhalten bleibt, hängt von der Wahrscheinlichkeit ab, mit welcher eine richtige Rahmenbildungsfolge durch eine Datenfolge nachgebildet wird. Da die Paritätswerte durch die Impulse vom Pseudozufallsgenerator 22 (Fig. 1) zu Zufallswerfcen gemacht werden, nähert sich die Wahrscheinlichkeit dafür, daß diese Folge nidat durch Paritätsrahmenbildungssignale berechnet sondern durch Daten simuliert ist, der Wahrscheinlichkeit dafür, daß Daten die Pseudozufallsfolge selbst simulieren. Diese Wahrscheinlichkeit kann dadurch auf ein Minimum (ein Minimum unter der Annahme unbeschränkter Quellendateneigenschaften) reduziert werden, daß die Entropie des Pseudozufallsimpulsstroms erhöht wird.

In der Praxis muß der Zufallsgenerator so ausgelegt sein, daß für jede ganze Zahl N bis zu einem ausreichend

großen Wert die relativen Häufigkeiten des Auftretens aller möglichen N-Ziffer-Folgen in der Zufallsdatenzeitlage ungefähr gleich sind. Das maximale N wird entsprechend den Quellendateneigenheiten und dem gewünschten Gütewert gewählt. Ein Zufallsgenerator kann

609823/079S

beispielsweise verwirklicht werden durch Verwendung von Schieberegistern mit geeignet langer Rückkopplung oder durch Verwendung einer verstärktes thermisches Rauschen abgebenden Quelle mit einem Schwellenwert» der so eingestellt ist, daß eine Wahrscheinlichkeit von 50% für EINSEIi und, 35ULLEH erzeugt wird,

Ba die vorliegende Anlage für eine Rahmensynchronisationsverlustfeststellung den Inhalt eines gesamten Rahmens heranzieht, ist es wichtig, diese Feststellung gegen Bitfehler abzusichern, die während der Datenübertragung entstehen. Es ist deshalb wichtig, die Rahmensynchronisationsverlustfeststellung immer dann zu sperren, wenn solche Bitfehler auftreten.

Es wäre natürlich möglich, den Datenimpulsstrom zu unterbrechen, wenn ein Rahmensynchronisationsverlust festgestellt ist, und dafür einen synchronisierenden Impulsstrom einzusetzen, um eine rasche Rahmenneubildung sicherzustellen. Eine solche Anlage hätte den Vorteil, daß sie keine durch* systemäisches Probieren funktionierende Rahmenneubildungsmethode erfordert, sondern stattdessen eine unmittelbare Rahmenneubildung oder Rahmenneusynchronisation durch die synchronisierende Folge erlauben würde.

609823/079S

Claims

BLUMBACH _; WESER · BERGEN · KRÄMER

ZWIRNER · HIRSCH 2554125

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Postadresse München: Patentconsult 8 München 60 RadeckestraBe 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237

Patentansprüche

(1.ATerfahren zur Rahmenbildung von Multiplex-Impulssignalen, dadurch gekennzeichnet, daß in jeden Rahmen von Impulslagen

(1) ein Impuls mit zufälligem Wert und

(2) ein Rahmenimpuls mit einem von der Parität des vorausgehenden Impulslagenrahmens abhängenden Wert

eingefügt werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß

(3) die Parität eines jeden Rahmens von Impulslagen festgestellt und

(4) die richtige Rahmenbildung dieser Impulslagen bestimmt wird durch Vergleichen dieser Parität mit dem«Impulswert in irgendeiner voraussichtlichen Rahmenbildungsimpulülage.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, daß

(5) Gruppen von Impulslagen mit unrichtigem Rahmen festgestellt werden und daß

München: Kramer · Dr.Weser · Hirsch — Wiesbaden: Blumbach - Dr. Bergen · Zwirner

60 9 823/0795

(6) eine RahHiermeuMldung für diese Impulslagen in Abhängigkeit von einer Mehrzahl von Impulslagengruppen, denen es an Rahmensynchronisation mangelt, vorgenommen wird.
4* Schaltung zur Rahmenbildung von Multiplex-Impuls-Signalen,

gekennzeichnet durch
einen Zufallsbit-Generator (22), eine Paritätsschaltung (20) zur Erzeugung eines Paritätsbits

und eine Rahmeribildungsschaltung (14) zur Einfügung eines Zufallshits und eines Paritäts"bi%s in jeden Rahmen von ImpulsSignalen.
5« Schaltung nach Anspruch 4_f

dadurch gekennzeichnet, daß die Paritätsschaltung eine Einrichtung zum Prüfen der Parität über eine Gruppe von Impulslagen und wenigstens eine Impulslage einer vorausgehenden Gruppe von Impulslagen aufweist.
6. Schaltung nach Anspruch 4,

dadurch gekennzeichnet, daß eine auf die Paritätsprüfeinrichtung (40) ansprechende Rahmensynchronisationsverlustfeststelleinrichtung (39) zur Feststellung eines vorbestimmten Musters unrichtig

60 98 23/

- ³³ - 255A 1

gerahmter Gruppen von ImpuMagen vorgesehen ist sowie eine auf die Rahmensynchronisationsverlustfeststelleinrichtung ansprechende Vorrichtung (39) zur Neurahmung dieser Gruppen aufeinanderfolgender Impulslagen.
7. Schaltung nach Anspruch 6,

dadurch gekennzeichnet, daß eine Fehlerfeststell-r schaltung (41) zur Feststellung von Fehlern in dem Impulsstrom angeschlossen ist, um die Rahmensynchronisationsverlustfeststelleinrichtung selektiv zu sperren.

609823/0795

Leerseite