DE69109929T2 - Integrierte Schaltungsanordnung mit Abschirmungsvorrichtung und Verfahren zu ihrer Herstellung. - Google Patents

Integrierte Schaltungsanordnung mit Abschirmungsvorrichtung und Verfahren zu ihrer Herstellung.

Info

Publication number
DE69109929T2
DE69109929T2 DE69109929T DE69109929T DE69109929T2 DE 69109929 T2 DE69109929 T2 DE 69109929T2 DE 69109929 T DE69109929 T DE 69109929T DE 69109929 T DE69109929 T DE 69109929T DE 69109929 T2 DE69109929 T2 DE 69109929T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
polycrystalline
integrated circuit
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69109929T
Other languages
English (en)
Other versions
DE69109929D1 (de
Inventor
Bo Sixten Andersson
Hans Tommy Lind
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Application granted granted Critical
Publication of DE69109929D1 publication Critical patent/DE69109929D1/de
Publication of DE69109929T2 publication Critical patent/DE69109929T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine integrierte Bipolartransistor-Schaltungsanordnung mit:
  • - einer Halbleiterschicht, welche mit Ionen einer gewünschten Polarität dotiert ist,
  • - gegenseitig beabstandeten Komponentenbereichen in der Halbleiterschicht-Oberfläche, von denen zumindest zwei Bipolartransistorbereiche dotiert sind mit Ionen einer zur Halbleiterschicht entgegengesetzten Polarität,
  • - einer ersten isolierenden Halbleiteroxidschicht auf der Halbleiterschicht mit Ausschnitten zur elektrischen Verbindung zur Halbleiterschicht, und
  • - Schichten von polykristallinem Halbleitermaterial auf der Halbleiteroxidschicht, wobei die integrierte Schaltung bestimmt ist zur Verbindung mit einer Spannung, welche größer ist als eine Feldspannung, um das Auftreten einer Ladungsinversion in der Halbleiterschicht zu verursachen.
  • Die Erfindung betrifft ebenfalls ein Verfahren zum Herstellen der Anordnung.
  • Das Risiko, daß sogenannte parasitäre Komponenten auftreten werden in integrierten Halbleiterschaltungen, ist oft gegenwärtig. Ein Beispiel einer sogenannten parasitären Komponente ist der parasitäre MOS-Transistor (Metalloxidhalbleiter), welcher auftritt zwischen den Basisbereichen von zwei Bipolartransistoren. Die integrierte Schaltung ist gebaut auf dem Halbleitersubstrat und beinhaltet eine Epitaxieschicht, in die die Basisbereiche diffundiert sind. Die Basisbereichen sind so weit voneinander weg beabstandet, daß normalerweise verhindert ist, daß die zwei Bipolartransistoren einander stören. Einige andere Schichten werden gefunden auf der Epitaxieschicht, beispielsweise eine isolierende erste Oxidschicht, welche unmittelbar auf der Epitaxieschicht liegt, elektrische Verbindungen und eine elektrisch isolierende Schutzschicht, welche die oberste Schicht der zusammengesetzten Struktur bildet. Diese Schutzschicht kann bedeckt werden mit einem unerwünschten Film von Feuchtigkeit, welcher elektrisch leitend ist und beispielsweise verbunden ist mit einem Spannungsanschluß der ingegrierten Schaltung. Der Feuchtigkeitsfilm funktioniert als ein Gate und liegt auf dem Potential der Anschlußspannung und zieht Ladungen in der Epitaxieschicht zwischen den Basisbereichen an, sogenannte Inversion, um damit den vorher benannten parasitären MOS-Transistor zu schaffen. Damit eine Inversion stattfindet, ist es notwendig, daß das Potential des Feuchtigkeitsfilms eine Feldschwellspannung überschreitet. Das Problem von parasitären MOS-Transistoren kann relativ leicht verhindert werden im Fall integrierter Schaltungen, welche bestimmt sind für niedgrige Spannungen, beispielsweise Speicherschaltungen in Computern mit Anschlußspannungen von etwa 5 V. In solchen integrierten Schaltungen kann einer Inversion in bekannter Weise entgegengewirkt werden, nämlich durch Erhöhen von Schwellspannung mit Hilfe einer zusätzlichen Diffusion oder Implantation.
  • Im Falle von Schaltungen, welche vorgesehen sind für hohe Versorgungsspannungen, erfordert dieses Verfahren einen weiten Abstand zwischen den Diffusionen, welcher die Schwellspannung hebt, und beispielsweise eine Basisdiffusion, um nicht die Durchbruchsspannung des Transistors zu degradieren. Eine weitere bekannte Alternative involviert die Benutzung einer Metallabschirmung. Die Metallabschirmung ist verbunden mit dem Potential der Epitaxieschicht und verhindert, daß eine parasitäre Inversion unter dem Schirm stattfindet. Der Nachteil bei diesem Verfahren liegt in der Schwierigkeit, die erfahren wird beim Verlaufenlassen der Metalleiter und Verbinden dieser Leiter mit peripheren Komponenten. Das Leiterlayout und die Abschirmungen werden bewirkt mit ein und derselben Metallschicht, und es ist schwierig einen Kurzschluß zu vermeiden. Eine bekannte Lösung involviert die Benutzung von zwei Metallschichten, eine für die Schirme und eine weitere für das Leiterlayout. Diese Lösung macht jedoch den Herstellungsprozess viel komplizierter und viel teurer, da es notwendig ist, einen zusätzlichen Prozeß und Maskierungsschritt einzuführen. Die Oxidschicht, welche auf der ersten Metallschicht als eine elektrische Isolation gegen die zweite Metallschicht abgeschieden werden muß, stellt ein besonderes Problem dar. Die Metallisierung kann nicht hohen Temperaturen widerstehen, und es ist notwendig, daß die Oxidschicht-Topographie die Scheibe gleichförmig überdeckt, um zu ermöglichen, daß eine gute zweite Metallisierung erzielt wird. Je niedriger die höchste verfügbar Temperatur, desto schwieriger ist dies zu erreichen.
  • Andere Schichten zusätzlich zur Metallabschirmung werden oft angewendet auf die erste Oxidschicht. Ein Beispiel davon ist eine polykristalline Schicht um die Basis eines Transistors, wobei diese Schicht eine Abschirmung bildet, die einen elektrischen Zusammenbruch an den Basisrändern verhindert. Die polykristalline Schicht und die Metallabschirmung werden angelegt in einem separaten Prozeßchritt mit der Hilfe getrennter Masken, und diese Prozeßschritte sind relativ teuer. Eine solche polykristalline Basisabschirmung findet man detaillierter beschrieben in Revue De Physique Appliquée, Band 13, Dezember 1978, M. Roche: "Fortschrittliche Prozeßtechnologie für Hochspannungs- Bipolar-ICS". In diesem Fall ist die Abschirmung verbunden durch eine metallische Verbindung mit einem Potential, welches positiv ist in Bezug auf das Potential der Epitaxieschicht. Ein weiteres Beispiel einer polykristallinen Schicht findet man beschrieben in IEEE Transactions on Electron Devices, Band 36, Nr. 9, September 1989, Seiten 1703 - 1710, Denny Duan-Lee Tang et al.: "Das Design und elektrische Charakteristika von Hochfunktionstüchtigkeits-Einfach-Poly-Ionenimplantations- Bipolartransistoren". In diesem Artikel bildet die polykristalline Schicht, auf die man sich bezieht, einen Emitterkontakt für einen Transistor.
  • In der Patentanmeldung US-A-3 602 782 ist eine integrierte Schaltungsabschirmungsanordnung offenbart. Die Anordnung umfaßt eine Feldeffekttransistorvorrichtung in einer Halbleiterschicht und eine isolierende Halbleiteroxidschicht auf der Halbleiterschicht. Eingebettet in die Oxidschicht sind stark dotierte polykristalline Halbleiterschichten, die elektrisch verbunden sind mit der Halbleiterschicht. Die polykristallinen Schichten bilden eine Abschirmung zum Verhindern, daß parasitäre Inversionsschichten in der Halbleiterschicht auftreten.
  • Die vorher erwähnten Nachteile werden vermieden beim Praktizieren der Erfindung, und zwar dadurch, daß die Abschirmung zwischen den Basisbereichen, die elektrische Verbindung mit der Epitaxieschicht und die elektrische Verbindung zwischen der Abschirmung und der Epitaxieschichtverbindung stark dotierte, polykristalline Halbleiterschichten auf der isolierenden Oxidschicht umfaßt. Die Oxidschicht trägt ebenfalls elektrischen Widerstandsund Kondensator-Beschichtungen, welche aus dotierten polykristallinen Schichten bestehen. Die polykristallinen Schichten können angelegt werden in wenigen gegenseitig gemeinsamen Verfahrensschritten und sind relativ temperaturresistent. Diese Temperaturresistenz ermöglicht es, daß das Verfahren vereinfacht ist, wenn die polykristallinen Schichten bedeckt werden mit isolierenden Halbleiterschichten.
  • Die Erfindung hat die kennzeichnenden Merkmale, die in den folgenden Patentansprüchen aufgestellt sind.
  • Eine exemplarische Ausführungsform der Erfindung wird jetzt detaillierter beschrieben werden mit Bezug auf die begleitende Zeichnung.
  • Die Figuren zeigen im einzelnen:
  • Figur 1 eine perspektivische Querschnittsansicht einer integrierten Schaltung;
  • Figur 2 eine Querschnittsansicht einer alternativen integrierten Schaltung; und
  • Figuren 3 bis 8 im Querschnitt die verschiedenen Verfahrensschritte zum Herstellen der Anordnung, die in Figuren 1 und 2 illustriert ist.
  • Figur 1 ist eine perspektivische Querschnittsansicht einer bevorzugten Ausführungsform der Erfindung. Eine integrierte Schaltung 1 beinhaltet in einer bekannten Art und Weise ein halbleitendes Substrat 2, welches bei der illustrierten Ausführungsform eine schwach positiv p&supmin;-dotierte Siliziumplatte ist. Die Siliziumplatte trägt eine schwach negativ n&supmin;-dotierte Epitaxie-Siliziumschicht 3. Angeordnet in der Oberfläche der Epitaxieschicht sind zwei positiv dotierte und gegenseitig beabstandete Komponentenbereiche 4. In der Ausführungsform bilden die Komponentenbereiche zwei separate Bipolartransistoren, welche aus Gründen der Klarheit in der Figur nicht detailliert gezeigt sind Angeordnet auf der Epitaxieschicht 3 ist eine erste isolierende Siliziumdioxidschicht 5, welche Ausschnitte 6 aufweist, durch die eine elektrische Verbindung mit der Epitaxieschicht 3 gemacht wird. Die erste Siliziumdioxidschicht 5 trägt Schichten von polykristallinem Silizium, welche in Übereinstimmung mit der Erfindung eine elektrische Kontaktschicht 7, eine Abschirmungsschicht 8 und eine Verbindungsschicht 9 beinhalten. Die elektrische Kontaktschicht 7 erstreckt sich in den Ausschnitt 6 und ist gebildet auf der Oxidschicht 5 in der nächsten Nähe des Ausschnitts. Die Abschirmungsschicht 8 erstreckt sich in einen Bereich, welcher angesiedelt ist zwischen den Basisbereichen 4 und ist elektrisch verbunden mit der elektrischen Kontaktschicht 7 durch die Verbindungsschicht 9. Diese Schicht erstreckt sich zwischen der Schicht 7 und der Abschirmungsschicht 8 in einem Bereich, welcher beabstandet ist von den Basisbereichen 4, wie in der Figur gezeigt. Die drei polykristallinen Schichten 7, 8 und 9 sind stark negativ n&sbplus;-dotiert und sind elektrisch leitend. Die starke n&spplus;-Dotierung erstreckt sich hinab bis zur Epitaxieschicht 3 durch den Ausschnitt 6 und hinab zu den Bereichen 10, welche eine elektrische Verbindung mit den Emittern der Bipolartransistoren bilden und ebenfalls eine Einrichtung bilden zum Verbinden der Abschirmungsschicht 8 elektrisch mit der Epitaxieschicht 3. Die erste Siliziumdioxidschicht 5 und die polykristallinen Schichten 7, 8 und 9 sind bedeckt durch eine zweite Siliziumdioxidschicht 11. Diese Schicht hildet eine elektrische Isolierung gegenüber anderen elektrischen Leitern in der integrierten Schaltung 1, beispielsweise einem metallischen Leiter 12. Die zweite Siliziumdioxidschicht 11 ist bedeckt durch eine Schutzschicht 13, beispielsweise eine Siliziumdioxidschicht.
  • Wie in der Einführung erwähnt, ist es möglich, daß die Oberfläche der Schutzschicht 13 elektrisch leitend wird, beispielweise durch die Bildung eines Films von Feuchtigkeit darauf. Dieser Film kann möglicher Weise verbunden sein mit einer Spannung, die mit der inegrierten Schaltung 1 verbunden ist, beispielsweise einer Kollektorspannung Vc für die Bipolartransistoren mit einer Größe von -90 V. Die Verbindung mit dem Feuchtigkeitsfilm kann sich erstrecken über die Ränder der integrierten Schaltung oder über die Kapsel, in der die Schaltung verkapselt ist. Der Film von Feuchtigkeit, der vorliegt auf der Oberfläche der Schutzschicht 13, nimmt ein Potential an in der Nähe Vc und zieht positive Ladungen in der Epitaxieschicht 3 an, die vorher erwähnte Inversion. Das wurde markiert in Figur 1 mit dem Zeichen + an den Basisbereichen 4. Die Abschirmungsschicht 8 verhindert die Anziehung von Ladungen unter dieser Schicht, welche dasselbe Potential hat wie die Epitaxieschicht 3. Wenn keine Abschirmungsschicht 8 vorliegt, wird ein kontinuierlicher Bereich von positiven Ladungen gebildet zwischen den Basisbereichen 4. Das resultiert in dem vorher erwähnten unerwünschten parasitären MOS-Transistor, welcher in seinem leitenden Zustand ist. Wie zuvor erwähnt ist es zum Auftreten einer Inversion notwendig, daß die Spannung Vc, für die die integrierte Schaltung vorgesehen ist, eine Schwellspannung für die Epitaxieschicht 3 überschreitet.
  • Eine alternative Ausführungsform der Erfindung ist illustriert in dem Querschnitt in Figur 2. Die Epitaxieschicht 3 liegt auf dem Siliziumsubstrat 2 und trägt die isolierende Siliziumdioxidschicht 5. Wie beschrieben mit Bezug auf Figur 1, trägt die Oberfläche der Epitaxieschicht die Komponentenbereiche 4, und die Oxidschicht 5 hat Ausschnitte 6 gebildet für die elektrischen Kontaktschichten 7. Die Abschirmungsschicht 8 erstreckt sich auf der Oxidschicht 5 in dem Bereich zwischen den Komponentenbereichen 4. Die Abschirmungsschicht 8 und die elektrische Kontaktschicht 7 sind gegenseitig verbunden durch die Verbindungsschicht 9. Gemäß dieser alternativen Ausführungsform trägt die Oxidschicht 5 weiterhin Schichten von polykristallinem Silizium. Von diesen Schichten ist eine Widerstandsschicht 14 dotiert mit Ionen einer erwünschten Polarität auf einen erwünschten Dotierungsgrad und bildet einen elektrischen Widerstand in der integrierten Schaltung 1. Eine Kondensatorschicht 15 ist stark dotiert und bildet die eine leitende Beschichtung eines ersten Kondensators.
  • Dieser Kondensator hat eine zweite leitende Beschichtung, welche einen stark und negativ n&spplus;-dotierten Bereich 16 in der Epitaxyschicht 3 bildet. Das Dielektrikum 17 des Kondensators besteht aus Siliziumdioxid. Fein zweiter Kondensator hat eine leitende Beschichtung 18 eines stark dotierten polykristallinen Siliziums, ein Dielektrikum 19 und eine weitere Beschichtung, welche einen positiv p- dotierten Bereich in Epitaxieschicht 3 bildet. Gemäß einer vorteilhaften Ausführungsform der Erfindung bilden die polykristallinen Schichten 7, 8, 9, 14, 15 und 18 Teile einer gemeinsamen polykristallinen Schicht. Diese Schicht wird angelegt an die Oxidschicht 5 mittels eines Verfahrens, das im weiteren beschrieben wird, und zwar mit Bezug auf Figuren 3 bis 8.
  • Figur 3 illustriert das schwach und positiv dotierte Siliziumsubstrat 2, auf dem die schwach negativ dotierte Epitaxie-Siliziumschicht 3 in einer bekannten Weise aufgewachsen wird. Bereichen in dem Substrat 2 können dotiert werden vor dem Aufwachsen der Epitaxie- Siliziumschicht 3, obwohl solche nicht Teil der vorliegenden Erfindung bilden und deshalb nicht in den Figuren gezeigt sind. Bereiche werden stark dotiert in der Eptiaxischicht 3 mit Hilfe von Masken, welche nicht detailliert gezeigt sind. Ein Beispiel in dieser Hinsicht ist der Bereich 16, welcher stark negativ n&spplus;-dotiert ist zum Bilden eines Teils eines Kondensators in der integrierten Schaltung 1. Die erste Oxidschicht 5, welche eine Dicke von 900 nm (9000 A) hat, ist angelegt an die Epitaxieschicht, beispielsweis durch Oxidieren der Schicht auf der Oberfläche der Epitaxieschicht. Löcher werden gebildet in der Oxidschicht 5 mit der Hilfe einer Maskierungsprozedur, welche einige Teilstufen beinhaltet. Eine Schicht 20 photoresistiven Materials wird angelegt an die Oxidschicht 5, wonach eine photographische Komponentenmaske 21 angelegt wird auf die obere Oberfläche der Schicht 20. Diese photoresistive Schicht 20 wird freigelegt und entwickelt in den Öffnungen in der Maske 21, worauf hin die Maske und der entwickelte Photoresist entfernt werden und Fenster 22 geätzt werden in die Oxidschicht 5. Der Rest der photoresistiven Schicht 20 wird dann entfernt, wie in Figur 4 illustriert. Die Komponentenbereiche 4 und Bereiche 23 und 24 werden dann p- dotiert mit positiven Ionen durch die Fenster 22, entweder durch Diffusion oder durch Ionenimplantation. Andere Teile der Epitaxieschicht 3 sind geschützt gegen dieses Dotieren durch die Oxidschicht 5. Diese positive Dotierung ist viel schwächer als die vorhergehende negative Dotierung des Bereichs 16, und die Gesamtheit des Bereichs 16 bleibt negativ dotiert. Dotieren durch die Fenster 22 wird bewirkt in einer oxidierenden Atmosphäre, um somit Oxidschichten 25 bis zu einer Dicke von etwa 300 nm (3000 A) auf der Epitaxieschicht 3 in den Fenstern 22 während des Dotierprozesses aufzuwachsen. Dies ist illustriert in Figur 4 durch gebrochene Linien in den Fenstern. Die Ausschnitte 6 werden geätzt in der Oxidschicht 5, und ebenfalls werden elektrische Leitungslöcher 26 gebildet durch die Oxidschicht und bis hinab zu den Komponentenbereichen 4 durch einen neuerlichen Maskierungsprozess unter Benutzng einer Ätzmaske, wie illustriert in Figur 5. Ein polykristalline Siliziumschicht 27 wird abgeschieden über der Gesamtheit der integrierten Schaltung 1, und diese Oberfläche wird oxidiert zum Bilden einer Diffusionsblockierschicht 28. Fenster 29 werden geöffnet in der Oxidschicht 28 mittels eines photolithographischen Maskierungsverfahrens, wie oben beschrieben und wie illustriert in Figur 6. Gemäß diesem Beispiel werden die Fenster gebildet über die Kondensatorbereiche 16 und 23 und die Komponentenbereiche 4, und ebenfalls über die elektrische Kontaktschicht 7, die Abschirmungsschicht 8, und die Verbindungsschicht 9, wie in Figur 1 illustriert. Die polykristalline Schicht 27 ist stark dotiert in den Fenstern 29, nämlich durch Diffusion negativer n&spplus;-Ionen. Die negativen Ionen dringen ein bis hinab in die Epitaxieschicht 3 in diesen Bereichen in den Fenstern 29, wo keine Oxidschicht 5 oder 25 vorliegt, d.h. in den Ausschnitten 6 und den Löchern 26. Dies schafft Emitterverbindungen 30 zu den Komponentenbereichen 4 und Verbindungen zu der Epitaxieschicht 3 über die Bereiche 10. Die Gesamtheit der Oxidschicht 28 wird weggeätzt, und die Gesamtheit der polykristallinen Schicht 27 wird dotiert mit Ionen einer gewünschten Polarität, beispielsweise durch Ionenimplantation. Der Widerstand dieser Teile der Schicht 27, welche bedeckt waren durch die Oxidschicht 28 mit der starken negativen n&spplus;-Dotierung, wird auf diese Art und Weise bestimmt. Die starke n&spplus;-Dotierung wird beeinflußt in einem sehr kleinen Ausmaß durch die Ionenimplantation. Diese Bereiche der polykristallinen Schicht 27, welche zurückzubehalten sind, werden definiert mit einer Maske 31 in einem weiteren photolithographischen Maskierungsverfahren, wie in Figur 7 illustriert. Die Teile der polykristallinen Schicht 27, welche freigelegt sind zwischen den Teilen der Maske 31, werden weggeätzt, um somit die elektrische Kontaktschicht 7, die Kontaktschicht 8, die Verbindungsschicht 9, die Widerstandsschicht 14 und die Kondensatorbeschichtungen 15 und 18, wie in Figur 2 illustriert, zurückzulassen. Polykristalline Kontaktschichten 32 für die Emitterdiffusionen 30 in den Komponentenbereichen 4 werden ebenfalls zurückgelassen durch die Schicht 27, wie in Figur 8 illustriert. Es sollte bemerkt werden, daß falls keine Widerstandsschicht 14 erwünscht ist, die Oxidschicht 28 ausgelassen werden kann von dem Verfahren, und die Gesamtheit der polykristallinen Schicht 27 stark negativ n&spplus;-dotiert wird. Wie zuvor erwähnt, sind die Kontaktschichten 32 nur schematisch in Figur 1 angedeutet. Die zweite Siliziumdioxidschicht 11 wird abgeschieden auf der Siliziumdioxidschicht 5 und den polykristallinen Schichten. Löcher für elektrische Verbindungen werden geätzt in die Schicht 11 mittels eines photolithographischen Maskierungsprozesses, der nicht detailliert in den Figuren gezeigt ist. Eine metallische Schicht wird abgeschieden über die Schicht 11, und ein Muster von Metalleitern wird geätzt mit der Hilfe eines photolithographischen Maskierungsprozesses, wobei von den Leitern der Leiter 12 in Figur 8 gezeigt ist. Die Siliziumdioxidschutzschicht 13 wird angelegt über die Schicht 11 und die Metalleiter. Löcher werden gebildet in der Schutzschicht 13 mittels des photolithographischen Maskierungsprozesses, der nicht gezeigt ist. Die metallischen Leiter können durch diese Löcher durchgestreckt werden zum Verbinden dieser Leiter elektrisch mit externen Verbindungen einer Kapsel (nicht gezeigt) zum Verkapseln der integrierten Schaltung 1, und zwar mit Hilfe leitender Drähte.
  • Die vorher beschriebene integrierte Schaltung 1 wird gebildet aus Silizium, obwohl es verstanden werden wird, daß andere halbleitende Materialien benutzt werden können, wie z.B. Galliumarsenid. Der Typ der der Dotierung, dem beispielsweise das Substrat 2 und die Epitaxieschicht 3 unterliegen, kann gewählt werden in einer für den Durchschnittsfachmann wohlbekannten Art und Weise. Obwohl die Erfindung beschrieben worden ist mit Bezug auf einer Ausführungsform, bei der die Epitaxieschicht 3 auf dem Substrat 2 liegt, ist das nicht eine Voraussetzung für die Erfindung, da die Erfindung direkt auf dem Substrat 2 oder auf einer Halbleiterschicht, welche elektrisch isoliert ist auf ihrer Unter-Oberfläche durch eine Dielektrikum, praktiziert werden kann.
  • Das beschriebene Vefahren, bei dem die polykristalline Schicht 27 benutzt wird für einige integrierte Schaltungsfunktionen, erzielt einige Vorteile. Beispielsweise können im Vergleich mit bekannten Verfahren eine oder mehrere photolithographische Maskierungsschritte vermieden werden, und die elektrische Verbindung der Abschirmung 8 kann vereinfacht werden. Das Verfahren bringt ebenfalls Vorteile in der Verbindung anderer Schaltungen und in einer Oberflächenersparnis, obwohl die polykristalline Schicht die Komponenten der Schaltung hinreichend voneinander beabstandet sein müssen zum Vermeiden, daß die Durchbruchsspannung der Komponenten einen negativen Einfluß hat. Dies kommt von der Tatsache, daß die vorher erwähnten Teile der polykristallinen Schicht verbunden sind mit dem Potential der Epitaxieschicht. Diese Verbindung jedoch unterstützt beim Beibehalten der Durchbruchsspannung in den Bereichen, wo ein metallischer Leiter eines nachteiligen Potentials eine stark dotierte Bereich in der Epitaxieschicht kreuzt, beispielsweise die Bereich 10 in Figur 1. Die Verbindungsbereich 7 erstreckt sich lateral über den Bereich 10 und bildet eine Abschirmung, welche auf dem Potential der Epitaxieschicht 3 liegt Diese Abschirmung dient zum Abschirmen eines nachteiligen Potentials des Leiters 12 und hält die Durchbruchsspannung des Bereichs 10 aufrecht.

Claims (7)

1. Integrierte Bipolartransistorschaltung (1) mit:
- einer Halbleiterschicht (3), welche mit Ionen einer erwünschten Polarität (n) dotiert ist,
- gegenseitig beabstandeten Komponentenbereichen < 4, 16, 23) in der Halbleiterschicht-Oberfläche, von denen zumindest zwei Bipolartransistorbereiche (4) dotiert sind mit Ionen von zur Halbleiterschicht (3) entgegengesetzter Polarität (p),
- einer ersten isolierenden Halbleiteroxidschicht (5) auf der Halbleiterschicht mit Ausschnitten (6) zur elektrischen Verbindung mit der Halbleiterschicht (3)< und
- Schichten von polykristallinem Halbleitermaterial auf der Halbleiteroxidschicht (5), wobei die integrierte Schaltung (1) vorgesehen ist zur Verbindung mit einer Spannung (Vc), welche größer ist als eine Feldschwellspannung, um ein Auftreten einer Ladungsinversion in der Halbleiterschicht (3) zu verursachen,
wobei die polykristallinen Halbleiterschichten beinhalten:
eine elektrische Kontaktschicht (7) zum Kontaktieren des Bipolartransistors der integrierten Schaltung (1) über die Halbleiterschicht (3), wobei die Kontaktschicht starkt dotiert (n&spplus;) ist mit Ionen derselben Polarität wie die Halbleiterschicht (3) und welche sich erstreckt in die Ausschnitte (6), die zur elektrischen Verbindung mit der Halbleiterschicht (3) vorgesehen sind;
- eine Abschirmungsschicht (8), welche stark dotiert ist (n&spplus;) mit Ionen der gleichen Polarität, wie die Halbleiterschicht (3) und die Abschirmung bildet, wobei die Abschirmungsschicht (8) sich über einen Bereich zwischen den vorher genannten zwei Bipolartransistorbereichen (4) erstreckt; und
- eine Verbindungsschicht (9), welche starkt dotiert ist (n&sbplus;) mit Ionen derselben Polarität wie die Halbleiterschicht (3) und welche sich erstreckt zwischen der Kontaktschicht (7) und der Abschirmungsschicht (8) und diese Schichten elektrisch verbindet, wobei die Abschirmungsschicht (8) elektrisch einen Bereich der Halbleiterschicht (3) abschirmt gegen den Einfluß eines nicht erwünschten elektrischen Potentials auf die obere Oberfläche der integrierten Schaltung (1).
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schichten des polykristallinen Halbleitermaterials weiterhin zumindest eine Widerstandsschicht (14) beinhalten, welche dotiert ist mit Ionen einer erwünschten Polarität auf einen erwünschten Dotiertungsgrad und welche einen elektrischen Widerstand der integrierten Schaltung (1) bildet.
3. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schichten des polykristallinen Halbleitermaterials weiterhin zumindest eine Kondensatorschicht (15, 18) beinhalten, welche stark dotiert ist mit Ionen einer erwünschten Polarität und welche eine elektrisch leitende Beschichtung eines Kondensators in der integrierten Schaltung (1) bildet.
4. Integrierte Schaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Schichten polykristallinen Halbleitermaterials (7, 8, 9, 14, 15, 18) Teile einer gemeinsamen polykristallinen Halbleiterschicht (27) auf der Halbleiteroxidschicht (5) bilden.
5. Verfahren zum Herstellen der Bipolartransistorschaltung nach Anspruch 1, umfassend die Schritte:
- Oxidieren der Oberfläche einer Halbleiterschicht (3), dotiert mit Ionen einer erwünschten Polarität (n), zum Bilden einer ersten Isolationsschicht (5) von Halbleiteroxid;
- Bilden von Fenstern, (22) in gegenseitig beabstandeter Beziehung in der ersten Halbleiteroxidschicht (5) mit der Hilfe von zumindest einer Komponentenmaske (21);
- Dotieren von zumindest zwei Komponentenbereichen (4) durch die Fenster mit Ionen mit einer Polarität (p), die der der Halbletierschicht (3) entgegengesetzt ist, um damit die Oberfläche der Komponentenbereiche (4) zu oxidieren.
- Ätzen von Ausschnitten (6) zur elektrischen Verbindung durch die ersten Halbleiteroxidschichten mit der Hilfe einer ersten Ätzmaske;
- Anlegen einer Schicht (27) von polykristallinem Halbleitermaterial über zumindest einen Teil der ersten Schicht des Halbleiteroxids (5), wobei die polykristalline Schicht (27) einen Bereich überdeckt über zumindest die Komponentenbereiche (4), über den Bereich zwischen zumindest zwei der Komponentenbereiche (4) und über die geätzten Ausschnitte (6);
- starkes Dotieren (n&spplus;) der polykristallinen Schicht (27) mit Ionen derselben Polarität (n) wie der der Halbleiterschicht (3);
- Wegätzen von Teilen der polykristallinen Schicht (27) mit der Hilfe einer zweiten Ätzmaske (31), um somit in der Schicht (27) zumindest eine elektrische Kontaktschicht (7) zum Kontaktieren des Bipolartransistors in der integrierten Schaltung (1) über die Halbleiterschicht zurückzulassen, wobei die Kontaktschicht (7) sich erstreckt in die Ausschnitte (6) zum elektrischen Verbinden der Halbleiterschicht (3), einer Abschirmungsschicht (8), welche die elektrische Abschirmung bildet und welche sich erstreckt über einen Bereich zwischen den zwei der Komponentenbereiche, welche die Bipolartransistorbereiche (4) sind, und eine Verbindungsschicht (9), welche sich erstreckt zwischen der Kontaktschicht (7) und der Abschirmungsschicht (8) und diese Schichten elektrisch verbindet.
6. Verfahren nach Anspruch 5, wobei zumindest einer der Komponentenbereiche ein Kondensatorbereich (16, 23) ist, gekennzeichnet durch Wegätzen von Teilen der polykristallinen Schicht (27), so daß die zweite Ätzmaske (31) zumindest eine Kondensatorschicht (15, 18> über dem Kondensatorbereich zurücklassen wird.
7. Verfahren nach Anspruch 5, gekennzeichnet durch die Schritte:
- Anlegen einer Diffusionsblockierschicht (28), in der Fenster (29) gebildet sind, an die polykristalline Schicht (27);
- starkes (n&spplus;) Dotieren der polykristallinen Schicht nur durch diese Fenster (29);
- Entfernen der Diffusionsblockierschicht (28);
- Dotieren der polykristallinen Siliziumschicht (27) auf einen erwünschten Grad mit Ionen einer erwünschten Polarität; und
- Wegätzen von Teilen der polykristallinen Schicht (27) in einer Weise, daß die zweite Ätzmaske (31) eine Widerstandsschicht (14) zurücklassen wird, welche sich erstreckt unter einem Abstand von diesen Bereichen der polykristallinen Schicht (27), welche stark dotiert (n&spplus;) sind, durch die Fenster (29) in der Diffusionsblockierschicht (28).
DE69109929T 1990-04-20 1991-03-20 Integrierte Schaltungsanordnung mit Abschirmungsvorrichtung und Verfahren zu ihrer Herstellung. Expired - Fee Related DE69109929T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9001403A SE466078B (sv) 1990-04-20 1990-04-20 Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen

Publications (2)

Publication Number Publication Date
DE69109929D1 DE69109929D1 (de) 1995-06-29
DE69109929T2 true DE69109929T2 (de) 1995-11-02

Family

ID=20379222

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69109929T Expired - Fee Related DE69109929T2 (de) 1990-04-20 1991-03-20 Integrierte Schaltungsanordnung mit Abschirmungsvorrichtung und Verfahren zu ihrer Herstellung.

Country Status (5)

Country Link
US (1) US5196723A (de)
EP (1) EP0453424B1 (de)
JP (1) JP3311759B2 (de)
DE (1) DE69109929T2 (de)
SE (1) SE466078B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541442A (en) * 1994-08-31 1996-07-30 International Business Machines Corporation Integrated compact capacitor-resistor/inductor configuration
KR20000064650A (ko) 1996-03-22 2000-11-06 에를링 블로메, 타게 뢰브그렌 반전도성기판의표면에배열된반도체부품과그제조방법및반도체구조안에차폐된전기신호전도체및그제조방법
SE511816C3 (sv) * 1996-06-17 2000-01-24 Ericsson Telefon Ab L M Resistor innefattande en resistorkropp av polykristallint kisel samt foerfarande foer framstaellning av en saadan
JP2000513877A (ja) * 1997-04-28 2000-10-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 横形ｍｏｓトランジスタデバイス
US6836022B2 (en) * 2003-02-13 2004-12-28 Medtronic, Inc. High voltage flip-chip component package and method for forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4836598B1 (de) * 1969-09-05 1973-11-06
US3602782A (en) * 1969-12-05 1971-08-31 Thomas Klein Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer
US3751722A (en) * 1971-04-30 1973-08-07 Standard Microsyst Smc Mos integrated circuit with substrate containing selectively formed resistivity regions
US3787717A (en) * 1971-12-09 1974-01-22 Ibm Over voltage protection circuit lateral bipolar transistor with gated collector junction
JPS55123157A (en) * 1979-03-16 1980-09-22 Oki Electric Ind Co Ltd High-stability ion-injected resistor
US4430663A (en) * 1981-03-25 1984-02-07 Bell Telephone Laboratories, Incorporated Prevention of surface channels in silicon semiconductor devices
US4613886A (en) * 1981-07-09 1986-09-23 Intel Corporation CMOS static memory cell
US4764800A (en) * 1986-05-07 1988-08-16 Advanced Micro Devices, Inc. Seal structure for an integrated circuit

Also Published As

Publication number Publication date
EP0453424A1 (de) 1991-10-23
SE9001403D0 (sv) 1990-04-20
SE9001403L (sv) 1991-10-21
US5196723A (en) 1993-03-23
EP0453424B1 (de) 1995-05-24
SE466078B (sv) 1991-12-09
JPH0661435A (ja) 1994-03-04
JP3311759B2 (ja) 2002-08-05
DE69109929D1 (de) 1995-06-29

Similar Documents

Publication Publication Date Title
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE3789350T2 (de) Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete.
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE69127837T2 (de) Hochgeschwindigkeits-SOI-Bauelement und Herstellungsverfahren dafür
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
EP0101000A2 (de) Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung
DE2915024A1 (de) Halbleiterbauelement
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE68905487T2 (de) Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten.
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2717218A1 (de) Mitintegrierter halbleiteruebergang niedriger durchbruchsspannung als schutzelement
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
EP0271599A1 (de) Kollektorkontakt eines integrierten Bipolartransistors
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE69017798T2 (de) Dünnfilm-MOS-Transistor, bei dem die Kanalzone mit der Source verbunden ist, und Verfahren zur Herstellung.
DE69109929T2 (de) Integrierte Schaltungsanordnung mit Abschirmungsvorrichtung und Verfahren zu ihrer Herstellung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee