DE69109468T2 - Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren. - Google Patents

Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren.

Info

Publication number
DE69109468T2
DE69109468T2 DE69109468T DE69109468T DE69109468T2 DE 69109468 T2 DE69109468 T2 DE 69109468T2 DE 69109468 T DE69109468 T DE 69109468T DE 69109468 T DE69109468 T DE 69109468T DE 69109468 T2 DE69109468 T2 DE 69109468T2
Authority
DE
Germany
Prior art keywords
semiconductor
group
tracks
metallization
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69109468T
Other languages
English (en)
Other versions
DE69109468D1 (de
Inventor
Giuseppe Ferla
Cesare Ronsisvalle
Pier Enrico Zani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Ansaldo Transporti SpA
Original Assignee
Ansaldo Transporti SpA
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ansaldo Transporti SpA, SGS Thomson Microelectronics SRL filed Critical Ansaldo Transporti SpA
Application granted granted Critical
Publication of DE69109468D1 publication Critical patent/DE69109468D1/de
Publication of DE69109468T2 publication Critical patent/DE69109468T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine elektronische Leistungsanordnung, die durch eine Reihe parallelgeschalteter elementarer Halbleiterbauelemente gebildet ist, sowie auf ein zugehöriges Herstellungsverfahren.
  • Elektronische Leistungsanordnungen vom Halbleitertyp werden gewöhnlich entweder mit einem einzigen mehr oder weniger großflächigen Halbleiterbauelement vorgesehen, z.B. einem Thyristor, oder mit einer Mehrzahl körperlich getrennter Halbleiterbauelemente, die parallel zueinander auf isolierten modularen Einheiten angeordnet, welche in einer einzigen Baugruppe enthalten sind. Elektronische Leistungsanordnungen mit einem einzigen Bauelement haben Grenzen wegen des begrenzten Wertes lieferbarer Leistung oder, falls sie für Hochleistungen mit Ausgangsstrom zwischen 1000A und 3000A ausgelegt sind, wegen ihrer weniger leichten Steuerbarkeit und ihrer begrenzten Schaltgeschwindigkeit. Eine Hochleistungsanordnung mit einem einzigen Bauelement ist im Handel unter dem Namen "Press Pack" bekannt.
  • Elektronische Leistungsanordnungen mit einer Mehrzahl körperlich getrennter Bauelemente haben Nachteile, weil die Verfahren zum Zusammenbau komplizierter sind, und in Anordnungen für höhere Lestung wird beträchtlich mehr Platz belegt als in Anordnungen, die bei gleicher Leistung ein einziges Bauelement enthalten.
  • Aus der EP-A-0 326 780 ist ein Leistungstransistor mit einer Mehrzahl parallelgeschalteter und monolithisch integrierter bipolarer Flächentransistoren bekannt. Um einen möglicherweise fehlerhaften Betrieb des Transistors zu vermeiden, sind die Kontaktverbindungen vom Kollektor jedes Bauelementes zu einer gemeinsamen Kollektorleitung mit einem schmelzbaren Teil versehen. Sogar die Basis kann mit einem schmelzbaren Verbindungsteil versehen sind. Wenn ein Transistor fehlerhaft wird, brennt die schmelzbare Verbindung durch, und der Transistor wird abgetrennt.
  • Der Zweck der vorliegenden Erfindung ist die Ausbildung von Leistungsanordnungen und insbesondere von Anordnungen sehr hoher Leistung, die frei von den oben erwähnen Nachteilen sind.
  • Diese und andere Zwecke werden durch eine Anordnung und dudrch ein Herstellungsverfahren erfüllt, wie sie in den untenstehenden Patentansprüchen beschrieben und gekennzeichnet sind.
  • Die Merkmale der vorliegenden Erfindung werden verdeutlicht durch die nachfolgende Beschreibung und die angefügten Zeichnungen, die sich auf mögliche, nicht als Einschränkung anzusehende Ausführungsbeispiele beziehen. In den Zeichnungen zeigen:
  • Fig. 1 eine Schnittansicht einer Ausführungsform einer erfindungsgemäßen Anordnung;
  • Fig. 2 eine auseinandergezogene perspektivische Darstellung der Anordnung nach Fig. 1;
  • Fig. 3 eine Draufsicht auf die Siliziumscheibe der Figuren 1 und 2;
  • Fig. 4 eine Unteransicht der Kontaktscheibe der Figuren 1 und 2;
  • Fig. 5 eine Schnittansicht der vorstehend genannten Kontakt scheibe;
  • Fig. 6 eine vergrößerte Draufsicht auf eine metallische Bahn des Netzwerkes metallischer Bahnen auf der Oberseite der Siliziumscheibe nach Fig. 3, und
  • Fig. 7 eine Ersatzschaltung einer elementaren Leistungsanordnung des MCT-Typs.
  • Die Figuren 1 und 2 zeigen zwei Ansichten, nämlich eine Schnittansicht und eine auseinandergezogene perspektivische Darstellung einer erfindungsgemäßen Leistungsanordnung. Die Bedeutung der verschiedenen dort gezeigten Teile ist folgende:
  • 1 und 2: Vernickelte Kupferplatten, welche die Kathode bzw. die Anode der Anordnung bilden;
  • 3 und 4: Molybdän- oder Wolframplatte;
  • 5: Kontaktscheibe aus versilbertem Kupfer oder aus Silber oder aus Molybdän;
  • 6: Siliziumscheibe;
  • 7: Kontaktplatte aus versilbertem Kupfer oder silber oder aus Molybdän;
  • 8, 9 und 10: Flansch aus vernickeltem Kupfer;
  • 11: Kunststoffring zur Positionierung der Siliziumscheibe im Behälter;
  • 12: Behälterkörper aus Porzellan;
  • 13: Kanal und Anschluß der Steuerelektrode;
  • 14: Drahtförmiges Metallelement zum Eingeben des Steuersignals, wobei der Endteil aus einer Spiralfeder besteht.
  • Die Fig. 3 ist eine Draufsicht auf die Siliziumscheibe 6 der Figuren 1 und 2, die einen Durchmesser von 5 Zoll hat. Man erkennt ein Gitter aus 15 vertikalen Linien und 15 horizontalen Linien, die insgesamt 144 blanke viereckige Flächen umgrenzen. Diese Flächen repräsentieren die gleiche Anzahl elementarer Kathodenmetallisierungen, d.h. metallisierte Flächen z.B. aus Aluminium auf der Oberfläche der Scheibe, die voneinander isoliert sind und deren jede einen darunterliegenden Teil der Scheibe abgrenzt, d.h. einen Chip, in welchem ein elementares Halbleiterbauelement vorgesehen ist, dessen Kathodenzone in Kontakt mit der oberen elementaren Metallisierungsfläche ist.
  • Die untenliegende Seite der Scheibe (nicht gezeigt) ist vollständig metallisiert und bildet die gemeinsame Anodenelektrode, zu welcher die Anoden der einzelnen elementaren Bauelemente führen.
  • Die fünfzehn vertikalen und horizontalen Linien in Fig. 3 stellen eine Reihe metallischer Bahnen aus Aluminium dar (Bus), die seitlich an den oben erwähnten elementaren Kathodenmetallisierungen entlanglaufen und davon isoliert sind und welche die Funktion von Zuleitungsbahnen haben, um das Steuersignal an die Steuerelektroden der verschiedenen elementaren Leistungsbauelemente zu verteilen. Die besagten Metallisierungsbahnen haben an jeder Überkreuzung Verbindungspunkte und führen zu einer gemeinsamen viereckigen Metallisierungsfläche 31 (Steueranschlußfleck) in der Mitte der oberen Oberfläche der Scheibe, wobei diese Metallisierungsfläche als gemeinsamer Steueranschluß wirkt, zu welchem alle Steuerelektroden der verschiedenen elementaren Halbleiterbauelemente führen.
  • Die Fig. 6 ist eine vergrößerte nicht-maßstäbliche Darstellung der metallischen Bahnen, gesehen in einem Schnitt zwischen zwei vertikal aufeinanderfolgenden Kreuzungen. Im einzelnen stellen die gezeigten Teile dort folgendes dar:
  • A: rechte Randlinie der Kathodenmetallisierung des linksliegenden Chips;
  • B: linke Randlinie der Kathodenmetallisierung des rechtsliegenden ChipsM;
  • EF: Linien&sub1; die im Inneren zwischen sich einen vertikalen mittleren Bus eingrenzen, der zwischen den oben genannten Rändern verläuft und an den oberen und unteren Kreuzungen mit anderen, horizontalen Mittelbussen verbunden ist, die genauso wie dieser Bus sind;
  • CD: Linien, die im Inneren zwischen sich eine metallische Bahn eingrenzen, die als ein seitlicher Steuerbus für den linksliegenden Chip bewirkt und entlang den vier Seiten der Kathodenmetallisierung des Chip verläuft und davon isoliert ist; sie ist außerdem von den um den Chip herum verlaufenden Mittelbussen isoliert, ausgenommen an vier Verbindungspunkten, jeweils einem für jede Seite des Chips; für die rechte Seite des linksliegenden Chips ist dieser Verbindungspunkt am Mittelbus durch eine metallische Strombrücke 61 dargestellt, die aus demselben Metallfilm besteht wie die Bahnen;
  • GH: Hier gelten die gleichen Bemerkungen wie für die Linien CD, allerdings für den rechtsliegenden Chip; die Linien GH begrenzen zwischen sich eine Metallbahn, die als ein seitlicher Steuerbus für den rechtsliegenden Chip wirkt, der entlang den vier Seiten der Kathodenmetallisierung des Chips verläuft und davon isoliert ist; sie ist außerdem von den um den Chip verlaufenden Mittelbussen isoliert, ausgenommen an vier Verbindungspunkten, jeweils einer für jede Seite des Chips; für die linke Seite des rechtsliegenden Chip ist dieser Verbindungspunkt mit dem Mittelbus durch die Metallbrücke 62 dargestellt, die ebenfalls aus demselben Metallfilm wie die Bahnen besteht.
  • Die Beschreibung eines Abschnittes metallischer Bahnen zwischen zwei vertkal aufeinanderfolgenden Kreuzungen gilt natürlich auch, mit den nötigen Abänderungen, für einen mittleren Abschnitt zwischen zwei horizontal aufeinanderfolgenden Kreuzungen.
  • Der seitliche Steuerbus eines jeden Chip ist in einer Weise, die in den Figuren nicht gezeigt, aber für den Fachmann einsichtig ist, mit der Steuerelektrode des im Chip vorgesehenen elementaren Bauelementes verbunden. Dieses Bauelement kann vom MOS-Typ (Leistungs-MOS, IGBT, MCT) oder bipolar (SCR, GTO, BJT) sein. Wenn ein MCT-Bauelement (gesteuerter MOS- Thyristsor) verwendet wird, von welchem die Fig. 7 die elektrische Ersatzschaltung zeigt (in dieser Figur stellen A', G' und C' die Anode bzw. Gateelektrode bzw. Kathode dar, T1 und T2 stellen zwei Bipolartransistoren dar, M1 einen MOS- Transistor mit N-Kanal und M2 einen MOS-Transistor mit P- Kanal), dann wird der Steuerbus eines jeden Chip mit der darunterliegenden Polysilicium-Gateschicht der beiden mit P- Kanal bzw. N-Kanal ausgelegten MOS-Elemente des MCT-Bauelementes verbunden sein.
  • Aus Vorstehendem wird deutlich, daß die Steuerelektrode eines jeden elementaren Bauelementes elektrisch mit dem gemeinsamen Steueranschluß (Anschlußfleck 31) über die seitlichen Steuerbusse eines jeden Chip, die zugehörigen Verbindungspunkte mit den Mittelbussen und die Mittelbusse selbst verbunden ist.
  • Wie in Fig. 4 in einer Unteransicht und in Fig. 5 in einer Schnittansicht entlang der Ebene A-A der Fig. 4 gezeigt ist, hat die Kontaktscheibe 5 an der Unterseite ein Gitter von Nuten, welches die gleiche Anordnung bildet wie das Gitter der Metallisierungsbahnen an der Oberseite der Halbleiterscheibe. Diese Nuten unterteilen die Unterseite der Kontaktscheibe in 144 viereckige Reliefblöcke, welche die Funktion haben, die elementare Kathodenmetallisierung zu kontaktieren und dabei einen Kontakt mit den mittleren und seitlichen Bussen der Halbleiterscheibe zu vemeiden. Zu dieser Vermeidung genügt es, die Nutbreite adäquat zu bemessen. In der Mitte der Kontaktscheibe befindet sich eine viereckige Öffnung 41, die so ausgelegt ist, daß das Anschlußfederstück des Eingangsdrahtes 14 für das Steuersignal hindurchtreten kann.
  • Die Unterteilung der Metallisierungsbahnen der Halbleiterscheibe in Mittel- und Seitenbusse und das Vorhandensein von Verbindungspunkten zwischen den Seiten- und Mittelbussen gewinnen ihre Bedeutung im Lichte der nachfolgenden Betrachtungen.
  • Der Fall, daß die elementaren Bauelemente in einer Siliziumscheibe des in Fig. 3 gezeigten Typs alle am Ende des Herstellungsprozesses einsatzfähig sind, ist rein theoretisch. In Wirklichkeit müssen alle Bauelemente in der Scheibe am Ende der Herstellung einer Abnahmeprüfung unterworfen werden.
  • Normalerweise sind nach dieser Prüfung einige Bauelemente (Chips) fehlerhaft und müssen daher im vorliegenden Fall elektrisch unwirksam gemacht werden. Die oben angegebenen strukturellen Merkmale für die Anordnung gemäß der vorliegenden Erfindung dienen vorteilhafterweise diesem Zweck.
  • Es sei z.B. angenommen, daß sich der Chip 32 der Fig. 3 bei Kontrolle als fehlerhaft erwiesen hat. In diesem Fall wird er unwirksam gemacht, indem die Verbindungspunkte zwischen jedem Seitenbus und den benachbarten Mittelbussen eliminiert werden, ebenso wie der Kontakt seiner Kathodenmetallisierung mit der Kontaktscheibe 5.
  • Die Eliminierung der Verbindungspunkte ist sehr einfach. Unter der Annahme, daß der Bus nach Fig. 6 auf der rechten Seite des Chip 32 liegt, genügt es zur Eliminierung des rechten Verbindungspunktes, in der Strombrücke 61 einen genügend starken Strom zum Durchschmelzen fließen zu lassen, z.B. durch Anlegen zweier Elektroden entgegengesetzter elektrischer Polarität an die beiden verbreiterten Bereiche 63 und 64 der Fig. 6. Das gleiche gilt für die anderen Verbindungspunkte der Seitenbusse des Chips 32. Man erkennt somit, daß die genannten Verbindungspunkte zwischen den Seiten- und Mittelbussen auch die nützliche Funktion von Schmelzsicherungen erfüllen.
  • Zur Eliminierung des Kontaktes zwischen der Kathodenmetallisierung des Chips 32 und der Kontaktscheibe 5 dürfen keine entsprechenden viereckigen Kontaktreliefs (52 in den Figuren 4 und 5) in der Kontaktscheibe sein.
  • Um dies zu erreichen, gibt es zwei Verfahrenswege:
  • 1) die Kontaktscheibe 5 wird nach der Abnahmeprüfung des Chips vorgesehen, und dann wird eine Fotoätzmaske der Kontaktscheibe angewandt, welche den Reliefblock 52 ausschließt, oder
  • 2) vor der Abnahmeprüfung wird eine Kontaktscheibe 5 vorgesehen, die alle Kontaktreliefs hat, und dann wird nach der Chipprüfung der Reliefblock 52 mechanisch entfernt, z.B. mit einem Stufenschneidgerät.
  • Es wird außerdem sehr zweckmäßig sein, an die Stelle des fehlenden metallenen Reliefblockes 52 eine dünne Lage aus lsoliermaterial vorzusehen, z.B. eine mit Klebstoff befestigte Lage aus Glimmer, um irgendwelche elektrischen Entladungen zwischen der Kathode und der Anode des fehlerhaften Leistungsbauelementes während des Betriebs zu verhindern.
  • Sobald die fehlerhaften Chips in der oben beschriebenen Weise desaktiviert worden sind, ist die Anordnung fertig zum Zusammenbau. Die Siliziumscheibe, die Kontaktscheibe, die Kontaktplatte und die beiden Molybdän- oder Wolframplatten werden im Keramikkörper 12 gemäß der in den Figuren 1 und 2 gezeigten Anordnung eingesetzt. Anschließend wird gemäß der bekannten Technik für die "Press-Pack"-Verkapselung die Anordnung geschlossen und permanent versiegelt, indem die Kupferflansche in reiner Stickstoffatmosphäre verschweißt werden, wobei Stickstoff am Ende in der Verkapselung eingeschlossen bleibt.
  • Wenn die Anordnung verschlossen worden ist und die Metallplatten 1 und 2 an ihr angebracht worden sind, ist die Anordnung zum Einbau bereit. In der eingebauten Anordnung werden die internen Kontakte (Anode, Kathode und Gateelektrode) zum Anschließen der internen Bauelemente an die externe Schaltung des Benutzers durch freie Druckkontakte geschaffen. Genauer gesagt bestehen die Anoden- und Kathodenkontakte aus Kupferpolen der "Press-Pack"-Kapsel, die, wenn sie unter ausreichenden Drücken stehen, den Durchgang von Tausenden von Ampere und die Ableitung der im Leistungsbauelement erzeugten Wärme sicherstellen, während der Gatekontakt durch den Druck gewährleistet wird, der von der Anschlußfeder des Drahtes 14 auf den Anschlußfleck 31 in der Mitte der Halbleiterscheibe ausgeübt wird, wobei der Draht 14 als Verbindung nach draußen durch den Kanal 13 dient, der durch die Keramik der Press- Pack-Kapsel führt (Figuren 1 und 2).
  • Die Vorteile der oben beschriebenen Anordnungen sind offensichtlich. Insbesondere macht die Anordnung folgendes möglich:
  • - Erzielung von Schaltgeschwindigkeiten und einer Steuerleichtigkeit, wie sie typisch für Bauelemente kleiner Leistung sind, und gleichzeitig der wie bei einem einzelnen Bauelement beanspruchte verminderte Platzbedarf für Anordnungen höherer Leistung;
  • - Minimierung des von den verschiedenen parallel angeordneten elementaren Bauelementen eingenommenen Raumes durch Verwendung derselben Halbleiterscheibe, auf der sie geschaffen wurden;
  • - Verwendung einer bereits auf dem Markt befindlichen Verkapselung (Press-Pack) mit exzellenten Wärmeableitungseigenschaften;
  • - Zusammenbau mit extremer Leichtigkeit und Geschwindigkeit infolge der besonderen Struktur der Kontaktscheibe 5, der Anordnung der metallischen Gate-Bahnen und des Vorhandenseins von Verbindungspunkten (Schmelzsicherungen) zwischen den Mittel- und Seitenbussen, was eine schnelle und sichere Desaktivierung fehlerhafter Bauelemente erlaubt;
  • - Schaffung von Leistungsanordnungen, insbesondere von Anordnungen in MOS-Technik, mit guter Ausbeute.
  • Natürlich sind an den oben beschriebenen bevorzugten Ausführungsformen zahlreiche Modifikationen, Anpassungen und Änderungen möglich, ebenso wie der Austausch von Elementen mit anderen funktional gleichwertigen Elementen, ohne den Bereich der nachstehenden Patentansprüche zu verlassen.
  • Eine solche Änderung könnte z.B. die Isolierung betreffen, die zwischen fehlerhaften Chips und der oberen Kontaktscheibe vorgesehen wird und auch durch eine andere Isolierlage als Glimmer oder gar durch die Stickstoffatmosphäre erreicht werden könnte, welche die Verkapselung füllt.
  • Eine weitere Änderung könnte die Verbindungspunkte zwischen den Seiten- und Mittelbussen betreffen, die auch in einer anderen Weise z.B. mit anderen Arten von Schmelzelementen geschaffen werden könnten.

Claims (17)

1. Halbleiteranordnung für Leistungsbetrieb mit:
- einer Anordnung von Halbleiterbauelementen, die parallelgeschaltet sind und auf einer einzigen Scheibe aus Halbleitermaterial gebildet sind, welche eine erste und eine zweite Hauptoberfläche hat, wobei jedes dieser Halbleiterbauelemente eine Anodenelektrode, eine Kathodenelektrode und eine Steuerelektrode hat;
- einer die genannte erste Oberfläche bedeckenden Metallschicht, die auf den Anodenelektroden der Halbleiterbauelemente gebildet ist;
- einer auf den genannten zweiten Oberflächen befindliche Anordnung diskreter Kathodenmetallisierungen, deren jede auf einer jeweils zugehörigen Kathodenelektrode eines Bauelementes gebildet ist;
- einer auf der zweiten Oberfläche gebildetete ersten Gruppe metallischer Bahnen, deren jede um den Rand einer jeweils zugeordneten Kathodenmetallisierung läuft, aber davon isoliert ist und sich in Kontakt mit der Steuerelektrode des betreffenden Bauelementes befindet;
- einer auf der zweiten Oberfläche befindliche zweite Gruppe miteinander verbundener metallischer Bahnen, wobei vertikale und horizontale Exemplare der Bahnen ein netzartiges Gitter bilden und an jeder Kreuzung miteinander verbunden sind und derart angeordnet sind, daß innerhalb jeder Masche des Gitters eine jeweils zugeordnete diskrete Kathodenmetallisierung und die zugeordnete Bahn der ersten Gruppe metallischer Bahnen liegen,
- einer gemeinsamen Steueranschluß-Metallisierungsfläche (31) in der Mitte der zweiten Oberfläche der Scheibe, wobei die zweite Gruppe miteinander verbundener metallischer Bahnen elektrisch mit dieser gemeinsamen Steueranschluß-Metallisierungsfläche verbunden ist,
wobei jedes Halbleiterbauelement mindestens ein ihm zugeordnetes schmelzbares Verbindungselement (61, 62) hat, welches auf der zweiten Oberfläche der Scheibe vorgesehen ist und die zugeordnete Bahn der ersten Gruppe von Metallisierungsbahnen mit der jeweils benachbaren Bahn der zweiten Gruppe miteinander verbundener metallischer Bahnen verbindet.
2. Halbleiteranordnung für Leistungsbetrieb nach Anspruch 1, dadurch gekennzeichnet, daß die metallischen Bahnen der ersten Gruppe und die miteinander verbundenen metallischen Bahnen der zweiten Gruppe verbreiterte Bereiche an ihren Verbindungspunkten mit den schmelzbaren Verbindungselementen (61, 62) haben.
3. Halbleiteranordnung für Leistungsbetrieb nach Anspruch 1, dadurch gekennzeichnet, daß die schmelzbaren Verbindungselemente (61, 62) aus dünnen metallischen Bahnen auf der zweiten Oberfläche der Scheibe bestehen.
4. Halbleiteranordnung für Leistungsbetrieb nach Anspruch 1, dadurch gekennzeichnet, daß sie schadhafte Bauelemente (32) aufweist und daß an jedem schadhaften Bauelement die metallischen Bahnen der ersten Gruppe vollständig von den miteinander verbundenen metallischen Bahnen der zweiten Gruppe isoliert sind.
5. Baueinheit, zusammengestellt aus einer Halbleiteranordnung für Leistungsbetrieb nach Anspruch 1 und einer metallenen Kontaktscheibe, gekennzeichnet durch eine die zweite Oberfläche der Halbleiterscheibe über ihre gesamte Ausdehnung kontaktierende metallische Kontaktscheibe, die eine der gemeinsamen Steueranschluß-Metallisierungsfläche der Halbleiterscheibe gegenüberliegende Öffnung hat und außerdem auf der die Halbleiterscheibe kontaktierenden Oberflälche eine Gruppe von Nuten entsprechend der ersten und der zweiten Gruppe von Bahnen hat, derart, daß sich eine Anordnung viereckiger Reliefblöcke ergibt, jeweils einer für jedes wirksame Halbleiterbauelement der Halbleiterscheibe, deren jeder die entsprechende Kathodenmetallisierung eines der Bauelemente kontaktiert.
6. Baueinheit nach Anspruch 5, dadurch gekennzeichnet, daß gegenüberliegend jedem schadhaften Bauelement (32) der Halbleiterscheibe der jeweils betreffende Reliefblock fehlt.
7. Baueinheit nach Anspruch 6, dadurch gekennzeichnet, daß an jedem schadhaften Bauelement der Halbleiterscheibe die Kathodenmetallisierung von der benachbarten metallenen Kontaktscheibe (5) durch eine Schicht aus Isoliermaterial isoliert ist.
8. Baueinheit nach Anspruch 7, dadurch gekennzeichnet, daß die Isoliermaterialschicht aus Glimmer besteht.
9. Baueinheit nach Anspruvh 5, dadurch gekennzeichnet, daß die metallene Kontaktscheibe (5) versilbertes Kupfer oder Silber oder Molybdän ist.
10. Verkapselte Halbleiteranordnung für Leistungsbetrieb, welche die Baueinheit nach Anspruch 5 oder 9 aufweist, dadurch gekennzeichnet, daß die Scheibe aus Halbleitermaterial und die metallene Kontaktscheibe (5) in einer Verkapselung vom Press- Pack-Typ angeordnet sind, welche folgendes aufweist:
- eine kontaktierende Platte (7) aus versilbertem Kupfer in Kontakt mit der ersten Oberfläche der Halbleiterscheibe (6);
- zwei Molybdän- oder Wolframplatten (3, 4), die über der metallenen Scheibe (5) bzw. der kontaktierenden Platte (7) liegen;
- einen Porzellankörper (12), der den Behälter der Halbleiterscheibe, der metallenen Kontaktscheibe, der kontaktierenden Platte und der Molybdän- oder Wolframplatten bildet;
- einen Kunststoffring (l11), der am Umfangsrand der Halbleiterscheibe vorgesehen ist, um deren Positionierung im Behälter zu gewährleisten;
- einen zur Einleitung des Steuerstroms dienenden isolierten Metalldraht (14), dessen Steueranschlußende aus einer Spiralfeder besteht, die durch die dem gemeinsamen Steueranschluß der Halbleiterscheibe gegenüberliegenden Öffnung der metallenen Kontaktscheibe (5) in Kontakt mit dem gemeinsamen Steueranschluß der Halbleiterscheibe steht;
- zwei oder mehr vernickelte Kupferflansche (8, 9, 10), die den Porzellankörper (12) verschließen, und
- zwei vernickelte Kupferplatten (1, 2), deren jede über jeweils einem der vorstehend genannten Flansche (8, 9, 10) liegt und welche die Kathode und die Anode der Kapseleinrichtung bilden.
11. Verfahren zur Herstellung einer Baueinheit einer Halbleiteranordnung für Leistungsbetrieb, die eine Anordnung parallelgeschalteter Halbleiterbauelemente enthält, und einer metallenen Kontaktscheibe, mit folgenden Schritten:
- Bildung einer Anordnung von Halbleiterbauelementen in einer Scheibe aus Halbleitermaterial, wobei jedes der Bauelemente eine Anodenelektrode, eine Kathodenelektrode und eine Steuerelektrode hat;
- Bildung einer Metallschicht, welche die erste Oberfläche bedeckt und auf den Anodenelektroden der Halbleiterbauelemente gebildet ist;
- Bildung einer Anordnung diskreter Kathodenmetallisierungen auf der zweiten Oberfläche, deren jede auf einer jeweiligen Kathodenelektrode eines Bauelementes gebildet ist;
- Bildung einer ersten Gruppe metallischer Bahnen auf der zweiten Oberfläche, wobei jede dieser Bahnen um den Umfang einer jeweils zugeordneten Kathodenmetallisierung läuft, aber davon isoliert ist und in Kontakt mit der Steuerelektrode des betreffenden Bauelementes steht;
- Bildung einer zweiten Gruppe miteinander verbundener metallischer Bahnen auf der zweiten Oberfläche, wobei vertikale und horizontale Exemplare dieser Bahnen ein netzartiges Gitter bilden und an jedem Kreuzungspunkt miteinander verbunden sind und derart angeordnet sind, daß innerhalb jeder Masche dieses Gitters eine jeweils zugeordnete diskrete Kathodenmetallisierung und die entsprechende Bahn der ersten Gruppe metallischer Bahnen liegt;
- Bildung einer gemeinsamen Steueranschluß-Metallisierungsfläche (31) in der Mitte der zweiten Oberfläche der Halbleiterscheibe, wobei die zweite Gruppe miteinander verbundener metallischer Bahnen mit der gemeinsamen Steueranschluß-Metallisierungsfläche elektrisch verbunden ist;
- Bildung mindestens eines schmelzbaren Verbindungselementes (61, 62) für jedes Halbleiterbauelement und diesem zugeordnet, wobei das schmelzbare Verbindungselement (61, 62) auf der zweiten Oberfläche der Halbleiterscheibe gebildet ist und die jeweilige Bahn der ersten Gruppe metallischer Bahnen mit der jeweils benachbarten Bahn der zweiten Gruppe miteinander verbundener metallischer Bahnen verbindet;
- Vorsehen einer metallenen Kontaktscheibe (5), welche über der zweiten Oberfläche der Halbleiterscheibe über deren gesamte Ausdehnung liegt und eine öffnung gegenüber der gemeinsamen Steueranschluß-Metallisierungsfläche (31) hat und außerdem auf der die Halbleiterscheibe kontaktierenden Oberfläche eine Gruppe von Nuten hat, die der ersten und der zweiten Gruppe von Bahnen entsprechen, so daß sich eine Anordnung viereckiger Reliefblöcke ergibt, einer für jedes Halbleiterbauelement der Halbleiterscheibe, und deren jeder die jeweils zugeordnete Kathodenmetallisierung eines der Bauelemente kontaktiert;
- Durchführung einer Abnahmeprüfung der Halbleiterscheibe zur Identifizierung irgendwelcher schadhafter Bauelemente;
- durch Schmelzen herbeigeführte Eliminierung der schmelzbaren Verbindungselemente (61, 62), welche den schadhaften Bauelementen entsprechen, und dadurch elektrische Trennung der schadhaften Bauelemente von der gemeinsamen Steueranschluß- Metallisierungsfläche (31);
- Eliminierung derjenigen Exemplare der Reliefblöcke, die zur Kontaktierung der entsprechenden Kathodenmetallisierung des schadhaften Bauelementes gedacht sind, und wahlfrei ein Ersatz dieser Exemplare der Reliefblöcke durch eine Schicht aus Isoliermaterial.
12. Verfahren zur Herstellung einer Halbleiteranordnung für Leistungsbetrieb nach Anspruch 1, dadurch gekennzeichnet, daß die Reliefblöcke, die zur Kontaktierung der entsprechenden Kathodenmetallisierungen der schadhaften Bauelemente gedacht sind, durch Entfernen mittels eines Stufenschneidgerätes eliminiert werden.
13. Verfahren nach Anspruch 11, wobei die Schritte zur Eliminierung von Exemplaren derjenigen Reliefblöcke, die zur Kontaktierung der entsprechenden Kathodenmetallisierung der schadhaften Bauelemente und den wahlfreien Austausch durch eine Schicht aus Isoliermaterial gedacht sind, ersetzt werden durch den Schritt eines Beschichtens der Kathodenmetallisierung des schadhaften Bauelementes mit einer Schicht aus Isoliermaterial.
14. Verfahren nach Anspruch 11 oder 13, dadurch gekennzeichnet, daß die schmelzbaren Verbindungselemente in Form dünner metallischer Bahnen auf der zweiten Oberfläche der Halbleiterscheibe vorgesehen werden.
15. Verfahren nach Anspruch 11 oder 13, dadurch gekennzeichnet, daß die metallischen Bahnen der ersten Gruppe und die miteinander verbundenen Bahnen der zweiten Gruppe mit verbreiterten Flächen an den Verbindungspunkten zu den schmelzbaren Verbindungselementen ausgestattet werden.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Eliminierung der schmelzbaren Verbindungselemente durchgeführt wird, indem durch die schmelzbaren Verbindungselemente ein zum Schmelzen genügend starker Strom geleitet wird, wobei das Anlegen des Schmelzstroms an ein schmelzbares Verbindungselement durch zwei Elektroden erfolgt, die in Kontakt mit den genannten verbreiterten Flächen gebracht werden.
17. Verfahren zur Herstellung einer verkapselten Halbleiteranordnung für Leistungsbetrieb, welche die Baueinheit nach Anspruch 11, 12 oder 13 enthält, wobei diese Baueinheit in einer Verkapselung vom Press-Pack-Typ durch folgende Schritte untergebracht wird:
- eine kontaktierende Platte (7) aus versilbertem Kupfer wird in Kontakt mit der ersten Oberfläche der Halbleiterscheibe (6) gebracht;
- zwei Molybdän- oder Wolframplatten (3, 4) werden über die metallene Kontaktscheibe (5) bzw. die kontaktierende Platte (7) gelegt;
- als ein Behälter für die Halbleiterscheibe (6), die metallene Kontaktscheibe (5), die kontaktierende Platte (6) und die Molybdän- oder Wolframplatten (3, 4) wird ein Porzellankörper (12) vorgesehen;
- ein Kunststoffring (11) wird auf den Umfangsrand der Halbleiterscheibe gesetzt, um deren Positionierung im Behälter (12) zu sichern;
- zum Einleiten von Steuerstrom wird ein isolierter Metalldraht (14) vorgesehen, der ein aus einer Spiralfeder bestehendes Steueranschlußende hat, wobei die Feder durch die dem gemeinsamen Steueranschluß (31) gegenüberliegende Öffnung in der metallenen Kontaktscheibe (5) in Kontakt mit dem gemeinsamen Steueranschluß (31) gebracht wird;
- es werden zwei oder mehr vernickelte Kupferflansche (8, 9, 10) vorgesehen, um den Porzellankörper durch Schweißen in einer reinen Stickstoffatmosphäre zu verschließen;
- es werden zwei vernickelte Kupferplatten (12) darübergelegt, jeweils eine auf jeden der Flansche (8, 9, 10), wobei diese vernickelten Kupferplatten die Kathode und die Anode der verkapselten Einrichtung bilden.
DE69109468T 1991-05-23 1991-05-23 Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren. Expired - Fee Related DE69109468T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP91830215A EP0514615B1 (de) 1991-05-23 1991-05-23 Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE69109468D1 DE69109468D1 (de) 1995-06-08
DE69109468T2 true DE69109468T2 (de) 1995-12-14

Family

ID=8208949

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69109468T Expired - Fee Related DE69109468T2 (de) 1991-05-23 1991-05-23 Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren.

Country Status (4)

Country Link
US (2) US5250821A (de)
EP (1) EP0514615B1 (de)
JP (1) JP3140555B2 (de)
DE (1) DE69109468T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
US5362989A (en) * 1992-12-16 1994-11-08 Alliedsignal Inc. Electrical isolation for power-saving purposes
US5498907A (en) * 1993-04-29 1996-03-12 Allied Signal Inc. Interconnection arrangement for power semiconductor switching devices
JP3180863B2 (ja) * 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法
JP2991010B2 (ja) * 1993-09-29 1999-12-20 富士電機株式会社 半導体装置およびその製造方法
DE69321966T2 (de) * 1993-12-24 1999-06-02 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Leistungs-Halbleiterbauelement
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
EP0660396B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno MOS-Leistungs-Chip-Typ und Packungszusammenbau
US5539232A (en) * 1994-05-31 1996-07-23 Kabushiki Kaisha Toshiba MOS composite type semiconductor device
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
JP3352360B2 (ja) * 1996-07-19 2002-12-03 シャープ株式会社 電力制御素子
WO1999004433A2 (en) * 1997-07-19 1999-01-28 Koninklijke Philips Electronics N.V. Mcm semiconductor device assemblies and circuits
DE19839422A1 (de) 1998-08-29 2000-03-02 Asea Brown Boveri Explosionsschutz für Halbleitermodule

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402004A (en) * 1978-01-07 1983-08-30 Tokyo Shibaura Denki Kabushiki Kaisha High current press pack semiconductor device having a mesa structure
US4536469A (en) * 1981-11-23 1985-08-20 Raytheon Company Semiconductor structures and manufacturing methods
US4583111A (en) * 1983-09-09 1986-04-15 Fairchild Semiconductor Corporation Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
US4899208A (en) * 1987-12-17 1990-02-06 International Business Machines Corporation Power distribution for full wafer package
DE3802794A1 (de) * 1988-01-30 1989-08-10 Bosch Gmbh Robert Leistungstransistor
JPH0680818B2 (ja) * 1989-10-02 1994-10-12 株式会社東芝 電力用圧接型半導体装置

Also Published As

Publication number Publication date
JPH05145012A (ja) 1993-06-11
JP3140555B2 (ja) 2001-03-05
EP0514615B1 (de) 1995-05-03
DE69109468D1 (de) 1995-06-08
US5250821A (en) 1993-10-05
EP0514615A1 (de) 1992-11-25
US5397745A (en) 1995-03-14

Similar Documents

Publication Publication Date Title
DE69109468T2 (de) Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren.
DE2542518C3 (de)
DE10229625B4 (de) Halbleitereinrichtung
DE69526971T2 (de) Verbesserungen an keramischen chip-sicherungen
DE2800304C2 (de) Hochfrequenzbaugruppe
DE3233195A1 (de) Halbleitervorrichtung
DE19653615A1 (de) Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung
DE102019112935B4 (de) Halbleitermodul
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
EP1178595B1 (de) Induktivitätsarme Schaltungsanordnung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE2726040A1 (de) Hochfrequenz-halbleitereinrichtung
EP0152818A2 (de) Leistungshalbleitermodul
DE1902369C3 (de) Verfahren zur Herstellung von integrierten Schaltungen
EP1318545A1 (de) Leistungshalbleiter-Submodul und Leistungshalbleiter-Modul
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
EP0265833B1 (de) Halbleiterbauelement mit mindestens einem Leistungs-MOSFET
EP0738008B1 (de) Leistungshalbleitermodul
DE102019112936A1 (de) Halbleitermodul
DE10337640A1 (de) Leistungshalbleitermodul mit verbessertem thermischen Kontakt
DE10308323B4 (de) Halbleiterchipanordnung mit ROM
EP1063700A2 (de) Substrat für Hochspannungsmodule
DE102007046556A1 (de) Halbleiterbauelement mit Kupfermetallisierungen
DE69030411T2 (de) Leiterrahmen für Halbleiteranordnung
DE3343030A1 (de) Doppelgate-hochleistungsfeldeffekttransistor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee