DE68903292T2 - Logikschaltungen des multiplexertyps. - Google Patents

Description

• Diese Erfindung bezieht sich auf integrierte Halbleiterschalteinrichtungen und im besonderen auf logische Schalteinrichtungen des Multiplexertyps, wobei der Multiplexer ebenso wie die den Multiplexer steuernde Schaltung leicht getestet werden können.
• Schalteinrichtungen des Multiplexertyps sind gut bekannt; jedoch waren keine Verfahren zum befriedigenden Testen von Multiplexern und der zum Steuern der Multiplexer verwendeten Schaltungen verfügbar. Durchgangsgatter benutzende Multiplexer sind durch Anlegen von Impulsen oder Signalen, die von einer Steuerlogik - etwa Decodern - abgeleitet sind, an die Steuerelemente der Durchgangsgatter getestet worden. Wenn die Steuerlogik fehlerhaft ist, kann ein Multiplexer einen Test bestehen, wenn er "durchfallen" sollte. Spezieller behält, wenn eine ein Steuerelement eines Durchgangsgatters ansteuernde logische Schaltung inaktiv gemacht wird, d. h. immer nur 0- oder Niedrigpegel-Impulse an das Steuerelement des Durchgangsgatters anlegt, der Ausgang des Multiplexers die Ladung von seinem vorigen Zustand. Der Ausgang des Multiplexers kann vorab auf den aktuell erwarteten Pegel geladen sein oder nicht. Infolgedessen kann der Test positiv ausgehen, wenn er negativ ausgehen sollte. Wenn die das Steuerelement des Durchgangsgatters ansteuernde Logikschaltung andererseits aktiv gemacht ist, d. h. immer 1- oder Hochpegel- Impulse anlegt, wird der Ausgang des Multiplexers durch das spezielle Dateneingangssignal, das durch das Durchgangsgatter zum Ausgang des Multiplexers hindurchgeht, gesteuert. Wenn alle Steuerelemente der Durchgangsgatter nichtausgewählt sind, d. h. wenn 0- oder Niedrigpegel-Impulse an die Steuerelemente aller Durchgangsgatter angelegt sind, ist zu erwarten, daß der Ausgang des Multiplexers im Zustand hoher Impedanz ist. Die den Multiplexerausgang steuernden Daten können dieselben wie die am Ausgang erwarteten sein oder nicht. Infolgedessen kann der Test positiv ausgehen, wenn er negativ ausgehen sollte.
• Bekannte Lösungen dieses Problems schließen die Verwendung einer Abschlußvorrichtung oder einer mit dem Ausgang des Multiplexers verbundenen Schaltung zum Entladen der am Ausgang des Multiplexers angesammelten Ladung - noch spezieller über den parasitären Lastkondensator, der mit dem Ausgang des Multiplexers verbunden ist - ein.
• Im IBM Technical Disclosure Bulletin Bd. 23, Nr. 10, März 1981, S. 4394-4395, wird eine Schaltung zum Multiplexen mehrerer Signale in ein Register oder eine Last beschrieben, die eine Verarmungsvorrichtung als Nebenschlußpfad zwischen dem Ausgang und Masse hat, um so zwischen Zustände zu eliminieren. Eine solche Verarmungsvorrichtung ist normalerweise von einer großen Zeitkonstanten begleitet, wenn sie nicht als eine sehr große Vorrichtung gemacht ist. Unglücklicherweise werden, wenn die Verarmungsvorrichtung mit einer großen Größe gemacht ist, große Eingangssignale benötigt, um einen zusätzlichen stabilen Strom zu liefern. Eine solche Schaltung hat für die heutigen hohen Geschwindigkeitsanforderungen logischer Schaltungen unerwünschte Charakteristiken.
• Die US-Patentschrift US-A-4 551 634, Erfinder H. Takahashi u. Mitarb., offenbart eine multiplexende Eingangsschaltung, mit deren Ausgang auch ein Nebenschlußpfad verbunden ist. Bei dieser Schaltung enthält der Nebenschlußpfad eine Vorrichtung, die durch einen Taktimpuls gesteuert wird. Der Taktimpuls schaltet die Vorrichtung aus, wenn ein Signal durch die Schaltung hindurchgehen soll. Eine solche Schaltung kann befriedigend sein, wenn der erforderliche Taktimpuls verfügbar ist und wenn der gewünschte Ruhezustand Masse ist.
• In der US-Patentschrift US-A-3 397 325, Erfinder P. K. Weimer, wird eine Schaltung vom Multiplexertyp offenbart, bei der ein gemeinsamer Ausgang durch einen Widerstand mit Masse verbunden ist, wobei n-Kanal-Transistoren als Durchgangsgatter verwendet werden und p-Kanal-Transistoren, die dazu parallel geschaltet sind, verwendet werden, um eine Vorspannung an Nachweiselemente anzulegen. Die n-Kanal- und p-Kanal-Transistoren sind gepaart, so daß die Steuerelemente oder Elektroden jedes Paares miteinander verbunden sind.
• Im IBM Technical Disclosure Bulletin Bd. 30, Nr. 8, Januar 1988, S. 316/317 wird eine Durchgangsgatter-Multiplexereinheit beschrieben, die mehrere parallel angeordnete Multiplexer aufweist. Die Testung dieser Multiplexereinheit wird durch direkte Strommessung durch Vorsehen eines zusätzlichen Transistors für den Ausgang jedes Multiplexers der Einheit bewerkstelligt.
• Es ist eine Aufgabe dieser Erfindung, verbesserte Logikschaltungen des Multiplexertyps bereitzustellen, bei denen sowohl der Multiplexer als auch die Schaltung zur Steuerung des Multiplexers leicht getestet werden können.
• In Übereinstimmung mit den Lehren dieser Erfindung wird eine logische Schaltung bereitgestellt, die ein Schaltnetz - etwa einen Multiplexer -, das eine Anzahl von parallel angeordneten Kanälen hat, wobei jeder Kanal eine Schaltvorrichtung, die ein Steuerelement hat und auf ein erstes Steuersignal anspricht, eine Anzahl von Signalanschlüssen, einen gemeinsamen Anschluß, wobei jeder der Kanäle zwischen einen entsprechenden der Signalanschlüsse und den gemeinsamen Anschluß geschaltet ist, und eine Abschlußschaltung, die eine Reihenschaltung mit einer Anzahl von Schaltvorrichtungen enthält, von denen jede ein Steuerelement hat und auf ein zweites Steuersignal anspricht, enthält. Die Steuerelemente jeder der Schalteinrichtungen der Reihenschaltung sind mit einem entsprechenden der Steuerelemente der Schaltvorrichtungen der Kanäle verbunden, so daß, wenn eine der Schaltvorrichtung der Reihenschaltung eingeschaltet wird, die entsprechende der Schaltvorrichtungen der Kanäle ausgeschaltet wird und umgekehrt. Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung sind die Schaltvorrichtungen und die Kanäle n- Kanal-Feldeffekttransistoren, die Schaltvorrichtungen der Abschlußschaltung p-Kanal-Feldeffektransistoren, wobei jedes der Steuerelemente der Schaltvorrichtungen der Reihenschaltung direkt mit dem Steuerelement ihrer entsprechenden Schaltvorrichtung der Kanäle verbunden ist, und der gemeinsame Anschluß ist mit einer kapazitiven Last verbunden.
• Das oben Gesagte und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden genaueren Beschreibung der bevorzugten Ausführungsbeispiele der Erfindung, wie sie in der begleitenden Zeichnung dargestellt sind, deutlich.
• Die Zeichnung ist ein Schaltbild eines bevorzugten Ausführungsbeispiels der Logikschaltung der vorliegenden Erfindung, das einen Multiplexer und eine Abschlußschaltung mit in Reihe angeordneten Transistoren darstellt.
• Unter genauerer Bezugnahme auf die Zeichnung ist ein Schaltbild eines bevorzugten Ausführungsbeispiels der testbaren Durchgangsgatter-Logikschaltung der vorliegenden Erfindung gezeigt. Die Schaltung ist in komplementärer Metall-Oxid-Halbleiter (CMOS)- Technologie ausgeführt, wobei p-Kanal-Feldeffekttransistoren in der Zeichnung durch ein mit einer diagonalen Linie darin gebildetes Rechteck und ein benachbart dazu angeordnetes Steuerelement oder eine Gateelektrode bezeichnet sind und wobei n-Kanal- Feldeffekttransistoren durch ein Rechteck ohne eine diagonale Linie und ein benachbart dazu angeordnetes Steuerelement oder eine Gateelektrode bezeichnet sind.
• Die in der Zeichnung dargestellte testbare CMOS-Durchgangsgatter-Logikschaltung der vorliegenden Erfindung enthält ein Schaltnetz 10, das eine Anzahl von Datenkanälen D0, D1, D2 und D3 hat, die eine Anzahl von Datenanschlüssen einer Datenquelle 12 mit einem gemeinsamen Ausgangsanschluß AUS verbinden. Die Signale von der Datenquelle 12 können irgendeine gewünschte Information darstellen, vorzugsweise in binär codierter Form, so daß z. B. ein niedriger Spannungspegel - etwa von 0 Volt - eine Binärziffer 0 und ein hoher Spannungspegel - von etwa +5 Volt - eine Binärziffer 1 einer Information repräsentiert. Jeder der Datenkanäle D0, D1, D2 und D3 enthält eine Schaltvorrichtung, vorzugsweise einen n-Kanal-Feldeffekttransistor TN0, TN1, TN2 bzw. TN3. Der gemeinsame Ausgangsanschluß AUS ist über einen Lastkondensator CL, der primär ein parasitärer Kondensator ist, mit Masse verbunden.
• Der gemeinsame Ausgangsanschluß AUS ist auch über eine Abschlußschaltung 14, die miteinander in Reihe geschaltete p-Kanal-Feldeffekttransistoren TP0, TP1, TP2 und TP3 hat, mit einer positiven Spannungsquelle +VH verbunden, die bei einer Spannung von etwa +5 Volt oder darunter liegen kann. Eine Steuerquelle 16 liefert Steuersignale an eine Anzahl von Steuerleitungen C0, C1, C2 und C3. Die Steuersignale haben eine hohe Spannung von etwa +3 bis +5 Volt, die ausreicht, um selektiv n-Kanal-Transistoren TN0, TN1, TN2 und TN3 des Schaltnetzes 10 einzuschalten, und eine niedrige Spannung von etwa 0 Volt, um selektiv die p-Kanal- Transistoren der Abschlußschaltung 14 einzuschalten. Die Steuerleitung C0 ist mit den Gateelektroden des p-Kanal-Transistors TP0 und des n-Kanal-Transistors TN0 verbunden, die Steuerleitung C1 ist mit den Gateelektroden des p-Kanal-Transistors TP1 und des n-Kanal-Transistors TN1 verbunden, die Steuerleitung C2 ist mit den Gateelektroden des p-Kanal-Transistors TP2 und des n-Kanal-Transistors TN2 verbunden, und die Steuerleitung C3 ist mit den Gateelektroden des p-Kanal-Transistors TP3 und des n-Kanal- Transistors TN3 verbunden. Die Steuerquelle 16 kann typischerweise die Steuersignale C0, C1, C2 und C3 von einem bekannten Decoder ableiten und die Datenquelle 12 kann typischerweise die Datensignale D0, D1, D2 und D3 von einer bekannten arithmetischen Logikeinheit (ALU), einem Speicher oder einer Anzahl von Verriegelungsschaltungen ableiten.
• Beim Betrieb der Schaltung der Zeichnung wird während des normalen Funktionierens der Logikschaltung als Multiplexer eine der Steuerleitungen - etwa C0 - durch Anlegen eines Steuersignals 1 von der Steuerquelle 16 ausgewählt, um den n-Kanal-Transistor TN0 einzuschalten, der ein Datensignal von der Datenquelle 12 über den Kanal D0 an den Lastkondensator CL weiterleitet. Es ist zu sehen, daß während eines solchen Normalbetriebs des Multiplexers der Ausgangsanschluß AUS von der positiven Spannungsquelle +VH getrennt ist, da das Steuersignal 1 auch an die Gateelektrode des p-Kanal-Transistors TP0 angelegt ist, was diesen p-Kanal-Transistor außer Betrieb setzt, um wirksam die Abschlußschaltung 14 vom Ausgangsanschluß AUS zu trennen. Es sollte auch beachtet werden, daß, wenn ein anderer Datenkanal D1, D2 oder D3 ausgewählt ist, die Abschlußschaltung 14 wirksam vom Ausgangsanschluß AUS getrennt ist, d. h., wenn der Datenkanal D1 ausgewählt ist, ist der n-Kanal-Transistor TN1 eingeschaltet und der p-Kanal-Transistor TP1 ist ausgeschaltet, wenn der Datenkanal D2 ausgewählt ist, ist der n-Kanal-Transistor TN2 eingeschaltet und der p-Kanal-Transistor TP2 ist ausgeschaltet, und wenn der Datenkanal D3 ausgewählt ist, ist der n-Kanal-Transistor TN3 eingeschaltet, und der p-Kanal-Transistor TP3 ist ausgeschaltet. Damit ist zu sehen, daß, obwohl die Abschlußschaltung 14 für Testzwecke vorgesehen ist, ihr Vorhandensein in der Logikschaltung den Normalbetrieb des Schaltnetzes oder Multiplexers 10 nicht beeinflußt.
• Um die den Multiplexer 10, die Steuerleitungen C0, C1, C2 und C3 und die Schaltungen innerhalb der Steuerquelle 16, wie in der Zeichnung gezeigt, enthaltende Logikschaltung zu testen, kann irgendein gewünschtes Impulsmuster an die Steuerleitungen C0, C1, C2 und C3 und an die Datenkanäle D0, D1, D2 und D3 angelegt werden.
• Es sei zuerst die Testung des Multiplexers 10 ohne Verwendung der Abschlußschaltung 14 betrachtet, d. h. wie nach dem Stand der Technik getestet. Wenn eine Schaltung in der Steuerquelle 16, die eine ausgewählte Steuerleitung, z. B. die Steuerleitung C0 ansteuert, inaktiv gemacht wird, d. h. an die Leitung C0 immer nur ein Steuersignal 0 liefert, behält der Ausgangsanschluß AUS die Ladung aus seinem vorigen Zustand bei, da der n-Kanal- Transistor TN0 nicht eingeschaltet wurde, um das Datensignal über den Datenkanal D0 weiterzuleiten. Der Ausgangsanschluß AUS kann vorher auf den aktuell erwarteten Pegel aufgeladen worden sein oder nicht. Wenn die Steuerleitung C0 infolge eines Fehlers auf den Signalpegel 0 gebracht wurde und ein Datensignal 0 an den Datenkanal D0 angelegt ist, verbleibt die Spannung am Ausgangsanschluß AUS im vorigen Zustand, d. h. auf dem Signalpegel 0. Da der Ausgang der fehlerhaften Schaltung derselbe wie der erwartete Ausgang ist, bleibt der Fehler unentdeckt. Infolgedessen kann der Test positiv ausgehen, wenn er negativ ausgehen sollte. Wenn die Schaltung in der Steuerquelle 16, die die Steuerleitung C0 ansteuert, andererseits aktiv gemacht ist, d. h. immer nur ein Steuersignal 1 an die Leitung C0 liefert, wird der Ausgangsanschluß AUS durch die entsprechenden, von der Datenquelle 12 an den Datenkanal D0 angelegten Daten gesteuert. Wenn keine der Steuerleitungen C0, C1, C2 und C3 ausgewählt ist, wird erwartet, daß der Mulitplexer 10 im Zustand hoher Impedanz ist. Der den Multiplexerausgang steuernde Wert kann derselbe wie der am Ausgangsanschluß AUS erwartete sein oder nicht. Infolgedessen kann der Test positiv ausgehen, wenn er negativ ausgehen sollte. Wenn spezieller z. B. keine der Steuerleitungen C0, C1, C2 und C3 ausgewählt ist und ein Datensignal 0 an den Datenkanal D0 angelegt ist, dann ist der erwartete Ausgang ein Signalpegel 0. Wenn die Steuerleitung C0 infolge eines Fehlers auf ein Steuersignal 1 gebracht ist, ist der Ausgang auch auf dem Signalpegel 0. Da das Ausgangssignal des Ausgangsanschlusses AUS der fehlerhaften Schaltung dasselbe wie das erwartete Ausgangssignal ist, bleibt der Fehler unentdeckt.
• Wenn eine logische Schaltung getestet wird, die die Abschlußschaltung 14 der vorliegenden Erfindung enthält, bleiben solche Fehler nicht unentdeckt. Bei der Testung der Schaltung der Zeichnung in Übereinstimmung mit der Lehre dieser Erfindung wird, wenn z. B. an jede der Steuerleitungen C0, C1, C2 und C3 in der Zeichnung ein Steuersignal 0 angelegt ist, der Ausgangsanschluß AUS auf einen Signalpegel 1 angesteuert, statt in einem unbestimmten Zustand zu sein, da alle der p-Kanal-Transistoren TP0, TP1, TP2 und TP3 eingeschaltet sind und die positive Spannungsquelle +VH mit dem Ausgangsanschluß AUS verbunden ist. Dieser Schritt beseitigt alle indeterminierten Zustände aus der Schaltung, die durch inaktive Steuereingänge bewirkt sein könnten. Spezieller wird, um für ein inaktiv gemachtes oder auf 0 gebrachtes Steuersignal auf z. B. der Steuerleitung C0 zu testen, an die Steuerleitung C0 ein Steuersignal 1 angelegt, und an den Datenkanal D0 wird ein Datensignal 0 angelegt. Wenn der Steuereingang an die Steuerleitung C0 aktuell inaktiv gemacht wird, wird die Spannung des Ausgangsanschlusses AUS durch die Abschlußschaltung 14 auf einen Signalpegel 1 gezwungen, da der p-Kanal-Transistor TP0 zusammen mit den anderen p-Kanal-Transistoren eingeschaltet wurde, anstatt durch den Dateneingang von der Datenquelle 12 auf einen Signalpegel 0 gezwungen zu werden. Weil die Ausgangsspannung sich von der erwarteten Ausgangsspannung unterscheidet, wird der Fehler nachgewiesen. Ähnlich wird, um für ein aktiv gemachtes oder auf 1 gebrachtes Steuersignal auf der Steuerleitung C0 zu testen, keine der Steuerleitungen C0, C1, C2 und C3 ausgewählt, und ein Signal 0 wird an den Datenkanal D0 angelegt. Wenn der Steuereingang an die Steuerleitung C0 aktuell aktiv gemacht wird, wird die Spannung am Ausgangsanschluß auf einen Signalpegel 0 gezwungen, wenn zu erwarten ist, daß sie durch die Abschlußschaltung 14 auf einen Signalpegel 1 gezwungen wird. Wieder wird, da die Ausgangsspannung sich von der erwarteten Ausgangsspannung unterscheidet, der Fehler nachgewiesen. Natürlich kann, wenn die Steuerquelle 16 und die Abschlußschaltung 14 exakt arbeiten, jeder Fehler in der Datenquelle 12 oder in den Datenkanälen D0, D1, D2 und D3 leicht am Ausgangsanschluß AUS nachgewiesen werden.
• Dementsprechend ist zu sehen, daß durch diese Erfindung eine leichter testbare Logikschaltung, im besonderen eine, die einen Multiplexer enthält, bereitgestellt wurde, die Zwischen- oder unbekannte Zustände während der Testungsprozedur minimiert oder eliminiert. Spezieller stellt diese Erfindung einen CMOS-Durchgangsgatter-Multiplexer bereit, der eine Ausgangsabschlußschaltung enthält, die "gestapelte" oder in Reihe geschaltete p-Kanal-Feldeffekttransistoren hat. Diese Abschlußschaltung erfordert keinerlei spezielle Eingangs-Ausgangs-Verbindungen nur zum Testen, wie sie für Schaltungen nach dem Stand der Technik erforderlich ist, noch sind spezielle Steuerimpulse erforderlich, um Elemente oder Schaltungen für Test- oder Normalbetriebszwecke einzuschalten und auszuschalten. Damit ist die Schaltung jederzeit für Testzwecke verfügbar. Weiterhin verbraucht die Schaltung dieser Erfindung keine Gleichstrom- oder DC-Leistung, erfordert keine großen Vorrichtungen oder Transistoren, und ihre Brauchbarkeit erstreckt sich jenseits der Testungs-Technologie auf Zwecke des funktionellen Online-Fehlernachweises bzw. der Diagnose. Die Ausgangsabschlußschaltung dieser Erfindung nutzt nur die Momentanleistung, die erforderlich ist, um den Lastkondensator auf die positive Spannungsquelle +VH aufzuladen, und diese Momentanleistung wird nur verbraucht, wenn keines der Durchgangsgatter oder keiner der Datenkanäle D0, D1, D2 und D3 ausgewählt sind. Außerdem sollte beachtet werden, daß die Ausgangsabschlußschaltungen oder -elemente der Multiplexer der vorliegenden Erfindung, die auf einem gegebenen Halbleiterchip gebildet sind, nicht miteinander oder mit separaten oder speziellen Halbleiterchip-Eingangsanschlüssen oder -Pins verbunden sein müssen, wie dies bei Testschaltungen nach dem Stand der Technik der Fall war, da die Ausgangsabschlußschaltungen dieser Erfindung einfach mit der positiven Spannungsquelle +VH und den existierenden Steuerelementen der Multiplexer-Schaltvorrichtungen oder den Transistoren TN0, TN1, TN2 und TN3 verbunden sind.
• Obwohl die Schaltung der vorliegenden Erfindung in der Zeichnung -als in der CMOS-Technologie hergestellt dargestellt wurde, sollte verstanden werden, daß Schaltungen entsprechend den Lehren der vorliegenden Erfindung andere Technologien, etwa eine durchgängige n-Kanal- oder NMOS-Technologie verwenden können, indem z. B. geeignete Inverter zwischen den Steuerelementen der Ausgangsabschlußschaltung 14 und den Steuerelementen der Transistoren des Multiplexers 10 verwendet werden. Weiterhin sollte, obwohl vier Dateneingabeanschlüsse oder Kanäle D0, D1, D2 und D3 in der Zeichnung dargestellt wurden, verstanden werden, daß eine andere Anzahl von Kanälen, z. B. 2, 6, 8, 10, 12, 14 oder 16, im Multiplexer 10 mit einer entsprechenden Verringerung oder Erhöhung der Anzahl der in der Ausgangsabschlußschaltung 14 verwendeten p-Kanal-Vorrichtung verwendet werden kann.

Claims (6)

1. Logikschaltung mit

- einer Datenquelle (12) mit einer bestimmten Vielzahl von Ausgangssignalanschlüssen

- einem gemeinsamen Ausgangsanschluß (OUT)

- einem Schaltnetz mit einer vorgegebenen Vielzahl parallel angeordneter Kanäle (D0-D3), wobei jeder Kanal eine Schaltvorrichtung (TN0-TN3) mit einem Steuerelement aufweist, jeder der Kanäle zwischen jeweils einen der Vielzahl von Ausgangssignalanschlüssen und den gemeinsamen Ausgangsanschluß geschaltet ist, sowie

- einer Steuerquelle (16) mit einer vorgegebenen Vielzahl von Ausgangsanschlüssen, wobei die Logikschaltung durch folgendes gekennzeichnet ist:

- eine Ausgangsabschlußschaltung (14) mit einer Vielzahl reihengeschalteter Schaltvorrichtungen (TP0-TP3), die zwischen den gemeinsamen Ausgangsanschluß (OUT) und einen Punkt des Bezugspotentials (+VH) geschaltet sind, wobei jede Schaltvorrichtung ein Steuerelement aufweist, die Steuerelemente jeder der Vielzahl der reihengechalteten Schaitvorrichtungen (TP0-TP3) an jeweils eines der Steuerelemente der Schaltvorrichtungen (TN0-TN3) der Kanäle (D0-D3) gekoppelt sind, und Mittel mit den Ausgangsanschlüssen der Steuerquelle (16) verbunden sind, so daß, Wenn eine der reihengeschalteten Schaltvorrichtungen (TP0-TP3) angeschaltet wird, die jeweilige Schaltvorrichtung (TN0-TN3) der Kanäle abgeschaltet wird und umgekehrt.

2. Logikschaltung nach Anspruch 1, bei der die besagten Mittel eine direkte Verbindung von jedem der Ausgangsanschlüsse der Steuerquelle (16) zu den Steuerelementen eines jeweiligen Schaltvorrichtungspaars umfassen, dessen Steuerelemente gekoppelt sind.

3. Logikschaltung nach Anspruch 1 oder 2, bei der der gemeinsame Ausgangsanschluß (OUT) eine kapazitive Last (CL) umfaßt.

4. Logikschaltung nach den Ansprüchen 1 bis 3, bei der jede der Schaltvorrichtungen einen Transistor umfaßt.

5. Logikschaltung nach Anspruch 4, bei der jeder Transistor ein Feldeffekttransistor ist.

6. Logikschaltung nach Anspruch 5, bei der jeder der Transistoren des Schaltnetzes. ein N-Kanal-Feldeffekt- und jeder der Transistoren der Abschlußschaltung ein P-Kanal-Feldeffekttransistor ist oder umgekehrt