DE69026348T2

DE69026348T2 - Selbstsynchronisierende Servosteuerungssystem und Servodatencode für Scheibenantriebe von hoher Spurdichte

Info

Publication number: DE69026348T2
Application number: DE69026348T
Authority: DE
Inventors: Mark W E Leaper; Robert Y Noguchi; Randall L Sandusky
Original assignee: Quantum Corp
Current assignee: Quantum Corp
Priority date: 1989-12-05
Filing date: 1990-11-19
Publication date: 1996-09-05
Anticipated expiration: 2010-11-20
Also published as: EP0431787A2; CA2030183C; EP0431787A3; CA2030183A1; JPH03225682A; US4987355A; EP0431787B1; DE69026348D1

Description

Die vorliegende Erfindung bezieht sich auf ein selbstsynchronisierendes Servosteuerungssystem und auf Servodatencodes für hochdichte Plattenantriebe und insbesondere auf einen verbesserten Servodatencode, der eine Verschlechterung im Servoverhalten aufgrund einer radialen Phaseninkoherenz ausschließt und der auch eine Wechselwirkung benachbarter Impulse verringert, sowie auf Verfahren und eine Schaltungsanordnung zum Ausführen des selbstsynchronisierenden Servosteuerungssystems.

Hintergrund der Erfindung

Eine Informationsspeicherung ist eine notwendige Komponente von allen Computersystemen. Insbesondere wird digitale Information auf verschiedenen Aufzeichnungsmedien entweder optisch oder magnetisch gespeichert. Bei der magnetischen Speicherung von digitaler Information umfassen die Aufzeichnungsmedien Band, Hauptplatte und Floppy-Disk.
Hauptplattensysteme bestehen insbesondere aus einer oder mehreren Platten, die durch eine gemeinsame Spindel befestigt und drehbar sind. Jede Platte enthält eine Vielzahl von konzentrischen Spuren, in denen serielle Daten für eine spätere Wiedergewinnung durch einen Wandler oder Kopf, der bezüglich der gewünschten Spur justiert ist, magnetisch aufgezeichnet werden können. Da Information insbesondere auf beiden Oberflächen jeder Platte aufgezeichnet wird, hat jede Plattenoberfläche einen entsprechenden Kopf, wobei alle Köpfe auf einem gemeinsamen beweglichen Schlitten montiert sind. Um somit einen Zugriff zu der aufgezeichneten Information zu erhalten, muß eine Einrichtung vorgesehen werden, um genau den Schlitten und daher die Köpfe über der Spur zu positionieren, die die gewünschte Information enthält.
Ein System zum Kopfpositionieren umfaßt eine oder mehrere Platten, wie oben beschrieben, wobei eine Oberfläche von einer Platte nur dem Zweck zum Liefern von Positions- und Zeitsteuerinformation für das Servosteuerungssystem des Plattenantriebes gewidmet ist. Diese Oberfläche enthält einen formatierten Servodatencode, der elektronisch durch einen Servokopf wieder gewonnen wird, welcher auf dem gleichen Schlitten wie der (die) verbleibende(n) Datenkopf (Datenköpfe) befe stigt ist. Mittels der gewidmeten Servooberfläche und dem darauf aufgezeichneten Servodatencode kann das Servosteuerungssystem des Plattenantriebes die Datenköpfe zu einer spezifischen Stelle auf den Datenplatten verfahren, um die gewünschte Information zu schreiben oder zu lesen.
Infolge des dramatischen Anstiegs in Datenspeicherungsdichten während der letzten paar Jahre ist der Bedarf für einen effizienteren und fehlertoleranten Servodatencode herausragend oder evident geworden.
Höhere Spurdichten (TPI) und Suchgeschwindigkeiten machten es notwendig, die Servoabtastrate zu steigern, um einen akzeptablen Pegel des Suchverhaltens beizubehalten. Es hat sich auch gezeigt, daß höhere Bitdichten (BPI) einen nachteilhaften Einfluß auf das Servoverhalten durch Ändern der aufgezeichneten Servoinformation durch Wechselwirkung benachbarter Impulse und radiale Phaseninkoherenz haben können.
Wie Spurdichten sind Datendichten und Suchgeschwindigkeiten über die Jahre gewachsen, um so Methoden und Mechanismen zum Wiedergewinnen gewidmeter Servomformation zu haben. Als ein Ergebnis wurde eine Vielzahl von Servodatencodes und Servosteuerungssystemen vorgeschlagen.
Ein gemeinsam verwendeter Servodatencode ist durch die Di-Bits beschrieben, die in zahlreiche Rahmen bzw. Vollbilder auf jeder Spur der Servooberfläche geschneben sind. Ein Di-Bit wird dargestellt durch einen positiven Übergang, der unmittelbar von einem negativen Übergang gefolgt ist. Ein Rahmen ist ein gewölbter Teil der Servooberfläche, die mehrere Spuren überspannt, auf denen ein Sync-Di-Bit ein Code-Di-Bit und zwei oder mehrere zusätzliche Di-Bits gespeichert sind. Das Sync-Di-Bit wird verwendet, um Synchronisier- und Zeitsteuerinformation für das Servosteuerungssystem zu liefern. Das Code-Di-Bit wird zum Codieren von Index- und Schutzbandmustern auf spezifischen Zonen auf der Platte verwendet. Die zusätzlichen Di-Bits in jedem Rahmen der Servodaten werden verwendet, um Kopfpositions- und Geschwindigkeitsinformation zu liefern, die durch das Servosteuerungssystem zum Positionieren der Datenköpfe verwendet werden.
In einem derartigen System werden Sync- und Code- Di-Bits überschrieben, um einen konstante Amplitude von Spur zu Spur zu erzielen. Dieser Überschreibungsprozeß tritt auf, wenn sich der Schreibkopf radial über die Platte bewegt. Jegliche Umfangsbewegung des Schreibkopfes verursacht eine Phaseninkoherenz in dem gerade geschriebenen Signal, um so eine Signalverschlechterung zu erzeugen. Diese Verzerrung beeinträchtigt letztlich das Verhalten des Servosystems. Zusätzlich führt das Vorhandensein der Sync- und Code-Di-Bits und die Sequenz oder Folge, in welcher die Di-Bits in die herkömmlichen Servodatencodes geschrieben sind, zu asymmetrischen Interferenzmustern. Da Datendichten zunehmen, werden diese Erscheinungen infolge schmalerer Impulsbreiten und höherer Schreibfrequenzen betonter.

Zusammenfassung der Erfindung

Die vorliegende Erfindung bezieht sich auf ein selbstsynchronisierendes Servosystem und einen neuen Servodatencode einschließlich des Verfahrens zum Wiedergewinnen gewidmeter Servomformation von einer hochdichten Plattenspeichervorrichtung, wie dies in den beigefügten Patentansprüchen 1 und 2 angegeben ist.
Der Servodatencode und das entsprechende Verfahren der Datenwiedergewinnung, die in dieser Erfindung ausgeführt sind, schließt die Verschlechterung im Servoverhalten infolge einer radialen Phaseninkoherenz aus, indem der Bedarf für Sync- und Code-Di-Bits in der Datenzone ausgeschlossen wird. Das Entfernen der Sync- und Code-Di-Bits liefert auch eine Zunahme um 33 % in der Servoabtastrate aufgrund der zusätzlichen Anzahl von Positions-Di-Bits, die auf jeder Spur der Servodaten aufgezeichnet werden können, was den Effekt eines verbesserten Suchverhaltens ergibt.
Die vorliegende Erfindung verwendet das optimalste Zwischensymbol-Interferenzmuster und schließt dadurch eine Impulswechselwirkung, die zwischen benachbarten Impulsen auftritt, aus oder vermindert diese. Das optimalste Interferenzmuster, das möglich ist, wird erzielt, wenn Di-Bits in eine A-B-C-D-A-B-C-D-Sequenz auf den gemäß dieser Erfindung ausgebildeten Servospuren geschrieben werden. In diesem optimalen Interferenzmuster sieht jedes Di-Bit die gleiche Größe einer Zwischensymbolinterferenz wie die anderen Di-Bits.
Die Erfindung ist auch fehlertoleranter als herkömmliche Methoden infolge des Entfernens eines Indexcodierens in der Datenzone und durch die Verwendung einer gewidmeten Synchronisierzone für phasenverriegelte Schleifen-(PLL)Akquisition.
Bei der vorliegenden Erfindung sind Indexmuster nicht in der Datenzone codiert, um so die Möglichkeit von Indexfehlern aufgrund Mediendefekte oder anderen Quellen einer Signalverschlechterung auszuschließen. Die Erfindung liefert auch eine vorhersagbare PLL-Akquisition durch die Verwendung einer gewidmeten Synchronisierzone. Da es nicht erforderlich ist, zwischen Impulsen wie bei herkömmlichen Methoden zu unterscheiden, ist eine PLL-Akquisition rasch und zuverlässig.

Beschreibung der Zeichnungen

Figur 1A veranschaulicht den Servodatencode, der beim Stand der Technik verwendet ist.
Figuren 1B bis 1E zeigen die elektronische Darstellung des Servo-Rücklese- oder -Wiederholsignales des in Figur 1A gezeigten Servodatencodes.
Figur 2A veranschaulicht den Servodatencode der vorliegenden Erfindung.
Figuren 2B bis 2E zeigen die elektronische Darstellung des Servowiederholsignales des in Figur 2A gezeigten Servodatencodes.
Figur 3 veranschaulicht einen Abschnitt einer Servoplatte, die in einem bevorzugten Ausführungsbeispiel formatiert ist.
Figur 4 veranschaulicht die elektronische Darstellung des Servowiederholsignales des Servodatencodes, der zum Durchführen einer Synchronisation und eines Indexcodierens, wie durch die Erfindung verlangt, verwendet wird.
Figur 5 ist ein Blockdiagramm der Erfindung gemäß deren bevorzugtem Ausführungsbeispiel in einem Servosystem.
Figur 6 ist ein Blockdiagramm in Einzelheiten eines Frequenz/Phasendetektors mit phasenverriegelter Servoschleife.
Figur 7 ist ein Blockdiagramm in Einzelheiten einer Mustererfassungslogikschaltung.

Beschreibung des bevorzugten Ausführungsbeispiels

Figur 1A ist eine zeichnerische Darstellung eines Servodatencodes, der gewöhnlich in herkömmlichen Plattenspeichervorrichtungen verwendet wird. Die Flußüber gangszonen sind für einen Rahmen 10 der Servodaten gezeigt, die auf Servonummern 0-5 einer typischen Servoplatte geschrieben wurden. Ein typische Spur von Servodaten enthält eine feste Anzahl von Rahmen von Servodaten, die umfangsmäßig an einer besonderen radialen Stelle auf der Platte geschrieben wurden. Eine feste Anzahl von Spuren von Servodaten wird längs des Radius einer typischen Servoplatte geschrieben. Ein Servokopf 11 bewegt sich radial über die Platte, um die auf aufeinanderfolgenden Spuren aufgezeichneten Servodaten zu lesen.
In herkömmlichen Vorrichtungen ist es üblich, zwei Di-Bits in jedem Rahmen der Servodaten allein für den Zweck einer Mustersynchronisation und Codierung zu ver wenden. Ein Sync-Di-Bit 12, das in Figur 1A gezeigt ist, wird radial über die Platte in benachbarter Weise geschrieben, so daß Impulse einer konstanten Amplitude auf jeder Spur vorhanden sind. Das Sync-Di-Bit 12 wird verwendet, um Synchronisierinformation für die phasen verriegelte Schleife (PLL) des Servosystems zu liefern, aus der alle anderen Plattenzeitsteuersignale erzeugt werden. Ein Code-Di-Bit 14 von Figur 1 wird ebenfalls radial über die Platte geschrieben und verwendet, um Index- und Schutzbandmuster in spezifischen Zonen auf der Platte zu codieren. Das zum Aufzeichnen des Sync- Di-Bits 12 und des Code-Di-Bits 14 in dieser Weise verwendete Verfahren ist als Überschreiben bekannt und erfordert eine sehr gute radiale Phasenkoherenz, um eine gute Signalwiedergabe zu erhalten.
Die verbleibenden Di-Bits in jedem Rahmen der Servodaten liefern die kritische Kopfposition und Geschwindigkeitsinformation, die durch das Servosystem benötigt wird, um die Datenköpfe zu der geeigneten Stelle auf der Datenplatte zu bewegen. Diese Di-Bits werden auf benachbarten Spuren in der Sequenz eines A-Di-Bits 16, eines C-Di-Bits 18, eines B-Di-Bits 20 und eines D-Di-Bits 22 auf jeweils Spuren 0 bis 3 geschrieben. Diese Muster dauert für die verbleibenden Spuren fort, so daß eine Quadraturpositionsinformation verfügbar ist, wenn sich der Kopf über die Servospuren bewegt.
Figuren 1B bis 1E zeigen die elektronische Darstellung des Servowiederholsignales bzw. Servorücklesesignales, wenn der Servokopf 1 jeweils über Spurnummern 0 bis 3 positioniert ist. Für jede der sechs Flußübergangszonen in einem Rahmen der Servodaten wird ein Di-Bit-Impuls rekonstruiert, wenn sich der Servokopf durch die Zone bewegt, wobei dessen Amplitude von der Position des Kopfes bezüglich der Mitte der Zone abhängig ist.
Bezüglich Figur 2A ist eine zeichnerische Darstellung des Servodatencodes der Erfindung in ähnlicher Weise wie der herkömmliche Code von Figur 1A gezeigt. Im Unterschied zu herkömmlichen Codes hat dieser Servodatencode nicht das Sync-Di-Bit 12 oder das Code-Di- Bit 14, die gemeinsam verwendet sind, um eine Synchronisations- und Zeitsteuerinformation zu liefern. Ein Rahmen 30 der Servodaten enthält lediglich vier Di-Bits, die eine Positions- und Geschwindigkeitsinformation für das Servosystem des Plattenantriebes liefern. Somit nimmt die Wirksamkeit des Servodatencodes um 33 % zu, indem der Überkopf des Sync-Di-Bits 12 und des Code-Di-Bits 14 ausgeschlossen wird, welche durch den herkömmlichen Code benötigt sind. Aus den hier beschriebenen Gründen werden die Positions-Di-Bits auf benachbarten Spuren in der Sequenz eines A-Di-Bits 32, eines B-Di-Bits 34, eines C-Di-Bits 36 und eines D-Di-Bits 38 jeweils auf Spuren -1 bis 2 geschrieben. Dieses Muster dauert auf den verbleibenden Spuren in ähnlicher Weise fort. Das besondere Muster liefert das optimalste Interferenzmuster und verringert eine Wech selwirkung benachbarter Impulse. Die Figuren 2B bis 2E zeigen die elektronische Darstellung eines Servowiederholsignales, wenn der Servokopf 39 jeweils über Spurnummern -1 bis 2 positioniert ist.
Da keine Sync- und Code-Di-Bits verfügbar sind, um Synchronisations- und Zeitsteuerinformation zu liefern, muß das Servosystem selbstsynchronisierend sein, wobei die notwendige Zeitsteuerinformation aus dem Servodatencode selbst ausgesiebt wird. Der Servodatencode und das Verfahren der Servodatenwiedergewinnung, beschrieben durch diese Erfindung, liefern die Mittel, um dies zu erreichen.
Figur 3 zeigt einen Abschnitt 40 einer Servoplatte, die in einer Weise formatiert wurde, welche durch die Erfindung zur Selbstsynchronisierung gefordert wird. Eine Datenzone 42 ist ein Bereich, in welchen der Servodatencode von Figur 2 geschrieben ist, und er liegt radial in der gleichen Zone, die durch die Datenköpfe der verbleibenden Platten eingenommen ist.
Damit eine Synchronisation und Indexerfassung auftreten können, sind zwei Sync/Index-Zonen 44A und 44B vorgesehen, wie dies in Figur 3 gezeigt ist. Die gewidmeten Sync/Index-Zonen 44A und 44B liefern eine vorhersagbare Akquisition einer phasenverriegelten Schleife, da es nicht notwendig ist, zwischen Impulsen zu unterscheiden oder zu diskriminieren. In einem bevorzugten Ausführungsbeispiel enthält eine äußere Sync/Index-Zone 44A mehr Spuren als eine innere Sync/Index-Zone 44B. Die innere Sync/Index-Zone 44B enthält lediglich einige Spuren. Es ist im Bereich der vorliegenden Erfindung, nur eine einzige Sync/Index-Zone oder mehr als zwei Sync/Index-Zonen zu haben. Es gibt auch zwei Keine- Daten-Zonen 45A und 45B, in die keine Daten geschrieben sind.
Figur 4A zeigt die elektronische Darstellung des Sync/Index-Wiederholsignales, wenn der Servokopf über der Sync/Index-Zone 44A oder B positioniert ist. Dieses Muster ist gekennzeichnet durch ein einziges Di-Bit 46 je Rahmen der Servodaten, d.h. das "A"-Di-Bit 32 von Figur 2. Indexinformation wird durch einen Di-Bit-Impulsstoß 48 von zwölf aufeinanderfolgenden Di-Bits, wie in Figur 4A gezeigt, die lediglich einmal je Umdrehung auftreten, geliefert. Die Anzahl der Di-Bits in dem Di-Bit-Impulsstoß 48 kann abhängig von Designanforderungen schwanken. Als ein Minimum muß diese Anzahl um eins größer als die Maximalzahl der Di-Bits sein, die in einem Rahmen der Servodaten bei jeglicher Stelle auf der Platte erfaßt werden kann.
Die weiteren Spuren, die in Figuren 4B bis 4H gezeigt sind, veranschaulichen die elektronische Darstellung des Servowiederholsignales der Spuren -4 bis 2. Spuren -5 bis -1 bilden eine Sync/Index-Zone 44A. Spuren 0 bis 2 veranschaulichen den Start der Datenzone 42. Spuren -2 und -1 enthalten nicht den Di-Bit- Impulsstoß 48 und sind Pufferspuren, deren Anzahl schwanken kann und deren Lage gerade vor dem Start der Datenzone 42 auftritt. In einem bevorzugten Ausführungsbeispiel sind Positions-Di-Bits 34, 36 und 38 lediglich in die Datenzone 42, beginnend bei Spur Nummer 0, geschrieben. Es liegt jedoch in dem Bereich dieser Erfindung, die gleichen Di-Bits auf die letzten einigen Spuren der Sync/Index-Zone 44 zu schreiben, um das Servosteuerungssystem in die Lage zu versetzen, die Köpfe innerhalb der Zone zu positionieren.
Es ist in der Sync/Index-Zone 44A oder 44B, daß die servophasenverriegelte Schleife bzw. phasenvernegelte Servoschleife (PLL) eine Frequenz- und Phasenverriegelung erzielt. Da nur eines der Einzel-Di-Bits 46 in jedem Rahmen der Servodaten vorliegt, ist es nicht erforderlich, zwischen benachbarten Di-Bits zu diskriminieren, und eine PLL-Verriegelung wird einfach erzielt. Sobald jedoch eine PLL-Verriegelung aufgetreten ist, muß die Integrität der Verriegelungsbedingung unabhängig von der Anzahl der Di-Bits beibehalten werden, die in jedem Rahmen der Servodaten gesehen ist, welche sich ändert, wenn der Servokopf über die Index- und Datenzonen fährt. Es ist das Selbstsynchronisiermerkmal dieser Erfindung, daß die Integrität der PLL-Verriegelung durch die Verwendung einer Dualmodusfrequenz und Phasendetektoren, die unten beschrieben sind, aufrechterhält
In einem System, das zwei Sync/Index-Zonen 44A und 44B verwendet, die in Figur 3 gezeigt sind, wird eine bessere Servosteuerung erzielt. Wenn aus irgendeinem Grund das Servosteuerungssystem eine Verriegelung verliert, bewegt sich der Servodatenkopf 39 zu der nächsten Sync/Index-Zone 44A oder 44B, um Frequenz und Phasenverriegelung wieder aufzubauen. Dies liefert ein rascheres und effizienteres Servosteuerungssystem durch Verringern der Laufzeit des Servokopfes 39, wenn die Sync/Index-Zone 44A oder 44B gesucht wird.
In der Figur 5 ist ein Blockdiagramm des Selbstsynchronisier-Servosystems 50 gezeigt. Das von einer Servoplatte 52 durch einen Servokopf 54 wiedergewonnene Signal wird durch einen Vorverstärker 56 vorvorstärkt und weiter durch eine Bank von Servodatenwiedergewinnungsschaltungen 58 verarbeitet, um eine konstante Amplitude zu erzielen, die durch eine Bezugsspannung Vagc 60 festgelegt ist, während jegliche unerwünschte Frequenzkomponenten entfernt werden, wie dies wohlbekannt ist. Ein Impulsdigitalisierer 62, dessen Betrieb dem Fachmann geläufig ist, ist mit dem Ausgang der Servodatenwiedergewinnungsschaltungen 58 verbunden, um das analoge Servodatensignal in ein digitales Servoimpulssignal mit einer Frequenz, die dem Analogen Servodatensignal entspricht, umzusetzen. Das digitale Servoimpulssignal liegt an einer Mustererfassungslogikschaltung 64 über eine digitalisierte Servodateneingangsleitung 66. Vier Gattersignale liegen als Eingangssignale an der Mustererfassungslogikschaltung 64 über eine erste Gattereingangsleitung 67A, eine zweite Gattereingangsleitung 67B, eine dritte Gattereingangsleitung 67C und eine vierte Gattereingangsleitung 67D.
Die Mustererfassungslogikschaltung 64 hat ein PLL-Verriegelungs/Entriegelungs-Ausgangssignal auf einer PLL-Verriegelungs/Entriegelungs-Leitung 68, ein Datenzonenausgangssignal auf einer Datenzonenleitung 70 und ein Mustererfassungslogikausgangssignal auf einer Mustererfassungslogikleitung 72. Die Signale, die in diesen drei Leitungen vorhanden sind, werden durch die Mustererfassungslogikschaltung 64 abhängig von den digitalisierten Servodaten und vier Di-Bit-Gattersignalen auf Leitungen 67A, B, C und D, die später in Einzelheiten beschrieben sind, erzeugt. Das Signal auf der Datenzonenleitung 70 ist ein positiver Wert oder eine 1, wenn der Servodatenkopf 54 in der Datenzone ist, und es ist ein negativer Wert oder Null, wenn er außerhalb der Datenzone ist. Das Signal bei der Mustererfassungslogikleitung 72 ist ein logischer Impuls oder Indeximpuls, der durch das Selbstsynchronisierservosystem 50 verwendet wird, wenn Information auf Datenplatten geschrieben wird. Der Impuls zeigt an, daß der Start der Daten nahe bevorstehend ist, und tritt einmal je Umdrehung auf.
Die digitalisierten Servodaten werden auch als ein Eingang zu einem Servo-PLL-Frequenz/Phasendetektor 74 über eine Frequenz/Phasendetektoreingangsleitung 76 verwendet. Der Servo-PLL-Frequenz/Phasendetektor 74 hat drei Ausgänge, einen Taktausgang auf einer Taktleitung 78, einen Zunahmefrequenzausgang auf einer Zunahmefrequenzleitung 80 und einen Abnahmefrequenzausgang auf einer Abnahmefrequenzleitung 82. Der Taktausgang auf der Leitung 78 ist ein Taktsignal, das ein Vielfaches der Frequenz der Di-Bit-Impulse ist. Der Zunahmefrequenzausgang auf der Leitung 80 und der Abnahmefrequenzausgang auf der Leitung 82 werden jeweils als Eingänge verwendet, um die Frequenz eines spannungsgesteuerten Oszillators (VCO) 88 einzustellen, dessen Ausgangsfrequenz auf einer VCO-Frequenzleitung 90 durch einen LIN-Dividierer 92 geteilt wird. Die Frequenz des spannungsgesteuerten Oszillators wird durch N geteilt und liegt als ein Rückkopplungssignal auf einer Leitung 96 an dem Servo-PLL-Frequenz/Phasendetektor 74. Ein Signal auf einer Leitung 68, das anzeigt, ob die phasenverriegelte Schleife verriegelt oder entriegelt ist, wird als ein Eingangssignal zu einem Servo-PLL- Frequenz/Phasendetektor 74 verwendet. Bei einem Betrieb unter diesen Bedingungen verriegelt der Servo- PLL-Frequenz/Phasendetektor 74 die phasenverriegelte Schleife, wenn der Servokopf 54 in der Sync/Index- Zone 44A oder 44B der Servodatenplatte 72 ist, und behält auch die Verriegelung der phasenverriegelten Schleife bei, wenn sich der Servokopf 54 durch die Datenzone 42 bewegt.
Der Taktausgang auf der Leitung 78 wird durch Servodaten-Fensterdecodierer 102, wie dem Fachmann geläufig, verwendet, um Gattersignale für das A-Di-Bit 32, das B-Di-Bit 34, das C-Di-Bit 36 und das D-Di-Bit 38, gezeigt in Figur 2, zu erzeugen, damit die Zeitdomänenposition dieser Signale bezüglich zueinander angezeigt ist. Diese Gattersignale werden von den Servodaten-Fensterdecodierern auf einer ersten Gatterleitung 106A, einer zweiten Gatterleitung 106B, einer dritten Gatterleitung 106C und einer vierten Gatterleitung 106D ausgegeben. Diese Gattersignale werden durch die Mustererfassungslogikschaltung 64 der vorliegenden Erfindung und eine Servodatendemodulationsschaltung 108, die dem Fachmann geläufig ist, verwendet. Die Gattersignale liegen an Spitzendetektoren, die in der Servodatendemodulationsschaltung 108 gelegen sind, um die Spitzendetektoren bei der richtigen Zeit einund auszuschalten, damit sie analogen Servodaten entsprechen, die durch die Servodatendemodulationsschaltung 108 über eine Demodulationsschaltungseingangsleitung 110 empfangen sind. Abhängig von den Gattersignalen erzeugt die Servodatendemodulationsschaltung 108 ein spitzenwerterfaßtes Signal auf Leitungen 112, 114, 116 und 118 jeweils entsprechend zu jedem der A-, B-, C- und D-Di-Bits. Diese spitzenwerterfaßten Signale werden dann durch eine Positionsfehlerverstärkerschaltung 120, die üblich ist, verwendet, um ein A-C-Quadraturpositionsfehlersignal auf einer Leitung 122 und ein B-D-Quadraturpositionsfehlersignal auf einer Leitung 124 zu entwickeln. Diese beiden Signale auf den Leitungen 122 und 124 steuern die Lage des Lese/Schreibdatenkopfes, wie dieser üblich ist.
Figur 6 zeigt den Servo-PLL-Frequenz/Phasendetektor 74 der vorliegenden Erfindung, der verwendet wird, um die Frequenz des Servosteuerungssystems zu steuern.
Die durch N dividierte Frequenz des spannungsgesteuerten Oszillators liegt über ein Leitung 96 an und wird durch einen 1/m-Dividierer 130 geteilt. Der 1/m-Dividierer erzeugt eine Endfrequenz bei einer f1-Leitung 132, die gleich ist zu der Rahmenfrequenz des Rahmens 30 des Servodatencodes. Zusätzlich erzeugt der 1/m-Dividierer zwei Unterfrequenzen bei einer f2-Leitung 134 und der Taktleitung 78. Die Frequenz des f2-Ausganges auf der f2-Leitung 134 bestimmt die Anzahl der Phasenvergleiche, die durch den Phasenvergleicher 160 in einem Rahmen der Servodaten gemacht werden. In dem bevorzugten Ausführungsbeispiel ist die Frequenz des f2-Ausganges auf der f2-Leitung 134 das Doppelte der Frequenz des f1-Ausganges auf der f1-Leitung 132, jedoch liegt es im Bereich dieser Erfindung, daß der f2-Ausgang bei Bedarf durch die Anwendung ein anderes Vielfaches f1 hat.
In einer PLL-Entriegelungsbedingung, die auftritt, wenn der Plattenantrieb zuerst eingeschaltet wird oder wenn ein Fehler erfaßt wird, muß der Servokopf in der Sync/Index-Zone 44A oder 44B liegen, damit eine Verriegelung auftritt. In Figur 6 bewirkt eine Entriegelungsbedingung, daß ein Frequenzvergleicher 136 der PLL durch das PLL-Verriegelungs/Entriegelungssignal auf der Leitung 68 freigegeben wird, so daß die PLL zu dem "A"-Di-Bit-Muster verriegelt, das in der Synchronisierzone vorhanden ist. Der Frequenzvergleicher 136 empfängt das PLL-Verriegelungs/Entriegelungssignal bei einer Frequenzvergleicher-Verriegelungs/Entriegelungs- Eingangsleitung 138.
Der Frequenzvergleicher 136 hat einen Frequenzvergleicher-Zunahmefrequenzausgang auf einer Leitung 140 und einen Frequenzvergleicher-Abnahmefrequenzausgang auf einer Leitung 142. Wenn der Frequenzvergleicher 136 durch das PLL-Verriegelungs/Entriegelungssignal freigegeben wird, wird ein Multiplexer 144 mit einem ersten Multiplexereingang auf einer Leitung 146, einem zweiten Multiplexereingang auf einer Leitung 148, einem dritten Multiplexereingang auf einer Leitung 140 und einem vierten Multiplexereingang auf einer Leitung 142 ebenfalls durch das PLL-Verriegelungs/Entriegelungssignal auf einer Multiplexerwählleitung 154 freigegeben, um die zwei Eingänge zu wählen, die die Ausgangssignale des Frequenzvergleichers 136 empfangen. Diese Signale werden durch den Multiplexer 144 auf der Zunahmefrequenzleitung 80 und der Abnahmefrequenzleitung 82 des Servo-PLL-Frequenzphasendetektors 74 geschickt.
Der Frequenzvergleicher 136 leitet das Zunahmefrequenzsignal und das Abnahmefrequenzsignal aus den digitalisierten Servodaten bei einer durch einen Frequenzvergleicher digitalisierten Servodateneingangsleitung 76 und der Frequenz von der f1-Leitung 132 des 1/m-Dividierers 130 ab.
Sobald eine Verriegelung erzielt ist, wird der Frequenzvergleicher 136 abgeschaltet, und ein Phasenvergleicher 160 wird durch das PLL-Verriegelungs/Entriegelungssignal auf einer Phasenvergleicher-Verriegelungs/Entriegelungs-Eingangsleitung 138 freigegeben. Der Phasenvergleicher 160 erzeugt ein Zunahmefrequenz signal und ein Abnahmefrequenzsignal auf der Leitung 146 bzw. auf der Leitung 148. Diese zwei Ausgänge werden durch den Multiplexer 144 verwendet, sobald die phasenverriegelte Schleife verriegelt wurde. Der Multiplexer 144 schickt diese beiden Signale durch den Multiplexer 144, wenn das Signal an der Multiplexerwählleitung 154 anzeigt, daß eine Verriegelung erzielt ist. Der Phasenvergleicher 160 arbeitet abhängig von den digitalisierten Servodaten an einem digitalisierten Servodatenphasenvergleichereingang 168 und dem Signal auf der f2-Leitung 134. Der Phasenvergleicher 160 arbeitet unabhängig von der Di-Bit-Frequenz und gibt so die PLL frei, um in Verriegelung zu bleiben, da sich der Servokopf durch die verschiedenen Zonen auf der Servoplatte bewegt. Somit ist das Servosystem in dieser Hinsicht selbstsynchronisierend, indem es seine Zeitsteuerinformation direkt aus dem Servodatenmuster selbst und nicht aus Di-Bits aussiebt, die diesem Zweck gewidmet wurden.
Gemäß der vorliegenden Erfindung ist die Mustererfassungslogikschaltung 64 in Figur 7 gezeigt. Um das codierte Indexmuster zu erfassen, das in die Sync/Index-Zone 44A oder 44B der Servoplatte geschrieben wurde, ist ein Indexdecodierer 172 vorgesehen. Der Indexdecodierer 172 empfängt die A-, B-, C- und D-Gattersignale, die durch die Servodaten-Fensterdecodierer 102 erzeugt sind, bei Indexdecodie-rer-Gattersignal-Eingangsleitungen 67A, 67B, 67C und 67D. Der Indexdecodierer 172 verwendet diese Gattersignale und das digitalisierte Servodatensignal bei einer Indexdecodiererservodateneingangsleitung 176, um ein Signal bei einem Indexdecodiererausgang auf einer Leitung 178 zu erzeugen, damit angezeigt wird, daß das Indexmuster erfaßt wurde. Sobald jedoch das Indexmüster erfaßt wurde, ist es erforderlich, einen Pseudoindeximpuls zu erzeugen, der zu verwenden ist, wenn sich der Servokopf in die Datenzone 42 bewegt, wo keine Indexmuster codiert sind. Dies wird durch einen Pseudoindexgenerator 180 und eine zugeordnete Indexsteuerlogikschaltung 186 durchgeführt. In einem PLL-Entriegelungszustand erlaubt es das an der Indexsteuerlogikeingangsleitung 188 vorhandene PLL-Verriegelungs/Entriegelungssignal dem Indexdecodiererausgang auf der Leitung 178, den Pseudoindexgenerator 180 zu initialisieren. Ein Sperrglied innerhalb der Indexsteuerlogikschaltung 186 ist hoch gesetzt, um den Pseudoindexgenerator 180 freizugeben oder zu initialisieren. Somit ist in diesem Zustand ein Indexsteuerlogikausgang auf der Leitung 190 das decodierte Indexsignal der Leitung 178. Nach der Initialisierung beginnt der Pseudoindexgenerator 180 ein Zählen der Anzahl der Rahmen der Servodaten mittels des Gattersignales von der ersten Gattereingangsleitung 67A, das bei einer Pseudoindexgeneratoreingangsleitung 196 eingespeist ist. Dieses Signal wird auf die Geschwindigkeit bzw. Drehzahl der Platte durch die Servo-PLL bei der Rahmenfrequenz der Servodaten synchronisiert. Da die Anzahl der Servodatenrahmen je Umdrehung vorbestimmt ist, wenn der Pseudoindexgenerator 180 den vorbestimmten Zähler stand erreicht, wird das geeignete indexerfaßte Steuersignal auf der Mustererfassungslogikleitung 72 erzeugt. Sobald dies eingetreten ist, unterdrückt das an der zweiten Indexsteuerlogikeingangsleitung 197 vorhandene indexerfaßte Signal die Wiederinitialisierung des Pseudoindexgenerators 180 durch irgendwelche weitere decodierte Indeximpulse. Sollte die phasenverriegelte Schleife entriegelt werden, so setzt das Signal an der Indexsteuerlogikeingangsleitung 188 die Logik innerhalb der Indexsteuerlogikschaltung 186 zurück, um eine Wiederinitialisierung des Pseudoindexgenerators 180 zu beginnen. Gleichzeitig kehrt der Servokopf 39 zu einer der Sync/Index-Zonen 44A oder 44B zurück, um die Daten innerhalb der Sync/Index-Zone zu lesen und die phasenverriegelte Schleife zu verriegeln. Der Schaltungsaufbau zur Ausführung des Pseudoindexgenerators 180 und der zugeordneten Indexsteuerlogikschaltung 186 ist dem Fachmann geläufig und kann anwendungsabhängig ausgeführt werden, um irgendeine vorbestimmte Anzahl der Servorahmen zu zählen.
Solange die PLL verriegelt verbleibt, bleibt der Pseudoindeximpuls übereinstimmend mit dem codierten Indeximpuls, was einen zuverlässigen Anzeiger des Index liefert. Dieses Merkmal entfernt wirksam den Bedarf, einen codierten Index in der Datenzone zu haben, um so die Notwendigkeit für ein Schreiben eines Code-Di-Bits in jeden Rahmen der Servodaten auszuschließen.
Um eine Anzeige des Überganges von der Datenzone 42 zu der Sync/Index-Zone 44A oder 44B und umgekehrt zu liefern, ist ein Datenzonendecodierer 198 vorgesehen, wie dies in Figur 7 gezeigt ist. Dieser Decodierer erfaßt die Abwesenheit der B-, C- und D-Di-Bits, um anzuzeigen, daß der Servokopf in der Sync/Index Zone 44A oder 44B ist. Der Datenzonendecodierer 198 verwendet die digitalisierten Servodaten bei der Eingangsleitung 66 und das Vorhandensein des A-Gattersignales von dem ersten Gattereingang 67A. Da sich der Servokopf in die Datenzone bewegt, beginnt der Decodierer zusätzliche Impulse in jedem Rahmen der Servodaten zu erfassen, wie dies in den Figuren 4E bis 4H gezeigt ist. Die Datenzone wird erfaßt, wenn wenigstens eines der B-Di-Bits 34, C-Di-Bits 36 oder D-Di-Bits 38 in jedem Rahmen der Servodaten für acht aufeinanderfolgende Rahmen erfaßt wird. Bei Erfassung erzeugt der Datenzonendecodierer 198 das geeignete Signal auf einer Datenzonenleitung 70. Der Fachmann erkennt, daß der Datenzonendecodierer 198 mittels üblicher Technik ausgeführt werden kann.
Der PLL-Verriegelungsdetektor 204 erzeugt das PLL-Verriegelungs/Entriegelungssignal auf der PLL-Verriegelungs/Entriegelungsleitung 68. Dieses Signal wird aus den A-, B-, C- und D-Gattersignalen abgeleitet, die erzeugt sind durch die Servodaten- Fensterdecodierer 102, eingespeist über die Leitungen 67A, 67B, 67C und 67D, und durch die digitalisierten Servodaten, die an der PLL-Verriegelungsdetektorservodateneingangsleitung 208 empfangen sind. Dieses Signal wird durch den Servo-PLL-Frequenz/Phasendetektor 74 verwendet, wie dies oben beschrieben ist. Verschiedene Methoden bestehen und einige sind bekannt zum Erzeugen eines PLL-Verriegelungs/Entriegelungssignales, und irgendwelche dieser Methoden können verwendet werden.
Die vorstehende Beschreibung der Erfindung wurde für Zwecke der Darstellung und Erläuterung gegeben. Es ist nicht beabsichtigt, die Erfindung auf genaue offenbarte Formen zu begrenzen, vielmehr sind zahlreiche Modifikationen und Änderungen möglich, die in den Bereich der beigefügten Patentansprüche fallen.
In den beigefügten Verfahrensansprüchen sind Bezugszeichen vorgesehen, die den Merkmalen der beschriebenen Geräte entsprechen, welche die jeweiligen Schritte dieses Verfahrens ausführen, oder die den Signalleitungen entsprechen, auf denen die Signale auftreten. Diese Bezugszeichen begrenzen nicht die Erfindung in irgendeiner Weise gemäß Regel 29 (7) EPÜ.

Claims

1. Servodatenplatte (52) mit einer Vielzahl von konzentrischen Spuren, die radial von der Mitte beabstandet sind, und einem Servodatencode, der auf wenigstens einigen der Spuren aufgezeichnet ist, wobei die Servodatenplatte und der Code aufweisen:

wenigstens eine Sync/Index-Zone (44A) mit einer Vielzahl von in eine Vielzahl von Rahmen unterteilten Spuren (-1...4), wobei der Servodatencode aufweist:

wenigstens ein Einzel-Di-Bit (46), das auf jeder der Spuren innerhalb von jedem der Rahmen der Sync/Index-Zone geschrieben ist, und

einen Impulsstoß (48) von einer aufeinanderfolgenden Vielzahl von Di-Bits, die auf jede der Spuren in wenigstens einem der Rahmen der Sync/Index-Zone geschrieben sind, und

wenigstens eine Datenzone (42) mit einer Vielzahl von Spuren, die in eine Vielzahl von Rahmen unterteilt sind, wobei der Servodatencode weiterhin eine Vielzahl von Positions-Di-Bits (32, 34, 36, 38) aufweist, wobei eines der Positions-Di-Bits auf jede der Spuren innerhalb jedes der Rahmen geschrieben ist und jedes der Positions-Di-Bits in einem optimalen Interferenzmuster bezüglich jedem der anderen der Positions-Di-Bits angeordnet ist, wodurch jedes der Positions-Di-Bits der gleichen Menge einer Zwischensymbolinterferenz wie die anderen Positions-Di-Bits begegnet.

2. Verfahren zum Erzeugen eines Signales, um anzuzeigen, wenn ein Servowandler in einer Datenzone in einem Plattenantriebssystem gelegen ist, das wenigstens eine Datenplatte (52), wenigstens einen Wandler zum magnetischen Aufzeichnen von seriellen Daten auf der Datenplatte und zum späteren Wiedergewinnen der Daten, eine Servodatenplatte mit einer Vielzahl von konzentrischen Spuren, die radial von der Mitte beabstandet sind, einen Servowandler und einen Servodatencode, der eine Vielzahl von Di-Bits enthält, die auf wenigstens einigen der Spuren aufgezeichnet sind, hat, wobei die Vielzahl von Spuren in wenigstens zwei Zonen unterteilt ist, von denen eine Zone eine Datenzone ist, wobei das Verfahren die folgenden Schritte aufweist:

Wiedergewinnen (54, 56, 58) des Servodatencodes von der Servodatenplatte mit dem Servowandler,

Erzeugen eines digitalen Servodatensignales (66) abhängig von dem wiedergewonnenen Servodatencode,

Erzeugen (102) eines Bezugssignales (67A - 67D),um eine Bezugszeitdomänenposition der Vielzahl von Di-Bits anzuzeigen,

Vergleichen des digitalen Servodatensignales (66) mit dem Bezugssignal (67A - 67D), und

Erzeugen eines Zonenerfassungssignales (70), wobei das Zonenerfassungssignal einen ersten Zustand, der anzeigt, daß der Wandler in der Datenzone ist, und einen zweiten Zustand, der anzeigt, daß der Wandler in einer anderen Zone als die Datenzone ist, hat.

3. Verfahren nach Anspruch 2 in einem Plattenantriebssystem weiterhin mit einem Servosteuerungssystem zum Positionieren jedes der Wandler neben einer entsprechenden Datenplatte, weiterhin umfassend ein Verfahren zum Erzeugen eines Taktsignales zum Einstellen einer Servosteuerungssystem-Betriebsfrequenz mit den folgenden Schritten:

Erzeugen eines Verriegelungs/Entriegelungssignales (68) mit einem ersten Zustand (Verriegelung) und einem zweiten Zustand (Entriegelung),

Erzeugen eines Zunahmefrequenzsignales (80) und eines Abnahmefrequenzsignales (82),

Erzeugen eines Oszillatorsignales (88) mit einer Frequenz, die durch das Zunahmefrequenzsignal und das Abnahmefrequenzsignal gesteuert ist,

Vergleichen der Frequenz (74, 136) des digitalisierten Servodatensignales (66, 176) mit der Frequenz des Oszillatorsignales (96), wenn das Verriegelungs/Entriegelungssignal in dem ersten Zustand (Entriegelung) ist, um das Zunahmefrequenzsignal und das Abnahmefrequenzsignal zu erzeugen,

Vergleichen der Phase (74, 160) des digitalisierten Servodatensignales (76) mit der Phase des Oszillatorsignales (96), wenn das Verriegelungs/Entriegelungssignal in dem zweiten Zustand (Verriegelung) ist, um das Zunahmefrequenzsignal und das Abnahmefrequenzsignal zu erzeugen, und Erzeugen des Taktsignales (78) abhängig von dem Oszillatorsignal (96).

4. Verfahren nach Anspruch 2 in einem Plattenantriebssystem, bei dem weiterhin eine andere der Zonen eine Sync/Index-Zone (44B) ist, die eine Vielzahl von aufeinanderfolgenden Di-Bits in wenigstens einer der Spuren enthält, weiterhin umfassend ein Verfahren zum Erzeugen eines logischen Impulses, um anzuzeigen, daß der Start von Daten nahe bevorstehend ist, umfassend die folgenden Schritte:

Erzeugen (102) einer Vielzahl von Bezugssignalen (67A - 67D), die die Zeitdomänenposition einer entsprechenden Vielzahl der Di-Bits anzeigen,

Vergleichen des digitalisierten Servodatensignales (66) und der Vielzahl von Bezugssignalen (67A - 67D), um ein Indexmustersignal (178) zu erzeugen, um anzuzeigen, daß die Vielzahl von aufeinanderf olgenden Di-Bits erfaßt wurde,

Erzeugen (204) eines Verriegelungs/Entriegelungssignales (68) mit einem ersten Zustand (Entriegelung) und einem zweiten Zustand (Verriegelung),

Vergleichen (198) wenigstens eines (67B, C, D) der Vielzahl von Bezugssignalen mit dem Indexmustersignal (178), wenn das Verriegelung/Entriegelungssignal in dem zweiten Zustand (Verriegelung) ist, um das Erzeugen des logischen Impulssignales (72) zu beginnen, das anzeigt, daß der Start von Daten unmittelbar bevorstehend ist.

5. Verfahren zum Erzeugen des logischen Impulses nach Anspruch 4, weiterhin umfassend den folgenden Schritt:

Verwenden des logischen Impulssignales (72), um eine Erzeugung des Indexmustersignales abhängig von der Vielzahl von aufeinanderfolgenden Di-Bits zu verhindern und um das Erzeugen eines Pseudoindeximpulses (180) zu beginnen, der in der Zeit mit dem logischen Impuls zusammenfällt, bis das Verriegelungs/Entriegelungssignal in dem ersten Zustand (Entriegelung) ist.

6. Verfahren nach Anspruch 2 in einem Plattenantriebssystem weiterhin umfassend einen Lese/Schreibdatenkopf, der an verschiedenen Stellen über der Datenplatte positionierbar ist, weiterhin umfassend ein Verfahren zum Erzeugen einer Vielzahl von Positionsfehlersignalen zur Verwendung beim Steuern der Lage des Lese/Schreibdatenkopfes, umfassend die folgenden Schritte:

Verarbeiten des Servodatensignales (98), um ein analoges Datensignal (110) zu entwickeln, das eine konstante Amplitude hat und frei von unerwünschten Frequenzkomponenten ist,

Erzeugen (62) eines digitalen Servodatensignales (66) abhängig von dem Servodatensignal und dem analogen Servodatensignal, wobei das digitale Servodatensignal eine digitale Frequenz entsprechend der Frequenz des analogen Servodatensignales hat,

Erzeugen eines Taktsignales (78) abhängig von dem Servodatensignal, um eine Servosteuerungssystem- Betriebsfrequenz einzustellen, wobei das Taktsignal eine Frequenz proportional zu der digitalen Frequenz des digitalisierten Servodatensignales hat,

Erzeugen einer Vielzahl von Gattersignalen (67A - 67D) abhängig von dem Taktsignal, um die Zeitdomänenposition der Vielzahl von Di-Bits des Servodatencodes anzuzeigen,

Erzeugen (108) einer Vielzahl von spitzenwerterfaßten Signalen (112 - 118) durch Demodulieren des analogen Servodatensignales abhängig von der Vielzahl von Gattersignalen, und

Erzeugen (120) der Vielzahl von Positionsfehlersignalen (122, 124) aus den spitzenwerterfaßten Signalen (112, 118).

7. Verfahren zum Wiedergewinnen eines Servodatencodes aus der Servodatenplatte nach Anspruch 6, weiterhin umfassend den folgenden Schritt:

Erzeugen eines datenzonenerfaßten Signales (70) abhängig von dem digitalisierten Servodatensignal (66) und wenigstens einem der Vielzahl von Gattersignalen (67A), wobei das datenzonenerfaßte Signal einen ersten Zustand und einen zweiten Zustand hat, von denen der erste Zustand anzeigt, daß der Wandler in der Datenzone ist, und von denen der zweite Zustand anzeigt, daß der Servowandler in einer anderen Zone als der Datenzone ist.

8. Verfahren zum Wiedergewinnen eines Servodatencodes aus der Servodatenplatte nach Anspruch 6 oder Anspruch 7, weiterhin umfassend den folgenden Schritt:

Erzeugen (64) eines Mustererfassungslogiksignales (72) abhängig von dem digitalen Servodatensignal (66) und der Vielzahl von Gattersignalen (67A - 67D), um ein Indexrnustersignal zu erzeugen, das anzeigt, daß die Vielzahl von aufeinanderfolgenden Di-Bits erfaßt wurde und der Start von Daten unmittelbar bevorsteht.