DE69025268T2 - Schaltungsanordnung zur erweiterten Adressierung - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur erweiterten Adressierung, die es ermöglicht, daß Speichersegmente, die einem zweiten Adressen/Datenbus zugeordnet sind, von einem ersten Adressen/Datenbus aus angesprochen werden können.
• E/A-Adapterkarten für bestimmte Personalcomputersysteme auf dem Stand der Technik beinhalten eine Vielzahl von Registern, die als Programmable Option Select (POS) [Programmierbare Optionswahl] Register bezeichnet werden. Jede Adapterkarte, die in den Hauptprozessorbus eingesteckt ist, wird mit einer eindeutigen Karteneinstelleitung auf dem Hauptbus verbunden, und auf die POS-Register kann nur zugegriffen werden, wenn die Karteneinstelleitung für diesen Adapter aktiviert ist. Die Anzahl der POS-Register ist begrenzt, in der Regel auf 8 (acht), und es wäre erwünscht, wenn diese Zahl erhöht werden könnte. Ferner, wenn die Adapterkarte intelligent ist, d.h., wenn sie ihren eigenen Prozessor, Adressen/Datenbus und zugeordneten Speicher aufweist, wäre es vorteilhaft, wenn über die POS-Register auf einige der dem Adapterbus zugeordnete Speicher zugegriffen werden könnte.
• Dementsprechend ermöglicht die vorliegende Erfindung den Zugriff über die POS-Register auf ein großes Speichersegment, das der Adapterkarte zugeordnet ist, durch Anwendung einer erweiterten Adressierung bzw. Unteradressierung. Dieses große Segment kann irgendwo innerhalb des Adressenraumes liegen, der dem Adapterkartenbus zugeordnet ist. Die Erfindung kann auch ein selbsttätiges Erhöhen vorsehen, so daß auf die Adressen innerhalb dieses Speichersegments nacheinander leicht und schnell zugegriffen werden kann.
• Kurz gesagt, die Erfindung sieht vor: Eine erweiterte Adressierungsschaltung zum Einsatz mit einem ersten und einem zweiten Adressen/Datenbus, denen entsprechende erste und zweite adressierbare Speicherbereiche zugeordnet sind. Die erweiterte Adressierungsschaltung beinhaltet erste und zweite Register, von denen das erste Register in der Lage ist, Datenwerte abzuspeichern, die in einem ersten, zweiten und dritten sich nicht überlappenden Bereich liegen. Eingeschlossen ist hier ein Mittel zum Zugreifen auf das zweite Register vom ersten Bus aus, als Reaktion auf ein erstes Adressensignal auf dem ersten Bus. Das Mittel zum Zugriff auf das zweite Register wird aktiviert als Reaktion auf einen ersten vorgegebenen Wert der im ersten Register abgespeicherten Daten. Der erste vorgegebene Wert liegt im ersten Wertebereich. Daten können übertragen werden zwischen dem zweiten Register und dem ersten Bus, wenn auf das zweite Register auf diese Weise zugegriffen wird. Ebenfalls eingeschlossen ist ein Mittel zum Anwählen eines ersten Segments des zweiten Speicherraums. Die Grundadresse des ersten Segments entspricht den Daten, die im zweiten Register gespeichert sind. Das Wahlmittel wird aktiviert als Reaktion auf einen im ersten Register abgespeicherten Datenwert, der in diesem zweiten Bereich liegt, und auf das erste Adressensignal. Ferner ist auch ein Mittel zum Zugreifen auf eine ausgewählte Adresse des ersten Segments des zweiten Speicherraums als Reaktion auf das erste Adressensignal auf dem ersten Bus vorgesehen. Die Adresse der gewählten Adresse im ersten Segment entspricht den im ersten Register gespeicherten Daten. Das Mittel zum Zugriff auf die angewählte Adresse im ersten Segment wird aktiviert als Reaktion auf einen im ersten Register abgespeicherten Datenwert, der im zweiten Bereich liegt, so daß Daten zwischen der angewählten Adresse und dem ersten Bus übertragen werden können, wenn auf diese Weise auf die angewählte Adresse zugegriffen wird. Die Erfindung sieht ferner vor: Eine Adapterkartenschaltung mit einer erweiterten Adressiermöglichkeit. Die Adapterkartenschaltung wird in einem Computer eingesetzt, der einen ersten Adressen/Datenbus aufweist, der einen ihm zugeordneten ersten Speicherraum aufweist. Die Adapterkartenschaltung beinhaltet einen zweiten Adressen/Datenbus, dem ein zweiter Speicherbereich zugeordnet ist. Ein Speicher wird an den zweiten Bus gelegt und der Speicher ist innerhalb des zweiten Speicherraums adressierbar. Ein Mittel zum Übertragen der Daten zwischen dem ersten und dem zweiten Bus wird an den Datenbus des zweiten Busses gelegt. Eingeschlossen sind erste und zweite Register, von denen das erste Register in der Lage ist, Datenwerte abzuspeichern, die im ersten, zweiten und dritten nicht überlappenden Bereich liegen. Ebenso eingeschlossen ist ein Mittel zum Zugreifen auf das zweite Register vom ersten Bus aus als Reaktion auf ein erstes Adressensignal auf dem ersten Bus. Das Mittel zum Zugreifen auf das zweite Register wird aktiviert als Reaktion auf einen ersten vorgegebenen Datenwert, der im ersten Register abgespeichert ist. Der erste vorgegebene Wert liegt im ersten Wertebereich. Daten können übertragen werden zwischen dem zweiten Register und dem ersten Bus, wenn auf diese Weise auf das zweite Register zugegriffen wird. Eingeschlossen ist ferner ein Mittel zum Anwählen eines ersten Segments des zweiten Speichers. Die Grundadresse des ersten Segments entspricht den im zweiten Register abgespeicherten Daten. Dieses Anwahlmittel wird aktiviert als Reaktion auf einen im ersten Register abgespeicherten Datenwert, der innerhalb des zweiten Bereichs liegt, und auf das erste Adressensignal. Ferner ist auch ein Mittel zum Zugreifen auf eine angewählte Adresse des ersten Segments des zweiten Speichers in Reaktion auf das erste Adressensignal auf dem ersten Bus vorgesehen. Die angewählte Adresse im ersten Seument entspricht den im ersten Register abgespeicherten Daten. Das Mittel zum Zugreifen auf die angewählte Adresse des ersten Segments wird aktiviert als Reaktion auf einen im ersten Register abgespeicherten Datenwert, der im zweiten Bereich liegt, so daß Daten zwischen der angewählten Adresse und dem ersten Bus übertragen werden können, wenn auf diese Weise auf die angewählte Adresse zugegriffen wird.
• Dementsprechend sieht die Erfindung ferner eine Adapterkarte vor, die die obige erweiterte Adressierschaltung enthält.
• Auch sieht die Erfindung ein Computersystem vor, das einen ersten und einen zweiten Adreßdatenbus aufweist mit entsprechenden ersten und zweiten zugeordneten adressierbaren Speicherräumen und eine erweiterte Adressierschaltung, wie oben beschrieben ist.
• Die Erfindung wird nachstehend durch die Beschreibung einer Ausführungsform derselben und anhand der begleitenden Zeichnungen genauer beschrieben, in denen
• Fig. 1A und 1B ein Blockschaltbild einer erfindungsgemäßen Ausführungsform darstellen; und
• Fig. 2 ist ein Blockschaltbild der Register POS7 und POS6 der Fig. 1A.
• Nehmen wir zunächst Bezug auf Fig. 1A und 1B; ein erster Adressen/Datenbus 102 beinhaltet einen Adressenbus 104 und einen Datenbus 106. Der Adressenbus enthält ferner eine Leitung 108, genannt "Card Setup" (Karteneinstellung]. Der erste Bus 102 ist so ausgelegt, daß er Adapterkarten 110 aufnehmen kann, die in den ersten Bus 102 eingesteckt werden. Zwar wird in der Figur nur eine einzige Karteneinstelleitung 108 gezeigt, jedoch enthält der erste Bus in Wirklichkeit jeweils eine gesonderte Karteneinstelleitung für jede in den ersten Bus eingesteckte Adapterkarte. Der erste Bus 102 ist in der Regel der Hauptbus eines Personalcomputers. Ein erster Speicher 112 ist mit dem Bus gekoppelt und ist innerhalb des "Speicherraums" 114 des ersten Busses adressierbar; der Speicherraum enthält alle Speicherstellen oder Adressen, die vom Bus aus direkt adressierbar sind. Die Adapterkarte beinhaltet einen zweiten Adressen/Datenbus 116, der ebenfalls einen Adressenbus 118 und einen Datenbus 120 aufweist. Ein zweiter Speicher 122 ist mit dem zweiten Bus 116 gekoppelt und dieser Speicher ist innerhalb des Speicherraums 124 des zweiten Busses adressierbar. Beide Busse, 102 und 116, beinhalten auch herkömmliche, nicht gezeigte Steuerleitungen, einschließlich einer READ- und einer WRITE-Leitung.
• Zwei Register, bezeichnet POS7, 126, und POS6, 128, (POS heißt "Programmable Option Select" - Programmierbare Optionswahl) sind mit dem Datenbus 106 des ersten Busses 102 und mit dem Adressenbus 104 jeweils über die Adressendecodierer 130 bzw. 132 verbunden. Die Adressendecodierer 130 und 132 sind herkömmlicher Konstruktion, und wenn die Karteneinstellung 108 aktiviert ist, decodieren sie die Adressen 7 bzw. 6. Also muß die Karteneinstelleitung 108 aktiviert sein und die unteren 3 (drei) Adressenbits müssen 7 ergeben, damit SEL POS7 ("Select P7") aktiviert wird. Auf ähnliche Weise muß die Karteneinstellung aktiviert sein und die unteren drei Adressenbits müssen 6 ergeben, damit POS6 aktiviert wird. Wenn diese Register 126 und 128 adressiert werden, können Daten zwischen dem Datenbus 106 und den Registern übertragen werden.
• Zwar kann auf POS7 und POS6 von ersten Bus her einzeln zugegriffen werden, sie arbeiten jedoch ansonsten wie ein einziges Sechzehn-(16)-Bit-Register, das als POS7/6 bezeichnet wird. Ferner werden die in POS7/6 gespeicherten Daten als vierstellige (4) Hexadezimalzahl dargestellt, z.B. FFF6. Ein "X" in dieser Zahl bedeutet einen "Don't-Care-Zustand". POS7/6 haben eine selbst-inkrementierende Funktion. Wenn ein Impuls am "1"-Eingang von POS6 steht, wird das Register inkrementiert, wenn ein Impuls am "I"-Eingangg von POS7 steht und der "Carry out" (Übertrag-Ausgang) Ausgang, d.i. der "CO"-Ausgang von POS6 aktiviert ist und damit bewirkt, daß der "Carry in" (Übertrag-Ein) Eingang, d.i. der "CI"-Eingang von POS7 aktiviert ist, wird auch POS7 inkrementiert. POS6 und POS7 werden später noch in genaueren Einzelheiten im Hinblick auf Fig. 2 beschrieben.
• Die in POS7/6 gespeicherten Daten werden in 3 (drei) nicht überlappende Bereiche aufgeteilt. Spezifisch, in einen ersten Bereich von FFFO bis FFFF, einen zweiten Bereich von 0001 bis FFEF, und einen dritten Bereich von 0000 bis 0000 (d.h., im dritten Bereich steht nur eine Null) . Der Adressendecodierer 134 decodiert 5 (fünf) besondere Werte oder Wertbereiche, die in POS7/6 abgespeichert sind. Spezifisch ALL ZEROES [NUR NULLEN] (0000 oder den dritten Wertebereich), und sein Gegenteil, NOT ALL ZEROES [NICHT NUR NULLEN], FFF5, FFF6 und NOT FFFX [NICHT FFFX] (d.i. nicht im ersten Wertebereich) Der Adressendecodierer 134 ist herkömmlicher Konstruktion,
• Die Register POS4, 136, und POS3, 138, sind herkömmliche 8- Bit-Datenregister, die mit dem Datenbus 106 des ersten Busses 102 verbunden sind. POS4 ist über den Adressendecodierer 140 und das UND-Gatter 142 mit dem Adressenbus 104 gekoppelt, während POS3 über den Adressendecodierer 144 und das UND- Gatter 146 mit dem ersten Bus gekoppelt ist. SEL POS4 wird aktiv, wenn die unteren 3 (drei) Adressenbits des Adressenbusses 104 gleich 4 sind und die Karteneinstellung (Card Setup) 108 aktiv ist. Auf ähnliche Weise wird SEL POS3 aktiv, wenn die unteren 3 (drei) Adressenbits gleich 3 sind und die Karteneinstellung (Card Setup) aktiv ist. Damit POS4 und POS3 angewählt werden, gibt es jedöch noch eine weitere Vorbedingung, nämlich daß die in POS7/6 gespeicherten Daten innerhalb des dritten Bereichs liegen, d.i. 0000 sind. Also können Daten zwischen POS4 bzw. POS3 und dem Datenbus 106 nur dann übertragen werden, wenn das Register vom Adressenbus 104 richtig adressiert wird und P7/6 0000 enthält.
• Die Segmentregister SEG REG4 und SEG REG3 sind herkömmlicher Konstruktion, jedoch sind die 8 (acht) Daten-Ausgangsleitungen "DO" direkt an die Signalspeicher-Ausgänge der Register gelegt; sie sind also ständig aktiv. Die herkömmlichen Ein/Aus-Leitungen "I/O" werden über die "SEL I/O"- Leitung "Select Input/Output - Eingang/Ausgang anwählen) aktiviert und deaktiviert. Somit können Daten nur dann in bzw. aus dem I/O-Port übertragen werden, wenn SEL I/O aktiv ist. Da der Ausgang des UND-Gatters 152 am SEL I/O Eingang von SEG REG4 liegt, und seine Eingänge am FFF6-Ausgang des Adressendecodierers 134 und am SEL POS4-Ausgang des Adressendecodierers 140 liegen, wird der 1/0-Port von SEG REG4 nur dann aktiviert, wenn POS4 adressiert wurde und der Wert der in POS7/6 gespeicherten Daten FFF6 beträgt. Also kann auf SEG REG4 nur dann zugegriffen werden (zum Schreiben oder zum Lesen), wenn POS4 adressiert wird und die in POS7/6 gespeicherten Daten gleich FFF6 sind. Auf ähnliche Weise kann, da die Eingänge des UND-Gatters 154 am FFF5-Ausgang des Decodierers 134 und auf der SEL POS4-Leitung liegen, auf SEG REG3 nur dann zugegriffen werden, wenn POS4 adressiert wird und die in P7/6 gespeicherten Daten gleich FFF5 sind. Es muß hier betont werden, daß auf beide Segmentregister SEG REG4 und SEG REG3 durch Adressieren von POS4 zugegriffen wird (d.h., durch Adressieren von POS3 wird nicht auf SEG REG3 zugegriffen)
• Die 8 (acht) Datenausgangsleitungen (DO) von SEG REG4 liegen über 8 (acht) UND-Gatter 156 und 8 (acht) ODER-Gatter 160 an den oberen 8 (acht) Adressenleitungen des zweiten Busses 116 "die Zahl "8" in der Darstellung des Gatters bedeutet, daß das Gatter 8 (acht) Mal vorhanden ist, jeweils eines für jede gesonderte Leitung). Da die anderen 3 (drei) Eingänge des UND-Gatters 156 an den Ausgängen NOT FFFX und NOT ALL ZEROES des Adressendecodierers 134 sowie an SEL POS4 liegen, steuern die 8 (acht) Leitungsausgänge von SEG REG4 nur dann die 8 (acht) oberen Adressenleitungen des zweiten Busses 116 an, wenn POS4 adressiert ist und der Wert der in POS7/6 gespeicherten Daten im zweiten Bereich (0001 bis FFEF) liegt. Die 8 (acht) Leitungen am Ausgang von SEG REG4 werden benutzt, um ein erstes 64 kB Segment des Speicherraumes 124 anzuwählen.
• Auf ähnliche Weise liegen zwei der Eingänge des UND-Gatters 158 am Ausgang NOT ALL ZEROES des Adressendecodierers 134 und an der Leitung SEL POS3. Daher steuern die 8 (acht) Ausgangsleitungen von SEG REG3 nur dann die oberen 8 (acht) Adressenleitungen des zweiten Busses 116 an, wenn POS3 adressiert ist und der Wert der in POS7/6 gespeicherten Daten entweder im ersten oder im zweiten Bereich liegt, so daß SEG REG3 benutzt wird, um ein zweites 64 kB Segment des zweiten Speicherrauns 124 anzuwählen.
• Die 8 (acht) Ausgänge von POS7 und die acht Ausgänge von POS6 liegen entsprechend über UND-Gatter 162 und 164 an den 8 (acht) mittleren Adressierungsleitungen bzw. den acht unteren Adressierungsleitungen des zweiten Busses 116. Der zweite Eingang zu den UND-Gattern 162 und 164 liegt über die UND- Gatter 166 und 168 und das ODER-Gatter 170 an den Adressendecodierern 134, 140 und 144. Die 16 (sechzehn) Ausgänge von POS7/6 steuern also die 16 (sechzehn) unteren Adressenleitungen des zweiten Busses 116 an, wenn entweder POS4 adressiert wird und der Wert der in POS7/6 gespeicherten Daten im zweiten Bereich (0001 bis FFEF) liegt, oder POS3 adressiert wird und der Wert der in POS7/6 gespeicherten Daten im ersten oder im zweiten Bereich (0001 bis FFFF) liegt.
• Somit kann also auf einen Speicherort in einem angewählten Segment im zweiten Speicherraum vom ersten Bus indirekt zugegriffen werden durch Laden des geeigneten Werts in POS7/6 und adressieren von entweder POS4 oder POS3. Wenn auf diese Weise auf einen Speicherort im zweiten Speicherraum zugegriffen wird, werden Daten zwischen dem Speicher 122, der an den zweiten Bus 116 angeschlossen ist (über den Datenbus 120), und dem Datenbus 106 des ersten Busses 102 über 8 (acht) UND-Gatter 172 und über acht UND-Gatter 174 übertragen. Die mit READ bzw. WRITE bezeichneten Leitungen sind die nicht dargestellten Lese- und Schreibsteuerleitungen vom ersten Bus her.
• Zusammenfassend gesagt, die Segmentregister (SEG REG4 und SEG REG3) werden benutzt, um zwei 64 kB Speichersegmente des zweiten Speicherraums 124 anzuwählen. Die Anfangsadresse des ersten Segments wird durch Speichern von FFF6 in POS7/6 und dann Adressieren von POS4 in SEG REG4 geladen. Auf ähnliche Weise wird die Anfangsadresse des zweiten Segments in SEG REG3 geladen durch Speichern von FFF5 in P7/6 und dann Adressieren von POS4.
• Als nächstes wird eine bestimmte Speicherstelle im ersten Speichersegment 122 adressiert durch Laden der Adresse der gewünschten Speicherstelle innerhalb des Segments in POS7/6 (diese Adresse muß innerhalb des Bereichs 0001-FFEF fallen) und auf die angewählte Stelle wird zugegriffen durch Adressieren von POS4. Auf ähnliche Weise wird eine bestimmte Stelle im zweiten Speichersegment 122 adressiert durch Laden der Adresse der gewünschten Stelle in POS7/6 (diese Adresse muß in den ersten oder in den zweiten Bereich fallen, d.h., darf nicht Null sein) und dann Adressieren von POS3. Nach jedem solchen Zugriff auf eine Speicherstelle innerhalb eines Segments des zweiten Speicherraums wird POS7/6 inkrementiert, so daß es auf die nächste Stelle im angewählten Segment zeigt.
• Um auf POS4 und POS3 zuzugreifen, wird POS7/6 mit 0000 geladen und POS4 und POS3 werden vom ersten Bus aus adressiert.
• Fig. 2 ist ein detailliertes Blockschaltbild von POS7 und POS6. Nehmen wir Bezug auf diese Figur; POS7 beinhaltet zwei 8-Bit-Datenzwischenspeicher 202 und 204. Speicher 202 wird von einem Registerlade-Taktsignal vom ersten Bus her getaktet, oder wenn auf eines der Segmente des zweiten Speicherraums 124 vom ersten Bus her zugegriffen wird. Daten vom ersten Datenbus 106 werden durch UND-Gatter 206 und ODER Gatter 208 in den Zwischenspeicher 202 geladen, wenn POS7 adressiert wird. Auf ähnliche Weise werden die Daten am Ausgang des Addierers 210 durch Gatter 212 in den Zwischenspeicher 202 geladen, wenn entweder POS4 oder POS3 adressiert werden, der Wert der Daten in POS7/6 Nicht-Null, und Auto Increment Enable ("AUTO INC EN" - Selbstinkrementieren aktiviert) aktiviert ist, wie durch das UND-Gatter 214 und das ODER-Gatter 216 bestimmt wird. Auto Increment Enable ist einfach ein Bit in einem anderen Register (POSS, das in den Zeichnungen nicht dargestellt wird), das von ersten Bus 102 gesetzt oder gelöscht werden kann, und das dazu benutzt wird, das Autoinkrementmerkmal ON und OFF zu schalten. Ein Eingang zum Addierer 210 kommt vom Ausgang des Zwischenspeichers 204, während der andere Eingang der "Übertrag ein" aus dem "Übertrag aus" von POS6 ist. POS7 wird demzufolge nur dann inkrementiert, wenn POS6 FF enthält. POS6 ist von ähnlicher Konstruktion wie POS7, mit der Ausnahme, daß der "Übertrag Eingang" zum Addierer 218 auflogisch Eins gesetzt wird. Somit wird POS6 immer dann inkrementiert, wenn auf eines der Segmente des zweiten Speichersegments zugegriffen wird, unter der Annahme, daß Auto-Inkrement aktiviert ist.
• Beschrieben wurde eine erweiterte Adressierungsschaltung, in der auf eine angewählte Adresse in einem von zwei Segnenten eines Speicherraums 124 eines zweiten Adressen/Datenbusses 116 von einem ersten Bus 102 her durch eines von zwei Datenregistern 136 und 138 zugegriffen werden kann. Zusätzlich ist die Stelle der zwei Segmente im Speicherraum des zweiten Busses durch zwei Segmentregister, 148 und 150, anwählbar, auf die vom ersten Bus her durch das erste Datenregister 136 zugegriffen wird. Ein zwei Byte breites "Modus"-Register 126 und 128, auf das vom ersten Bus her direkt zugegriffen werden kann, speichert Daten in drei Bereichen. Wenn das Modusregisterdatum innerhalb des ersten Bereichs liegt, kann auf ein angewähltes Segmentregister durch das erste Datenregister zugegriffen werden. Ein erster Wert innerhalb dieses Bereichs wählt das erste Segmentregister 148, während ein zweiter Wert das zweite Segmentregister 150 anwählt. Daten, die in das erste und das zweite Segmentregister geladen wurden, zeigen auf das erste bzw. zweite Segment des zweiten Speicherraums. Wenn das Modusregisterdatum innerhalb des zweiten Bereichs liegt, arbeitet dieses Datum als Zeiger auf eine Adresse innerhalb eines angewählten Segments. Auf die gewählte Adresse wird durch die Datenregister zugegriffen; dabei greift das erste Datenregister 136 auf die angewählte Adresse im ersten Segment zu, während das zweite Datenregister 138 auf die gewählte Adresse im zweiten Sektor zugreift. Nachdem auf die gewählte Adresse Zugriff genommen wurde, inkrementiert eine Autoinkrementschaltung (Fig. 2) das Modus- Register, so daß auf die nächste sequentielle Adresse im angewählten Segment zugegriffen werden kann, ohne das Modusregister nachladen zu müssen. Wenn das Modusregisterdatum im ersten Bereich liegt, kann auf die zwei Datenregister vom ersten Bus aus direkt zugegriffen werden.

Claims (10)

1. Eine erweiterte Adressierungsschaltung zum Einsatz mit einem ersten (102) und einem zweiten (116) Adressen/Datenbus, denen entsprechende erste und zweite adressierbare Speicherräume zugeordnet sind, wobei die erweiterte Adressierungsschaltung beinhaltet eine Kombination von

ersten (POS6, POS7) und zweiten Registern, von denen das erste Register in der Lage ist, Datenwerte abzuspeichern, die in einem ersten, zweiten und dritten sich nicht überlappenden Bereich liegen;

Mittel (152) zum Zugreifen auf das zweite Register (SEG REG4) vom ersten Bus aus, als Reaktion auf ein erstes Adressensignal (SEL POS4) auf dem ersten Bus, das Mittel zum Zugriff auf das zweite Register aktiviert wird als Reaktion auf einen ersten vorgegebenen Wert (FFF6) der im ersten Register abgespeicherten Daten, wobei der erste vorgegebene Wert im ersten Bereich liegt, und wobei Daten zwischen dem zweiten Register und dem ersten Bus übertragen werden können, wenn auf das zweite Register auf diese Weise zugegriffen wird;

Mittel (156, 160) zum Anwählen eines ersten Segments des zweiten Speicherraums, wobei die Anfangsadresse des ersten Segments den Daten, die im zweiten Register gespeichert sind, entspricht, wobei das Wahlmittel als Reaktion auf einen Wert der im ersten Register abgespeicherten Daten, die in diesem zweiten Bereich liegen, und auf das erste Adressensignal aktiviert wird; und Mittel (162, 164, 166, 168, 170) zum Zugreifen auf eine ausgewählte Adresse des ersten Segments des zweiten Speicherraums als Reaktion auf das erste Adressensignal auf dem ersten Bus, wobei die Adresse der gewählten Adresse im ersten Segment den im ersten Register gespeicherten Daten entspricht, das Zugriffsmittel zum Zugriff auf die angewählte Adresse im ersten Segment als Reaktion auf einen Wert von im ersten Register abgespeicherten Daten aktiviert wird, die im zweiten Bereich liegen, so daß Daten zwischen der gewählten Adresse und dem ersten Bus transportiert werden können, wenn auf die angewählte Adresse auf diese Weise Zugriff genommen wird.

2. Eine erweiterte Adressierungsschaltung gemäß Anspruch 1, die ferner aufweist:

ein drittes Register (SEG REG3);

Mittel (154) zum Zugreifen auf das dritte Register vom zweiten Bus aus, als Reaktion auf ein erstes Adressensignal auf dem ersten Bus; das Mittel zum Zugriff auf das dritte Register aktiviert wird als Reaktion auf einen zweiten vorgegebenen Wert (FFF5) der im ersten Register abgespeicherten Daten, wobei der zweite vorgegebene Wert im ersten Bereich liegt, und wobei Daten zwischen dem dritten Register und dem ersten Bus übertragen werden können, wenn auf das dritte Register auf diese Weise zugegriffen wird; und

Mittel (158, 160) zum Anwählen eines zweiten Segments des zweiten Speicherraums, wobei die Anfangsadresse des ersten Segments den Daten, die im dritten Register gespeichert sind, entspricht, wobei das Wahlmittel als Reaktion auf einen Wert von im ersten Register abgespeicherten Daten, die in diesem ersten oder zweiten Bereich liegen, und auf das erste oder das zweite Adressensignal (SEL POS3) aktiviert wird.

3. Eine erweiterte Adressierungsschaltung gemäß Anspruch 2, die ferner aufweist:

Mittel (162, 164, 166, 168, 170) zum Zugreifen auf eine angewählte Adresse des zweiten Segments des zweiten Speicherraums als Reaktion auf das zweite Adressensignal (SEL POS3) auf dem ersten Bus, wobei die Adresse der gewählten Adresse im zweiten Segment den im ersten Register gespeicherten Daten entspricht, das Zugriffsmittel zum Zugriff auf die angewählte Adresse im zweiten Segment als Reaktion auf einen Wert der im ersten Register abgespeicherten Daten aktiviert wird, das im ersten oder im zweiten Bereich liegt, wobei Daten zwischen der gewählten Adresse und dem ersten Bus übertragen werden können, wenn auf die angewählte Adresse auf diese Weise Zugriff genommen wird.

4. Eine erweiterte Adressierungsschaltung gemäß Anspruch 3, die ferner aufweist:

ein viertes (POS4) und ein fünftes (POS5) Register;

Mittel (142) zum Zugreifen auf das vierte Register (POS4) vom ersten Bus aus, als Reaktion auf ein erstes Adressensignal (SEL POS4) auf dem ersten Bus,

das Mittel zum Zugriff auf das vierte Register aktiviert wird als Reaktion auf einen dritten vorgegebenen Wert (ALL ZEROES) der im ersten Register abgespeicherten Daten, wobei der dritte vorgegebene Wert im dritten Bereich liegt, und wobei Daten zwischen dem vierten Register und dem ersten Bus übertragen werden können, wenn auf das vierte Register auf diese Weise zugegriffen wird; und Mittel (146) zum Zugreifen auf das fünfte Register vom ersten Bus aus, als Reaktion auf das zweite Adressensignal auf dem ersten Bus, wobei das Mittel zum Zugriff auf das fünfte Register aktiviert wird als Reaktion auf den dritten vorgegebenen Wert der im ersten Register abgespeicherten Daten, wobei Daten zwischen dem fünften Register und dem ersten Bus übertragen werden können, wenn auf das fünfte Register auf diese Weise zugegriffen wird.

5. Eine erweiterte Adressierungsschaltung gemäß Anspruch 2 oder Anspruch 3, die ferner aufweist:

ein viertes (POS4) Register; und

Mittel (142) zum Zugreifen auf das vierte Register vom ersten Bus aus, als Reaktion auf das erste Adressensignal auf dem ersten Bus, das Mittel zum Zugriff auf das vierte Register aktiviert wird als Reaktion auf einen dritten vorgegebenen Wert der im ersten Register abgespeicherten Daten, wobei der dritte vorgegebene Wert im dritten Bereich liegt, und wobei Daten zwischen dem vierten Register und dem ersten Bus übertragen werden können, wenn auf das vierte Register auf diese Weise zugegriffen wird.

6. Eine erweiterte Adressierungsschaltung gemäß Anspruch 1, die ferner aufweist:

ein drittes (SEG REG 3) Register; und

Mittel (154) zum Zugreifen auf das dritte Register vom ersten Bus aus, als Reaktion auf das erste Adressensignal auf dem ersten Bus, das Mittel zum Zugriff auf das dritte Register aktiviert wird als Reaktion auf einen zweiten vorgegebenen Wert (FFF5) der im ersten Register abgespeicherten Daten, wobei der zweite vorgegebene Wert im ersten Bereich liegt, und wobei Daten zwischen dem dritten Register und dem ersten Bus übertragen werden können, wenn auf das vierte Register auf diese Weise zugegriffen wird.

7. Eine erweiterte Adressierungsschaltung gemäß einem beliebigen der vorstehenden Ansprüche, die ferner aufweist:

Mittel zur Selbstinkrementierung des ersten Registers nachdem auf eine Adresse im zweiten Speicherraum zugegriffen wurde.

8. Einer Adapterkarte, enthaltend eine erweiterte Adressierungsschaltung gemäß einem der vorstehenden Ansprüche.

9. Eine Adapterkarte (110) mit einer erweiterten Adressierungsfähigkeit, wobei die Adapterkarte zum Einsatz in einem Computer einen ersten Adressen/Datenbus (102) aufweist, diesem ersten Adressen/Datenbus ein erster Speicherraum zugeordnet ist, wobei diese Adapterkarte enthält eine Kombination von:

einem zweiten Adressen/Datenbus (116) mit einem zweiten zugeordneten Speicherraum;

einem Speicher (122), der mit dem zweiten Bus gekoppelt ist, wobei der Speicher innerhalb des zweiten Speicherraums adressierbar ist;

Mitteln (172, 174) mit dem Datenbus des zweiten Busses gekoppelt sind, um Daten zwischen dem ersten und dem zweiten Bus zu übertragen;

einem ersten (POS6, POS7) und einem zweiten (SEG REG4) Register, wobei das erste Register in der Lage ist, Datenwerte zu speichern die in ersten zweiten und dritten, sich nicht überlappenden Bereichen liegen; BC 989 048 Mitteln (152) zum Zugreifen auf das zweite Register vom ersten Bus aus, als Reaktion auf ein erstes Adressensignal (SEL POS4) auf dem ersten Bus, das Mittel zum Zugriff auf das zweite Register aktiviert wird als Reaktion auf einen ersten vorgegebenen Wert (FFF6) der im ersten Register abgespeicherten Daten, wobei der erste vorgegebene Wert im ersten Bereich liegt, und wobei Daten zwischen dem zweiten Register und dem ersten Bus übertragen werden können, wenn auf das zweite Register auf diese Weise zugegriffen wird;

Mitteln (156, 160) zum Anwählen eines ersten Segments des zweiten Speicherraums, wobei die Anfangsadresse des ersten Segments den im zweiten Register gespeicherten Daten entspricht, wobei das Wahlmittel als Reaktion auf einen Wert der im ersten Register abgespeicherten Daten, das in diesem zweiten Bereich liegt, und auf das erste Adressensignal (SEL POS4) aktiviert wird;

und Mitteln (162, 164, 166, 168, 170) zum Zugreifen auf eine ausgewählte Adresse des ersten Segments des zweiten Speicherraums als Reaktion auf das erste Adressensignal auf dem ersten Bus, wobei die Adresse der angewählten Adresse im ersten Segment den im ersten Register gespeicherten Daten entspricht, das Zugriffsmittel zum Zugriff auf die angewählte Adresse im ersten Segment als Reaktion auf einen Wert der im ersten Register abgespeicherten Daten aktiviert wird, das im zweiten Bereich liegt, so daß Daten zwischen der gewählten Adresse und dem ersten Bus transportiert werden können, wenn auf die angewählte Adresse auf diese Weise Zugriff genommen wird.

10. Computersystem, enthaltend einen ersten und einen zweiten Adressen/Datenbus mit einem entsprechenden, ihnen zugeordneten ersten und zweiten adressierbaren Speicherraum; und

eine erweiterte Adressierungsschaltung gemäß einem der Ansprüche 1 bis 7.