DE69024432T2

DE69024432T2 - Einrichtung zur Kommunikationssteuerung

Info

Publication number: DE69024432T2
Application number: DE69024432T
Authority: DE
Inventors: Koichi Tanaka
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-09-07
Filing date: 1990-09-07
Publication date: 1996-06-13
Anticipated expiration: 2010-09-08
Also published as: US5331668A; JPH0394543A; JPH0758971B2; KR940000180B1; EP0416644A2; EP0416644B1; DE69024432D1; KR910007307A; EP0416644A3

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Diese Erfindung bezieht sich auf eine Netzwerksteuervorrichtung zum Empfangen von Eingangsdaten in Form eines seriellen Bitstromes von einem Kommunikationsnetzwerk durch eine Medienschnittstelle, um die Eingangsdaten in n Bit parallele Signale umzuwandeln, durch Partitionieren der seriellen Bitfolge in jeweilige sukzessive n Bit-Signale in Übereinstimmung mit der Reihenfolge des Empfangs, und um Taktsignale synchron mit den parallelen Signalen zu erzeugen, wobei die Netzwerksteuerungsvorrichtung umfaßt: n Schieberegister zum Empfangen der n parallelen Signale, wobei n eine ganze Zahl größer gleich 2 ist; n Erfassungsschaltkreise, die mit den n Schieberegistern verbunden sind, um zu erfassen, ob ein Bitmuster, welches aus parallelen Ausgaben von jedem der n Schieberegister gebildet ist, mit einem Startbegrenzer übereinstimmt, welcher einen Startpunkt eines in den Eingangsdaten enthaltenen Datengegenstandes anzeigt.
Eine Vorrichtung dieser Art ist bekannt aus EP-A-O 249 935.

Beschreibung des Standes der Technik

In letzter Zeit wurde eine Hochgeschwindigkeits- Datenübertragung in einem LAN (Local Area Network) studiert. Insbesondere wird nun die Hochgeschwindigkeits- Datenübertragung in dem LAN mittels des sogenannten Token- Ring-Verfahrens vermerkt, welches in IEEE 802.5 standardisiert ist.
Als Kommunikationsdaten, die in dem Token-Ring-Verfahren verwendet werden, werden die sogenannten differentiellen Manchester-Codes (DM-Codes) verwendet. Im System der Codes wird ein Zeitintervall, welches zum Übertragen von Daten als eine Informationseinheit erforderlich ist, in zwei Teile unterteilt, wie in Fig. 1 gezeigt ist. Der Signalpegel der ersteren Hälfte des Zeitintervalls wird mit dem der letzteren Hälfte des vorangehenden Zeitintervalls davon verglichen, und der Signalpegel der letzteren Hälfte des Zeitintervalls wird mit dem der ersteren Hälfte davon verglichen. In Fig. 1 sind vier Zustände einer Kombination von Inversion und Nicht- Inversion der ersteren Hälfte und der letzteren Hälfte des Zeitintervalls bezüglich eines jeden Zustandes (H-Pegel oder L-Pegel) der letzteren Hälfte des vorangehenden Zeitintervalls gezeigt. Diese Zustände werden jeweils "J", "K", "1" und "0" genannt, wie in Fig. 1 gezeigt ist. Wenn eine Inversion durch "1" und eine Nicht-Inversion durch "0" dargestellt wird, werden in diesem Fall die DM-Codes "J", "K", "1", "0" als "11", "01", "10" bzw. "00" ausgedrückt. Diese neuen Codes, die jeweils eine Kombination der zwei Binärbits umfassen, werden ER-Codes genannt. Hierin wird das niedrigere Bit eines jeden der ER-Codes das Code- Verletzungsbit genannt, und das höhere Bit davon wird das Datenbit genannt.
Bei Kommunikationsdaten, in welchen jede Informationseinheit seriell ist, wie in Fig. 1 gezeigt, ist kein Diskriminierungsfaktor zum Aufzeigen einer Grenze zwischen zwei seriellen Informationseinheiten in jeder der Einheit eingeschlossen. Deshalb ist es sehr wahrscheinlich, daß zwei Bits, welche die letztere Hälfte der vorangehenden Informationseinheit und die erstere Hälfte einer Informationseinheit umfassen, als eine Informationseinheit erkannt werden. Um dieses Problem zu verhindern, wird ein Startcode von Daten oder ein Diskriminierungscode einer Grenze, ausgedrückt durch "JK0JK000", umfassend die DM-Codes, als ein Startbegrenzer (SD) verwendet, und die Informationseinheit beginnt von diesem Code durch zwei Bit.
Beispielsweise existiert, wie in Fig. 2 gezeigt, ein Endgerät eines herkömmlichen LAN-Systems, basierend auf dem Token- Ring-Verfahren, in welchem solche DM-Codes verwendet werden.
In Fig. 2 ist eine Medienschnittstelle 1 hauptsächlich aus einem analogen Schaltkreis gebildet und regeneriert Empfangsdaten, welche einen gewissen Logikpegel haben, von einem schwachen Eingangssignal, das von einem Netzwerk geliefert wird, und extrahiert ebenfalls ein Empfangstaktsignal, welches dem Eingangssignal überlagert ist. Die von der Medienschnittstelle 1 generierten Empfangsdaten werden von einer Netzwerksteuerungsvorrichtung 2 synchron mit dem extrahierten Empfangstaktsignal in Empfangsinformation umgewandelt, und dann wird die Empfangsinformation an eine Datenverarbeitungsvorrichtung 3 gegeben. Ferner erzeugt die Datenverarbeitungsvorrichtung 3 Übertragungsinformation. Dann wird die Übertragungsinformation an die Netzwerksteuerungsvorrichtung 2 gegeben und von dieser in Übertragungsdaten umgewandelt. Die Übertragungsdaten werden ferner von der Medienschnittstelle 1 in ein analoges Ausgangssignal umgewandelt, und danach wird das Ausgangssignal an das Netzwerk ausgegeben und von diesem übertragen.
In solch einer Konstruktion werden die Kommunikationsdaten auf dem Netzwerk als hintereinander angeordnete Bits übertragen und durch die Medienschnittstelle 1 gesendet oder empfangen. Deshalb werden zwischen der Medienschnittstelle 1 und der Netzwerksteuervorrichtung 2 die Übertragungsdaten oder die Empfangsdaten seriell bitweise durch eine Übertragungsdatenleitung 4 oder eine Empfangsdatenleitung 5 übermittelt. Darüber hinaus wird durch eine weitere Empfangstaktleitung 6 das Empfangstaktsignal von der Medienschnittstelle 1 an die Netzwerksteuerungsvorrichtung 2 gegeben.
Demgemäß wird eine Infornationseinheit von Übertragungsdaten, die, wie oben beschrieben, durch den DM-Code ausgedrückt werden, als der ER-Code verarbeitet, welcher zwei Bits umfaßt, und der ER-Code wird seriell bitweise durch die Übertragungsdatenleitung 4 oder die Empfangsdatenleitung 5 übermittelt, um bitweise verarbeitet zu werden. Die Übertragungsdaten oder die Empfangsdaten müssen nämlich von der Medienschnittstelle 1 und der Netzwerksteuerungsvorrichtung 2 nicht "DM-codeweise", sondern bitweise erkannt und verarbeitet werden. Jedoch muß das Empfangssignal eine Frequenz haben, welche bitsynchron ist und welche doppelt so hoch ist wie die Übertragungsgeschwindigkeit einer Informationseinheit.
Wie oben erwähnt, ist es in dem herkömmlichen, auf dem Token- Ring-Verfahren basierenden LAN-System, in welchem der DM-Code verwendet wird, erforderlich, daß das Taktsignal eine doppelt so hohe Frequenz wie die Übertragungsgeschwindigkeit von Kommunikationsdaten hat.
Wenn die Übertragungsgeschwindigkeit der Kommunikationsdaten höher wird, muß deshalb ein Schaltkreis in dem System zum Erzeugen des Taktsignals ein Taktsignal mit einer höheren Frequenz erzeugen, so daß der Schaltkreis mit höherer Geschwindigkeit betrieben werden muß. Wenn jedoch die Betriebsgeschwindigkeit hoch wird, steigt unvermeidbar die Leistungsaufnahme. Darüber hinaus ist durch die wachsende Leistungsaufnahne eine großdimensionierte Stromquelle und eine Systemkonstruktion erforderlich, welche eine Wärmeabstrahlung erlaubt. Demgemäß ist es schwierig, mit dem herkömmlichen Verfahren ein System mit kleinen Abmessungen zu realisieren.
Ferner ist es für die Realisierung des Hochgeschwindigkeitsbetriebs erforderlich, den Schaltkreis feiner zu bilden. Ferner muß die Verzögerungszeit von Übertragungssignalen weiter reduziert werden. Als Ergebnis werden der Schaltkreisentwurf und der Layout-Entwurf für die Kommunikationssteuerungsvorrichtung und die Herstellung davon sehr schwierig.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorliegende Erfindung wurde im Lichte dieser Schwierigkeiten des Standes der Technik erfunden. Es ist eine Aufgabe derselben, eine Kommunikationssteuerungsvorrichtung vorzusehen, in welcher eine Taktfrequenz zum Verarbeiten von Kommunikationsdaten dieselbe ist wie die Übertragungsgeschwindigkeiten der Kommunikationsdaten oder niedriger, ohne eine spezielle, komplizierte Konstruktion des Eingabe/Ausgabeabschnittes an das Netzwerk zu erfordern, um es möglich zu machen, eine niedrige Leistungsaufnahme und einfache Konstruktion und Herstellung zu realisieren.
Um diese Aufgabe zu lösen, ist die vorliegende Erfindung gekennzeichnet durch n Selektorschaltkreise, die jeweils zwischen zwei aufeinanderfolgende Stufen der n Schieberegister geschaltet sind und jeweils zum Auswählen einem der n parallelen Signale und Ausgeben an die jeweilige Stufe der n Schieberegister dienen;
- einen Modusbeurteilungsschaltkreis, der mit den Ausgängen der n Erfassungsschaltkreise verbunden ist, um einen Betriebsmodus der Selektorschaltkreise zu bestimmen;
- einen Modusinformationshalteschaltkreis zum Halten einer Modusinformation, welche den Betriebsmodus der Selektorschaltkreise anzeigt, der von dem Modusbeurteilungsschaltkreis bestimmt worden ist; und
- einen Zählerschaltkreis zum Erzeugen von Signalen, welche m Bitdaten durch Teilen der Taktsignale partitionieren, wobei m eine ganze Zahl größer gleich 2 ist;
- wobei der Modusbeurteilungsschaltkreis den Betriebsmodus der Selektorschaltkreise erneut in Übereinstimmung mit der in dem Modusinformations-Halteschaltkreis gehaltenen Modusinformation und der Ausgabe von einem der n Erfassungsschaltkreise, welcher erfaßt, daß das Bitmuster des Schieberegisters zu dem Startbegrenzer paßt, bestimmt,
- und die Selektorschaltkreise eine Eingabeverschiebeoperation an die Schieberegister, durch Ausrichten der parallelen Bits in Übereinstimmung mit dem von dem Modusbeurteilungsschaltkreis bestimmten Betriebsmodus durchführen.
In dieser Konstruktion werden die aus einer seriellen Bitreihe bestehenden Kommunikationsdaten von dem Kommunikationsnetzwerk in Daten umgewandelt, die aus parallelen Zeilen einer Vielzahl von Bits bestehen, und die aus parallelen Zeilen einer Vielzahl von Bits bestehenden Daten werden in Übereinstimmung mit dem Empfangstaktsignal eingelesen und gehalten, welches mit den aus parallelen Zeilen einer Vielzahl von bestehenden Daten synchron ist, und dann wird die Vielzahl von Einheiten der aus parallelen Zeilen einer Vielzahl von Bits bestehenden, gehaltenen Daten mit der Datenstartunterscheidungsinformation verglichen, um einen Datenbeginn zu diskriminieren. Danach werden von der Netzwerksteuerungsvorrichtung zwei zu verarbeitende Daten extrahiert und ausgewählt. Demgemäß kann die Frequenz des Empfangstaktsignals als Zeitvorgabe zum Durchführen einer Verarbeitung der Kommunikationsdaten im Vergleich mit der des Standes der Technik durch Umwandeln der seriellen Daten in die aus parallelen Zeilen einer vorbestimmten Anzahl von Bits bestehenden Daten reduziert werden.
Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels im Zusammenhang mit den begleitenden Zeichnungen deutlicher.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Diagramm, um Formen von Kommunikationsdaten in einem LAN-System zu zeigen;
Fig. 2 ist ein Diagramm, um eine Konstruktion eines Hauptteils in einem herkömmlichen LAN-System zu zeigen;
Fig. 3 ist ein Diagramm, um eine Konstruktion eines Kommunikationssystems zu zeigen, in welchem eine Kommunikations 5 teuerungsvorrichtung verwendet wird;
Fig. 4, 5, 7 und 9 sind Diagramme, um jeweils eine fundamentale Konstruktion eines Hauptteils in der in Fig. 3 gezeigten Vorrichtung zu zeigen;
Fig. 6 ist ein Diagramm, um den Betrieb eines in Fig. 3 gezeigten Ausrichtungsschaltkreises zu zeigen;
Fig. 8 ist ein Diagramm, um den Betrieb von in den Fig. 5 und 7 gezeigten Schaltkreisen zu erläutern;
Fig. 10 und 11 sind Diagramme, um den Betrieb der in Fig. 3 gezeigten Vorrichtung zu erläutern;
Fig. 12 ist ein Diagramm, um die Konstruktion eines Hauptteils im Zusammenhang mit einem anderen Ausführungsbeispiel zu zeigen;
Fig. 13 ist ein Diagramm, um die Konstruktion eines in Beziehung zu einem Ausführungsbeispiel der vorliegenden Erfindung stehenden Ausrichtungsschaltkreises zu zeigen;
Fig. 14 und 16 sind Diagramme, um einen Hauptteil des in Fig. 13 gezeigten Schaltkreises zu zeigen;
Fig. 15 ist ein Diagramm, um den Betrieb des in Fig. 13 gezeigten Hauptteils zu erläutern;
Fig. 17 bis 20 sind Diagramme, um den Betrieb des in Fig. 13 gezeigten Schaltkreises zu erläutern.

DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE

Fig. 3 ist ein Diagramm, um die Konstruktion eines Systems zu zeigen, in welchem eine Kommunikationssteuerungsvorrichtung verwendet wird. Das in der selben Zeichnung gezeigte Ausführungsbeispiel ist ein System, in welchem Kommunikationsdaten zwischen einem Netzwerk und einer Datenverarbeitungsvorrichtung 3 durch eine Medienschnittstelle 11 und eine Netzwerksteuerungsvorrichtung 12 in derselben Weise wie im Stand der Technik gezeigt übertragen und empfangen werden. Dieses Ausführungsbeispiel ist dadurch gekennzeichnet, daß der ER-Code als eine Informationseinheit, welche Kommunikationsdaten bildet, zwei Bits umfaßt, die parallel zueinander zwischen der Medienschnittstelle 11 und der Netzwerksteuerungsvorrichtung 12 zu übertragen oder zu empfangen sind und der Startbegrenzer in der Netzwerksteuerungsvorrichtung 12 erfaßt wird. In Fig. 3 haben Teile oder Abschnitte, die mit denselben Bezugsziffern oder Zeichen bezeichnet sind, jeweils dieselben Funktionen wie jene in Fig. 2 gezeigte, und somit wird eine Erläuterung von diesen ausgelassen.
In Fig. 3 ist die Medienschnittstelle 11 zwischen dem Netzwerk und der Netzwerksteuerungsvorrichtung 12 (im folgenden NC-Vorrichtung genannt) angeordnet.
Die Medienschnittstelle 11 hat einen Empfangsdatenregenerierungsschaltkreis 7 zum Umwandeln eines schwachen Netzwerkeingangssignals von dem Netzwerk in Daten, welche DM-Codes eines Logikpegels umfassen, einen DM/ER- Umwandlungsschaltkreis 8 zum Decodieren der DM-Codes umfassenden Daten von dem Empfangsdatenregenerierungsschaltkreis 7 und Bilden von seriellen Daten, welche ER-Codes umfassen, von denen jeder aus zwei Bits gebildet ist, und einen Parallelisierungsschaltkreis 9 zum Parallelisieren der ER- Codes umfassenden, seriellen Daten, um parallelisierte Empfangsdaten zu bilden. Demgemäß werden die das von dem Netzwerk gelieferte Eingangssignal bildenden DM-Codes decodiert und in die seriellen ER-Codes umgewandelt, von denen jeder zwei Bits umfaßt. Dann werden die seriellen ER- Codes durch zwei Bits parallelisiert, welche ein höheres Bit XO und ein niedrigeres Bit X1 umfassen, um die parallelisierten Empfangsdaten zu bilden, danach werden die resultierenden, parallelisierten Empfangsdaten von der Medienschnittstelle 11 an die NC-Vorrichtung 1 übertragen.
Ferner hat die Medienschnittstelle 11 einen Taktextraktionsschaltkreis 10, welcher ein Taktsignal extrahiert, welches dem Netzwerkeingangssignal überlagert ist, und einen seriellen Takt erzeugt (welcher dem Empfangstaktsignal des in Fig. 2 gezeigten Standes der Technik entspricht), der synchron mit den seriellen Daten der ER-Codes von dem DM/ER-Umwandlungsschaltkreis 8 ist, und einen Empfangstakt-Erzeugungsschaltkreis 26 zum Erzeugen eines Empfangstaktsignals, welches synchron mit den parallelisierten Empfangsdaten von dem Parallelisierungsschaltkreis 9 ist, in Übereinstimmung mit dem seriellen Takt von dem Taktextraktionsschaltkreis 10. Weil es möglich wird, mit jedem Takt aufgrund der um zwei Bit parallisierten Empfangsdaten einen DM-Code zu empfangen, ist die Frequenz des Empfangstaktsignals dieselbe wie die des DM- Codes. Die Frequenz des Empfangstaktsignals, das von der Medienschnittstelle 11 dieses Ausführungsbeispiels ausgegeben wird, ist die Hälfte der des Empfangstaktsignals, das von der Medienschnittstelle 1 an die NC-Vorrichtung 2 in dem in Fig. 2 gezeigten Stand der Technik ausgegeben wird.
Zusätzlich weist die Medienschnittstelle 11 Übertragungseinrichtungen 27 zum Umwandeln von parallelisierten, die ER-Codes, von denen jeder aus zwei Bits gebildet ist, die von der NC-Vorrichtung 12 ausgegeben werden, umfassenden Übertragungsdaten in die DM-Codes auf, und Übertragen der DM-Codes als Netzwerkausgabesignal an das Netzwerk.
Beispielsweise sind der Parallelisierungsschaltkreis 9 und der Empfangstakt-Erzeugungsschaltkreis 26 der Medienschnittstelle 11 ein Zwei-Bit-Schieberegister 9 bzw. ein 1/2-Teiler 26, wie in Fig. 4 gezeigt ist.
Die NC-Vorrichtung 12 steuert die Eingabe-Ausgabe von Daten zwischen der Medienschnittstelle 11 und der Datenverarbeitungsvorrichtung 3 und hat einen Ausrichtungsschaltkreis 13, einen Übertragungsschaltkreis 14 und einen Übertragungs-Empfangssteuerschaltkreis 15.
Der Ausrichtungsschaltkreis 13 empfängt die parallelisierten Empfangsdaten und das Empfangstaktsignal von der Medienschnittstelle 11 und erfaßt einen Startbegrenzer (SD) von den parallelisierten Empfangsdaten synchron mit dem Empfangstaktsignal. Ferner gibt der Ausrichtungsschaltkreis 13 die nach dem SD ausgerichteten ER-Codes an den Übertragungsschaltkreis 14 aus, erhält darüber hinaus Empfangsdaten, welche acht Informationseinheiten umfaßt, von denen jede Einheit einem ER-Code von zwei Bits entspricht, und gibt die Empfangsdaten an den Sende- Empfangssteuerschaltkreis 15 aus.
Darüber hinaus erzeugt der Ausrichtungsschaltkreis 13 ein Erfassungszeitgabesignal von SD und ein Zeitgabesignal zum Zeigen von Grenzen der Empfangsdaten und gibt diese Signale an den Übertragungs-Enpfangssteuerschaltkreis 15. Diese Operationen des Ausrichtungsschaltkreises 13 werden synchron mit dem von der Medienschnittstelle 11 ausgegebenen Empfangstaktsignal ausgeführt.
Der Übertragungsschaltkreis 14 wandelt die von dem Übertragungs-Empfangssteuerschaltkreis 15 ausgegebenen Übertragungsdaten in die ER-Codes um und überträgt die ungewandelten ER-Codes oder die von dem Ausrichtungsschaltkreis 13 ausgegebenen ER-Codes an die Medienschnittstelle 11 in Übereinstimmung mit einem von dem Übertragungs-Empfangssteuerschaltkreis 15 ausgegebenen Steuersignal.
Der Übertragungs-Empfangssteuerschaltkreis 15 extrahiert Empfangsinfornation, die von einem Empfangsrahmen zu geben ist, welche Empfangsdaten umfaßt, die von dem Ausrichtungsschaltkreis 13 an die Datenverarbeitungsvorrichtung 3 gegeben werden, und bildet einen Übertragungsrahmen mit Übertragungsinformation, die von der Datenverarbeitungsvorrichtung 3 ausgegeben wird, führt ferner die sogenannte Protokollprozedur durch, um Operationen des Ausrichtungsschaltkreises 3 und des Übertragungsschaltkreises 14 zu steuern.
Als nächstes wird eine konkrete Konstruktion des Ausrichtungsschaltkreises 13 zum Erfassen des SD und Erhalten der Empfangsdaten von den parallelisierten Empfangsdaten, welche die ER-Codes umfassen, in Übereinstimmung mit dem Empfangstaktsignal, erläutert, welches dieselbe Frequenz wie die der DM-Codes aufweist, wobei auf Fig. 5 Bezug genommen wird.
In Fig. 5 hat der Ausrichtungsschaltkreis 13 ein Acht-Bit- Schieberegister 16 und ein Neun-Bit-Schieberegister 17, welche jeweils eine Kaskadenschaltung von D-Flip-Flops (F/F) umfassen. Das Acht-Bit-Schieberegister 16 schiebt die höheren Bits X0 der parallelisierten Empfangsdaten, die von der Medienschnittstelle 11 ausgegeben werden, sukzessive synchron mit dem Enpfangstaktsignal. Das Neun-Bit-Schieberegister 17 schiebt die unteren Bits X1 der parallelisierten Empfangsdaten sukzessive synchron mit dem Empfangstaktsignal. In diesem Fall werden die höheren Bits X0 vor den unteren Bits X1 empfangen.
Weil die als die parallelisierten Empfangsdaten an die Schieberegister 16, 17 zu gebenden Daten die niedrigeren Bits X1 und die höheren Bits X0, jeweils zu zwei Bit parallelisiert sind, wenn beispielsweise das SD-Muster von "JK0JK000" (welches als "1101001101000000" durch die ER-Codes bezeichnet ist) an die Schieberegister 16, 17 gegeben wird, wie schematisch in Fig. 6 gezeigt ist, werden diese zwei Arten von Bits auf zwei Weisen gehalten, d.h. ein erster und ein zweiter Ausrichtungsmodus.
Demgemäß sind Einrichtungen zum Unterscheiden und Auswählen eines der beiden Ausrichtungsmoden erforderlich. Dann wird unter Rückkehr zu Fig. 5 die Diskriminierungs- und Auswähleinrichtung beschrieben.
Von Ausgängen (Y1, Y3, Y5, Y7, Y9, Y11, Y13, Y15) in jeweiligen Stufen des Schieberegisters 16 und Ausgängen (Y0, Y2, Y4, Y6, Y8, Y10, Y12, Y14, Y16) in den jeweiligen Stufen des Schieberegisters 17 geben die Schieberegister 16, 17 die Ausgaben Y0 bis Y15 an einen SD-Erfassungsschaltkreis 18, und die Ausgaben Y1 bis Y16 an einen SD-Erfassungsschaltkreis 19.
Die SD-Erfassungsschaltkreise 18, 19 erfassen SD von den parallelisierten Empfangsdaten, die sukzessive von der Medienschnittstelle 11 ausgegeben werden, durch Vergleichen der Ausgaben von 16 Bit, die von den Schieberegistern 16, 17 ausgegeben werden, mit dem durch die DM-Codes als "JK0JK000" bezeichneten SD-Muster. Wenn aus dem Ergebnis des Vergleichs SD erfaßt wird, geben die SD-Erfassungsschaltkreise 18, 19 SD-Erfassungssignale A bzw. B aus.
Wenn die von der Medienschnittstelle ausgegebenen, parallelisierten Empfangsdaten in demselben Zyklus wie der des Empfangstaktsignals sind und korrekte DM-Codes ausdrücken, oder im Fall des ersten in Fig. 6 gezeigten Modus, erfaßt der SD-Erfassungsschaltkreis 19 einen SD und gibt das SD-Erfassungssignal B an ein ODER-Gatter 20. Wenn die Empfangsdaten von ER-Codes, die von der Medienschnittstelle 11 ausgegeben werden, über verschiedene Zyklen des Empfangstaktsignals reichen und korrekte DM-Codes an die Schieberegister als X0, X1 zur selben Zeit nicht ausgegeben werden können, oder im Fall des zweiten, in Fig. 6 gezeigten Modus erfaßt der SD-Erfassungsschaltkreis 18 einen SD und gibt das SD-Erfassungssignal A an das ODER-Gatter 20.
Das ODER-Gatter erfaßt, daß einer der SD- Erfassungsschaltkreise 18 und 19 einen SD erfaßt, und gibt ein SD-Erfassungszeitgabesignal (SDDET) an ein Flip-Flop 21, einen Zähler 22 und den Übertragungs- Empfangssteuerschaltkreis 15. Wenn ein SD erfaßt wird und das SDDET-Signal mit dem Pegel "1" ausgegeben wird, liest das Flip-Flop 21 das SD-Erfassungssignal B ein und gibt es als ein Ausrichtungsmodussignal (MODE) an Selektorschaltkreise 23.
Die Selektorschaltkreise 23 wählen korrekte ER-Codes, von denen jeder eine Informationseinheit ist, von den verschobenen und in den Schieberegistern 16, 17 gehaltenen, parallelisierten Empfangsdaten aus und richten sie aus. Wie in den Fig. 5 und 7 gezeigt, sind die Selektorschaltkreise 23 entsprechend Bits in den Datenabschnitten (DT0 bis DT7) und den Codeverletzungsabschnitten (CV0 bis CV7) der ER-Codes, welche die Empfangsdaten bilden, vorgesehen, und erzeugen die Empfangsdaten, welche acht Informationseinheiten umfassen. Die jeweiligen Selektorschaltkreise 23 wählen die Ausgänge entsprechend den jeweiligen Stufen der Schieberegister 16, 17 in Übereinstimmung mit einem Wert des MODE-Signals aus, wie in Fig. 8 gezeigt ist, um einen ausgerichteten ER-Code zu erhalten. Der Selektor, der beispielsweise in Fig. 9 gezeigt ist, kann durch eine Kombination von ODER-Gattern gebildet sein.
Der Zähler 22 ist ein Drei-Bit-Binärzähler und führt eine Zähloperation synchron mit dem Empfangstaktsignal durch. In diesem Fall wird ein von dem Zähler 22 erhaltener Zählwert von dem SDDET-Signal mit dem Pegel "1" gelöscht. Der Zählwert des Zählers 22 wird nämlich "000" wenn der SD erfaßt wird, und wird synchron mit dem Empfangstaktsignal danach erhöht. Demgemäß zeigt der Zählwert eine Zeitgabe einer Informationseinheit, welche die Empfangsdaten bildet, an, welche dem SD folgt. Deshalb zeigt der Zählwert "111" den (8 x n)-ten Takt (n = 1, 2, ...) von der Erfassung des SD an. Als Ergebnis können die Grenzen der Empfangsdaten, welche alle acht Informationseinheiten existieren, angezeigt werden.
Als nächstes wird der Betrieb dieses Ausführungsbeispiels unter Bezugnahme auf die Fig. 10 und 11 erläutert.
Zuerst wird unter Bezugnahme auf Fig. 10 der Fall, in welchem die parallelisierten Empfangsdaten, die zur selben Zeit von der Medienschnittstelle 11 an den Ausrichtungsschaltkreis 13 der NC-Vorrichtung 12 eingegeben werden, korrekte ER-Codes der Empfangsdaten zeigen, oder der erste Modus erläutert.
Das von dem Netzwerk an die Medienschnittstelle 11 gegebene Eingangssignal wird von den DM-Codes durch die Medenschnittstelle 11 in die ER-Codes umgewandelt und wird dann als die parallelisierten Empfangsdaten synchron mit dem von dem Eingangssignal extrahierten Empfangstaktsignal an den Ausrichtungsschaltkreis 13 der NC-Vorrichtung 12 gegeben.
Dann werden die höheren Bits X0 der sukzessive an den Ausrichtungsschaltkreis 13 gegebenen, parallelisierten Empfangsdaten sukzessive von dem Schieberegister 16 geschoben und gehalten, und die unteren Bits X1 der parallelisierten Empfangsdaten werden sukzessive von dem Schieberegister 17 geschoben und gehalten. Diese Bits der parallelisierten Empfangsdaten, die jeweils von den Schieberegistern 16, 17 gehalten werden, werden entsprechend an die SD- Erfassungsschaltkreise 18, 19 gegeben.
Weil die durch Umwandlung des SD-Musters erhaltenen ER-Codes synchron mit dem Empfangstaktsignal ausgegeben werden, wie in Fig. 10 gezeigt, wird in diesem Fall das an das Eingangssignal gegebene SD-Muster als die jeweiligen Ausgaben von Y1 bis Y16 der Schieberegisster 16, 17 an den SD- Erfassungsschaltkreis 19 gegeben. Als Ergebnis wird der an das Eingangssignal gegebene SD von dem SD- Erfassungsschaltkreis 19 erfaßt, und der Pegel des SD- Erfassungssignals B wird "1" Dann wird das SD- Erfassungssignal B in das Flip-Flop 21 synchron mit dem Empfangstaktsignal eingelesen, und der Pegel des SDDET wird "1".
Als Ergebnis nimmt das MODE-Signal als die Ausgabe vom Flip- Flop 21 den Pegel "1" an und wird an die jeweiligen Selektorschaltkreise 23 gegeben. Dadurch wählen die jeweiligen Selektorschaltkreise 23 die Ausgaben in den jeweiligen Stufen der Schieberegister 16, 17, wie in Fig. 8 gezeigt ist. Das SDDET-Signal wird an den Zähler 22 gegeben, und die Position einer Informationseinheit der parallelisierten Empfangsdaten, die dem SD folgt, wird gezählt. Dann wird der Zählwert als ein Zeitgabesignal ausgegeben, wie in Fig. 10 gezeigt ist. Dann werden die dem SD folgenden, parallelisierten Empfangsdaten in den Schieberegistern 16, 17 entsprechend verschoben und gehalten, synchron mit dem Taktsignal, und wenn der Zählwert des Zählers 22 "111" erreicht, werden die ersten Empfangsdaten, welche dem SD folgend acht Infornationseinheiten umfassen, wie in Fig. 10 gezeigt, als die ausgerichteten ER-Codes erhalten, welche Ausgaben der jeweiligen Selektorschaltkreise 23 sind. Ebenfalls werden nach den ersten Empfangsdaten die Empfangsdaten, wenn der Zählwert "111" ist, als Ausgaben der Selektorschaltkreise 23 erhalten.
Als nächstes wird unter Bezugnahme auf Fig. 11 der Fall, in welchem die zur selben Zeit in den Ausrichtungsschaltkreis 13 der NC-Vorrichtung 12 von der Medienschnittstelle 11 eingegebenen, parallelisierten Empfangsdaten in korrekte ER- Codes der Empfangsdaten zeigen, oder der Fall, in welchem die ER-Codes von dem Empfangstakt um einen halben Zyklus verschoben sind, so daß die korrekten ER-Codes über verschiedene serielle Zyklen der Empfangstaktsignale reichen, d.h. der zweite Modus, beschrieben.
Weil die korrekten ER-Codes von Empfangsdaten in diesem Fall nicht zur selben Zeit an die entsprechenden Schieberegister 16, 17 als parallele Empfangsdaten ausgegeben werden können, wird das SD-Muster, welches an das Eingangssignal gegeben wird und in jeweilige Schieberegister 16, 17 synchron mit dem Empfangstaktsignal eingelesen und gehalten wird, als die Ausgaben Y0 bis Y15 der jeweiligen Schieberegister 16, 17 erhalten, wie in Fig. 11 gezeigt ist. Als Ergebnis wird der SD von dem SD-Erfassungsschaltkreis 18 erfaßt, und der Pegel des SD-Erfassungssignals A wird "1" und ebenfalls wird der Pegel des SDDET-Signals "1" Demgemäß wird das SD- Erfassungssignal B mit dem Pegel "0" an den Eingang des Flip- Flops 21 gegeben, und der Pegel des MODE-Signals wird "0".
Wenn der Pegel des MODE-Signals "0" wird, wählen die jeweiligen Selektorschaltkreise 23 die Ausgänge in den jeweiligen Stufen der Schieberegister 16, 17, wie in Fig. 8 gezeigt ist, und, wie oben beschrieben, können die Empfangsdaten, welche acht Informationseinheiten korrekter ER-Codes auf den SD folgend umfassen, erhalten werden, immer wenn der Zählwert des Zählers 22 "111" ist.
Wie oben erwähnt, wird es gemäß diesem Ausführungsbeispiel möglich, die Empfangsdaten korrekt von dem Eingangssignal nicht durch das Taktsignal mit einer Frequenz, welche doppelt so hoch wie die Übertragungsgeschwindigkeit des auf dem Netzwerk übertragenen Signals ist, zu extrahieren, sondern durch das Taktsignal mit derselben Frequenz wie die Übertragungsgeschwindigkeit. Beispielsweise ist in einem Netzwerk mit einer Signalgeschwindigkeit von 16 Mbit/sec ein Empfangstaktsignal von 32 MHz im Stand der Technik erforderlich. Jedoch ist es in diesem Ausführungsbeispiel möglich, korrekte Empfangsdaten selbst mit einem Empfangstaktsignal von 16 MHz zu erhalten.
Weil die Frequenz des Betriebstakts der NC-Vorrichtung 12 auf die Hälfte derjenigen im Stand der Technik reduziert werden kann, erübrigt es sich, die internen Schaltkreise mit hoher Geschwindigkeit zu betreiben. Deshalb kann der Stromverbrauch und die Kapazität der Stromquelle reduziert werden, so daß es möglich wird, eine Kommunikationssteuerungsvorrichtung mit kleinen Abmessungen zu realisieren. Ferner erübrigt es sich, die Feinverarbeitung von Schaltkreisen und Signalübertragungsverzögerungen in solchem Umfang zu berücksichtigen. Als Ergebnis kann der Schaltkreisentwurf und der Layoutentwurf einfach durchgeführt werden.
Als nächstes wird ein anderes Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
Fig. 12 ist ein Diagramm, um eine Konstruktion eines Ausrichtungsschaltkreises in Beziehung zu einem anderen Ausführungsbeispiel zu zeigen. Ein Merkmal dieses Ausführungsbeispiels ist, daß eine Medienschnittstelle ER- Codes nicht parallelisiert, die von einem Eingangssignal extrahiert werden, das von einem Netzwerk ausgegeben wird und ein Ausrichtungsschaltkreis in einer NC-Vorrichtung dieses durchführt.
Deshalb hat in diesem Ausführungsbeispiel die Mediaschnittstelle keinen Parallelisierungsschaltkreis 9, wie in Fig. 3 gezeigt, und anstelle dessen schließt die NC- Vorrichtung Flip-Flops 33, 34 für die Parallelisierung ein.
In Fig. 12 werden die ER-Codes, welche von DM-Codes als das Eingangssignal durch die Medienschnittstelle umgewandelt werden, seriell synchron mit einem Empfangstaktsignal mit einer Frequenz betrieben, welche doppelt so hoch wie das Eingangssignal ist, jeweilige erste Stufen von Schieberegistern 31, 32 bildend, und werden sukzessive in den Flip-Flops 33, 34 verschoben, deren Ausgänge Y16 bzw. Y15 sind. Dadurch werden die ER-Codes, welche in den Flip-Flops 33, 34 parallelisiert und gehalten werden, in den Schieberegistern 31, 32 entsprechend synchron mit dem Empfangstaktsignal geschoben und gehalten, das von einem Teiler 35 halbiert wird, um einen SD in derselben Weise wie im vorangehenden Ausführungsbeispiel zu erfassen. Die ausgerichteten ER-Codes werden von einem Selektorschaltkreis 36 in Übereinstimmung mit einem Übertragungstakt serialisiert und als Übertragungsdaten an die Mediaschnittstelle ausgegeben. In Fig. 12 haben Teile oder Abschnitte, die mit denselben Bezugsziffern oder Zeichen bezeichnet sind, jeweils dieselben Funktionen wie in Fig. 5, so daß eine Erläuterung derselben hier ausgelassen wird.
Weil die ER-Codes, welche zwischen der Medienschnittstelle und der NC-Vorrichtung übertragen oder empfangen werden, seriell übertragen werden, ist es in solch einer Konstruktion möglich, die Anzahl von Signalleitungen zu reduzieren. Ebenfalls ist es möglich, eine Schwierigkeit des Bildens eines Logikschaltkreises in der Medienschnittstelle, welche analoge Schaltkreise umfaßt, zu umgehen.
Als nächstes wird ein Ausführungsbeispiel der vorliegenden Erfindung erläutert.
Fig. 13 ist ein Diagramm, um die Konstruktion eines Ausrichtungsschaltkreises 13 im Zusammenhang mit diesem Ausführungsbeispiel zu zeigen.
In Fig. 13 sind Schieberegister 40, 41 durch jeweils Einfügen von Selektorschaltkreisen 42, 43 zwischen Flip-Flops der ersten und zweiten Stufen der in Fig. 5 gezeigten Schieberegister 16, 17 gebildet.
Der Selektorschaltkreis 42 wählt einen Ausgang Y15 eines Flip-Flops, wenn der Pegel eines Auswahlsignals "1" ist, oder wählt einen Ausgang Y16 eines Flip-Flops, wenn der Pegel des Auswahlsignals "0" ist, und gibt dann den Ausgang Y15' an einen Flip-Flop der nächsten Stufe, dessen Ausgang Y13 ist. Der Selektorschaltkreis 43 wählt einen Ausgang Y16 des Flip- Flops, wenn der Pegel des Auswahlsignals "1" ist, oder wählt parallelisierte Empfangsdaten X0 aus, wenn der Pegel des Auswahlsignals "0" ist, und gibt dann die Ausgabe Y16' an einen Flip-Flop der nächsten Stufe, dessen Ausgang Y14 ist.
Die SD-Erfassungsschaltkreise 44, 45 erfassen eine Koinzidenz zwischen den jeweiligen Ausgängen der Schieberegister 40, 41 und dem SD-Muster in derselben Weise wie die SD- Erfassungsschaltkreise 18, 19 und sind jeweils, wie in Fig. 14 gezeigt, konstruiert.
In Fig. 14 verwendet der SD-Erfassungsschaltkreis 44 die Ausgabe Y15 des von dem Selektorschaltkreis 46 ausgewählten Flip-Flops als das niedrigste Bit (welcher "0" beurteilt) des SD-Musters, wenn der Pegel eines Modussignals "1" ist, und verwendet den Ausgang Y16 des von dem Selektorschaltkreis 46 ausgewählten Flip-Flops als solchen, wenn der Pegel des Modussignals "0" ist.
Der SD-Erfassungsschaltkreis 45 verwendet die Ausgänge Y15, Y16 der von den Selektorschaltkreisen 47, 48 ausgewählten Flip-Flops als das zweitniedrigste Bit des SD-Musters, wenn der Pegel des Modussignals "1" ist, und verwendet den Ausgang Y16 des Flip-Flops und die von den Selektorschaltkreisen 47, 48 ausgewählten, parallelisierten Daten X0 als solche, wenn der Pegel des Modussignals "0" ist.
Zurückkehrend zu Fig. 13 gibt ein Modusbeurteilungsschaltkreis 49 sein Beurteilungsergebnis an einen Flip-Flop 51 und an einen Selektorschaltkreis 52 in Übereinstimmung mit einem SD-Erfassungssignal A und einem SD- Erfassungssignal B, wenn der SD erfaßt wird, und dem Modussignal vor der SD-Erfassung, und gibt dann den Anfangswert eines Zeitgabesignais an einen Zähler 53. Der Modusbeurteilungsschaltkreis 49, wie in Fig. 15 gezeigt, beurteilt das Beurteilungsergebnis und den Anfangswert des Positionssignals. Beispielsweise beurteilt der Modusbeurteilungsschaltkreis 49, wie in Fig. 15 gezeigt, den Pegel des Beurteilungsergebnisses, "0" zu sein, wenn der Pegel des Modussignals, bevor der SD erfaßt wird, "1" ist, und der Pegel des SD-Erfassungssignals A "1" ist, wenn der SD erfaßt wird, und entscheidet, daß der Anfangswert des Zeitgabesignals binär ausgedrückt "001" ist.
Der Flip-Flop 51 liest das Beurteilungsergebnis des Modusbeurteilungsschaltkreises 49 ein und hält es, wenn der SD erfaßt wird und das SDDET-Signal von dem ODER-Gatter ausgegeben wird und gibt dann das Beurteilungsergebnis an den Modusbeurteilungsschaltkreis 49 und den Selektorschaltkreis 46, 48,52, 54, 55 als das Modussignal.
Der Selektorschaltkreis 52 wählt das Modussignal oder das von dem Modusbeurteilungsschaltkreis 49 in Übereinstimmung mit den SDDET-Signal ausgegebene Beurteilungsergebnis aus und gibt es an die Auswahlschaltkreise 42, 43. Der Auswahlschaltkreis 52 wählt das Beurteilungsergebnis aus, wenn der Pegel des SDDET-Signals "1" ist und wählt das Modussignal aus, wenn der Pegel "0" ist.
Der Zähler 53 arbeitet in derselben Weise wie der in Fig. 5 gezeigte Zähler 22, unterscheidet sich jedoch von dem Zähler 22 darin, daß der Anfangswert des von dem Modusbeurteilungsschaltkreis 49 ausgegebenen Zeitgabesignals eingestellt wird, wenn der Pegel des SDDET-Signals "1" ist.
Von den Ausgängen Y1 bis Y16 und den parallelisierten Empfangsdaten X0 der jeweiligen Schieberegister 40, 41, die durch solch eine Konstruktion erhalten werden, wie in Fig. 16 gezeigt, werden Empfangsdaten (DT0 bis DT7 in dem Datenabschnitt, CV0 bis CV7 in dem Codeverletzungsabschnitt) erhalten. In Fig. 16 entsprechen die Empfangsdaten DT1 bis DT7 und CV1 bis CV7 direkt den Ausgängen Y1 bis Y14 der Flip- Flops.
Bezüglich der Empfangsdaten CV0 wird der Ausgang Y16 des Flip-Flops entsprechend von dem Selektorschaltkreis 54 ausgewählt, wenn der Pegel des Modussignals "1" ist, und die parallelisierten Empfangsdaten X0 werden entsprechend von dem Selektorschaltkreis 54 ausgewählt, wenn der Pegel "0" ist. Ferner wird bezüglich der Empfangsdaten DT0 der Ausgang Y15 des Flip-Flops entsprechend von dem Selektorschaltkreis 55 ausgewählt, wenn der Pegel des Modussignals "1" ist, und der Ausgang Y16 des Flip-Flops wird entsprechend von dem Selektorschaltkreis 50 gewählt, wenn der Pegel "0" ist.
Als nächstes wird der in Fig. 13 gezeigte Ausrichtungsschaltkreis unter Bezugnahme auf die Fig. 17 bis 20 erläutert.
Fig. 17 zeigt den Betrieb, wenn das Modussignal "1" ist und das Empfangstaktsignal und die ER-Codes zueinander passen. Weil das Modussignal "1" ist, schieben die Schieberegister 40, 41 die Ausgänge von Y15, Y16 direkt nach Y13, Y14 und geben sie an Y0 bis Y16 aus. Zu der Zeit wird das SD-Muster in den Y1 bis Y16 erfaßt, und der Pegel "1" wird an das SD- Erfassungssignal B ausgegeben. Der Modusbeurteilungsschaltkreis 49 gibt ein neues Modussignal "1" als das Beurteilungsergebnis aus, wie in Fig. 15 gezeigt, und gibt ebenfalls "000" als den Anfangswert des Zeitgabesignals aus. Weil das neue Modussignal ebenfalls "1" ist, verbleibt das Auswahlsignal "1". Deshalb werden die ausgerichteten ER-Codes entsprechend an die Ausgänge Y1 bis Y16 ausgegeben und können als die ersten Empfangsdaten entnommen werden, wenn das Zeitgabesignal "111" ist.
Fig. 18 zeigt einen Fall, in welchem das Empfangstaktsignal und die ER-Codes voneinander verschoben sind, wenn das Modussignal "1" ist. Weil das Modussignal "1" ist, schieben die Schieberegister 40, 41 die Ausgänge von Y15, Y16 direkt an Y13, Y14 und geben sie an Y0 bis Y16 aus. Zu der Zeit wird das SD-Muster in den Ausgängen Y0 bis Y15 erfaßt, und der Pegel "1" wird an das SD-Erfassungssignal A ausgegeben. Der Modusbeurteilungsschaltkreis 49 gibt ein neues Modussignal "0" als das Beurteilungsergebnis aus, wie in Fig. 15 gezeigt, und gibt ebenfalls "001" als Anfangswert des Positionssignals aus. Weil das neue Modussignal "0" ist, ändert sich das Auswahlsignal sofort nach "0", und dann arbeiten die Selektorschaltkreise 42, 43 so, daß das Y3 in den Wert des Ausgangs Y16 geschoben wird, und Y4 in den Wert der Daten X0 geschoben wird. Demgemäß werden die ausgerichteten ER-Codes entsprechend an den Ausgängen Y1 bis Y4, Y16 und die Daten X0 ausgegeben. Weil die Empfangsdaten DT0 und CV0 so ausgewählt werden, daß der Ausgang Y16 und die Daten X0 jeweils ausgegeben werden, können sie als die ersten Empfangsdaten entnommen werden, wenn das Positionssignal "111" ist.
Fig. 19 zeigt einen Fall, in welchem das Empfangstaktsignal und die ER-Codes voneinander verschoben sind, wenn das Modussignal "0" ist. Weil das Modussignal "0" ist, verschieben die Schieberegister 40, 41 die Ausgänge von Y16, X0 direkt nach Y13, Y14 und geben sie an Y0 bis Y16 aus. Zu der Zeit wird das SD-Muster in den Ausgängen Y1 bis Y14, Y16 und den Daten X0 erfaßt. Weil jedoch der SD- Erfassungsschaltkreis 45 eine Koinzidenz des SD-Musters erfaßt, wenn das Modussignal "0" ist, wird der Pegel "1" an das SD-Erfassungssignal B ausgegeben. Dann gibt der Modusbeurteilungsschaltkreis 49 ein neues Modussignal "0" als das Beurteilungsergebnis aus, wie in Fig. 15 gezeigt ist, und gibt ebenfalls "000" als Anfangswert des Zeitgabesignals aus. Weil das neue Modussignal ebenfalls "0" ist, verbleibt das Auswahlsignal "0", und die Selektorschaltkreise 42, 43 arbeiten so, daß der Ausgang Y3 in den Wert des Ausgangs Y16 geschoben wird, und der Ausgang Y14 in den Wert der Daten Y0 geschoben wird. Demgemäß werden die ausgerichteten ER-Codes an die Ausgänge Y1 bis Y14, Y16 und die Daten X0 ausgegeben. Weil die Empfangsdaten DT0 und CV0 so ausgewählt werden, daß der Ausgang Y16 und die Daten X0 jeweils ausgegeben werden, können sie deshalb als die ersten Empfangsdaten entnommen werden, wenn das Positionssignal "111" ist.
Fig. 20 zeigt einen Fall, in welchem das Empfangstaktsignal und die ER-Codes zueinander passen, wenn das Modussignal "0" ist. Weil das Modussignal "0" ist, schieben die Schieberegister 40, 41 die Ausgänge von Y16, X0 direkt nach Y13, Y14 und geben sie an Y0 bis Y16 aus. Zu der Zeit wird das SD-Muster in den Ausgängen Y0, Y14, Y16 erfaßt. Weil jedoch der SD-Erfassungsschaltkreis 44 eine Koinzidenz des SD-Musters erfaßt, wenn das Modussignal "0" ist, wird der Pegel "1" an das SD-Erfassungssignal A ausgegeben. Dann gibt der Modusbeurteilungsschaltkreis 49 ein neues Modussignal "1" als das Beurteilungsergebnis aus, wie in Fig. 15 gezeigt ist, und gibt ebenfalls "1" als Anfangswert des Zeitgabesignals aus. Weil das neue Modussignal "1" ist, ändert sich das Auswahlsignal sofort in "1", und die Schieberegister 40, 41 nehmen die Daten X0, X1 direkt auf. Als Ergebnis werden die ausgerichteten ER-Codes an die Ausgänge Y1 bis Y16 ausgegeben, und sie können als die ersten Empfangsdaten entnommen werden, wenn das Zeitgabesignal "111" ist.
Wie oben erwähnt, kann in diesem Ausführungsbeispiel die Anzahl der Selektorschaltkreise im Vergleich mit dem vorangehenden Ausführungsbeispiel weiter reduziert werden, weil die Selektorschaltkreise in dem Empfangsdatenhalteabschnitt vorgesehen sind, der aus den Schieberegistern gebildet ist.
Weil das MODE-Signal darüber hinaus an das Selektsignal ausgegeben wird, wenn der SD nicht erfaßt wird, sind die Selektorschaltkreise 54, 55 zum Vorbereiten der ausgerichteten ER-Codes äquivalent den Selektorschaltkreisen 42, 43 in den Schieberegistern 40, 41. Wenn nämlich die ausgerichteten ER-Codes gerade nicht verwendet werden, wenn der SD erfaßt wird, können die Ausrichtungsschaltkreise 54, 55 von den Ausrichtungsschaltkreisen 40, 41 ersetzt werden. Diese Ersetzung kann durchgeführt werden durch Ausgeben von Y15 als DT0 und Y16 als CV0. Im Fall solch einer Konstruktion ist die Anzahl der erforderlichen Selektorschaltkreise 6, einschließlich jener, die in den SD-Erfassungsschaltkreisen 44, 45 eingeschlossen sind. Demgemäß kann dieses Ausführungsbeispiel im Vergleich mit den 16 Selektorschaltkreisen, die für das vorangehende Ausführungsbeispiel erforderlich sind, mit einer bedeutend kleineren Anzahl von Hardware realisiert werden.
Es versteht sich, daß diese Erfindung nicht auf die oben beschriebenen Ausführungsbeispiele beschränkt ist. Beispielsweise ist es möglich, daß die parallelisierten Empfangsdaten aus Einheiten von N Bit gebildet sind. In solch einem Fall ist es notwendig, Schieberegister, SD- Erfassungsschaltkreise und Selektorschaltkreise mit N Eingängen für die parallelisierten Empfangsdaten, die aus den N-Bit-Einheiten bestehen, vorzubereiten und ein MODE-Signal zu erzeugen, so daß die Selektorschaltkreise mit N Eingängen geeignete Ausgänge von jeweiligen Stufen der Schieberegister auswählen können. Wenn beispielsweise im Fall einer Signalgeschwindigkeit von 100 Mbit/sec die Medienschnittstelle parallelisierte Empfangsdaten von 8 Bit und ein Empfangstaktsignal von 25 MHz ausgibt, ist es möglich, die Ausrichtungsschaltkreise in der NC-Vorrichtung unter Verwendung von acht Schieberegistern und SD- Erfassungsschaltkreisen und 16 Selektorschaltkreisen mit acht Eingängen zu konstruieren. Zusammenfassend wird es gemäß der vorliegenden Erfindung möglich, den betriebsmäßigen Prozeß an oder nach der Parallelisierung der Kommunikationsdaten synchron mit einem Taktsignal mit einer Frequenz durchzuführen, welche dieselbe oder kleiner ist als die Übertragungsgeschwindigkeit der Kommunikationsdaten, weil die als serieller Bitstrom vorhandenen Kommunikationsdaten parallelisiert werden, um parallelisierte Daten zu bilden und gewünschte Daten von den Kommunikationsdaten synchron mit den parallelisierten Daten ausgewählt und extrahiert werden. Als Ergebnis kann eine Kommunikationssteuerungsvorrichtung mit niedriger Stromaufnahme und einfacher Konstruktion und Herstellung bereitgestellt werden, ohne die Konstruktion des Eingabe/Ausgabeabschnittes davon an ein Netzwerk kompliziert zu gestalten.
Verschiedene Modifikationen ergeben sich für den Fachmann aus der Lehre der vorliegenden Offenbarung, ohne vom Umfang des folgenden Anspruches abzuweichen.

Claims

1. Netzwerksteuervorrichtung (12) zum Empfangen von Eingangsdaten in Form eines seriellen Bitstromes von einem Kommunikationsnetzwerk durch eine Medienschnittstelle (11), um die Eingangsdaten in n Bit parallele Signale, wobei n eine ganze Zahl größer gleich 2 ist, durch Partitionieren des seriellen Bitstromes in jeweilige sukzessive n Bit-Signale (X0, X1) in Übereinstimmung mit der Empfangsreihenfolge umzuwandeln, und um Taktsignale synchron mit den parallelen Signalen zu erzeugen, wobei die Netzwerksteuerungsvorrichtung umfaßt:

- n Schieberegister (40, 41) zum Empfangen der n parallelen Signale (X0, X1);

- n Erfassungsschaltkreise (44, 45), die mit den n Schieberegistern (40, 41) verbunden sind, um zu erfassen, ob ein aus parallelen Ausgaben von jedem der n Schieberegister (40, 41) gebildetes Bitmuster mit einem Startbegrenzer (SD) übereinstimmt, welcher einen Startpunkt eines in den Eingangsdaten enthaltenen Datengegenstandes anzeigt; gekennzeichnet durch

- n Selektorschaltkreise (42, 43), die jeweils zwischen zwei aufeinanderfolgende Stufen der n Schieberegister (40, 41) geschaltet sind und jeweils zum Auswählen von einem der n parallelen Signale (X0, X1) und Ausgeben an die jeweilige Stufe der n Schieberegister (40, 41) dienen;

- einen Modusbeurteilungsschaltkreis (49), der mit den Ausgängen der n Erfassungsschaltkreise verbunden ist, um einen Betriebsmodus der Selektorschaltkreise (42, 43) zu bestimmen;

- einen Modusinformations-Halteschaltkreis (51) zum Halten einer Modusinformation, welche den Betriebsmodus der Selektorschaltkreise (42, 43), bestimmt durch den Modusbeurteilungsschaltkreis (49), anzeigt; und

- einen Zählerschaltkreis (53) zum Erzeugen von Signalen, welche m-Bit-Daten durch Teilen der Taktsignale partitionieren, wobei m eine ganze Zahl größer gleich 2 ist;

- wobei der Modusbeurteilungsschaltkreis (49) den Betriebsmodus der Selektorschaltkreise (42, 43) erneut in Übereinstimmung mit der in dem Modusinformations-Halteschaltkreis (51) gehaltenen Modusinformation und der Ausgabe von einem der n Erfassungsschaltkreise (44, 45), welcher erfaßt, daß das Bitmuster des Schieberegisters zu dem Startbegrenzer paßt, bestimmt,

- und die Selektorschaltkreise (42, 43) eine Eingabeverschiebeoperation an die Schieberegister (40, 41) durch Ausrichten der parallelen Bits in Übereinstimmung mit dem von dem Modusbeurteilungsschaltkreis (49) bestimmten Betrieb smodus durchführen.