HINTERGRUND DER ERFINDUNG
-
Die vorliegende Erfindung betrifft generell
Paketvermittlungssysteme. Insbesondere betrifft sie
Paketvermittlungssysteme mit einem asynchronen Transfermodus, der ein
Modus zur Realisation eines
Breitband-Multimedia-Vermittlungssystems ist.
-
Es ist ein Paketvermittlungssystem mit asynchronem
Transfermodus (im folgenden "ATM-Paketvermittlungssystem"
bezeichnet) mit einem Aufbau bekannt, wie er in der japanischen
Patentveröffentlichung JP-A-59-135 994 oder der EP-A-
113 639 beschrieben ist. Das Prinzip des
ATM-Paketvermittlungssystems der JP-A-59-135 994 bzw. der EP-A-0 113 639
wird kurz anhand der Fig. 1 erläutert. In der folgenden
Beschreibung wird angenommen, daß jedes zu vermittelnde Paket
(das auch "Zelle" genannt wird) 10 eine feste Länge von 35
Byte hat, die sich aus einem 3-Byte-Kopf 12 und 32 Byte
Benutzerdaten 11 zusammensetzt, wie es in der Fig. 2 gezeigt
ist. Der Kopf 12 umfaßt eine logische Kanalnummer (im
folgenden "LCN" abgekürzt) zur Identifikation des logischen Kanals,
zu dem das Paket gehört. Die Paketvermittlung erfolgt durch
Identifizieren des Bestimmungsorts des Pakets an jedem
Schaltknoten auf der Basis der LCN.
-
Die erwähnten Werte für die Byte-Längen des ganzen
Paketes oder der ganzen Zelle, des Kopfes und der Daten sind
nur zum Zwecke der Erläuterung angegeben und nicht wegen des
Grundprinzips der vorliegenden Erfindung.
-
Die Fig. 1 zeigt den grundlegenden Aufbau eines
herkömmlichen ATM-Zellenvermittlungssystems mit 32
Eingangsleitungen 201a - 201n und 32 Ausgangsleitungen 217a- 217n. Ein
Paket oder eine Zelle 10 der in der Fig. 2 gezeigten Art wird
periodisch und synchron zueinander an jeden der 32 Eingänge
201a bis 201n geführt. Die seriellen Daten der einzelnen
Eingangszellen werden mittels einer Multiplexschaltung 203
derart in parallele Daten umgewandelt, daß die jeweiligen
Kopfabschnitte der Eingangszellen gemultiplext auf eine
Leitung 204 und die jeweiligen Benutzerdaten der Eingangszellen
gemultiplext auf eine Leitung 205 gegeben werden. Die Leitung
204 wird zum parallelen Übertragen von Daten mit 24 Bit (3
Byte) und die Leitung 205 zum parallelen Übertragen von Daten
mit 256 Bit (32 Bytes) verwendet. Die Benutzerdaten werden in
einen der Eingangsleitung entsprechenden Pufferspeicher 206
eingeschrieben, wobei die Adresse der Benutzerdaten auf einer
Ausgangsleitung 208 eines Zählers 207 angegeben wird. In
diesem Beispiel besteht das Ausgangssignal des Zählers 207 aus 9
Bit, wobei die niedrigeren 5 Bit zur Angabe einer der
Eingangsleitungen 201a bis 201n verwendet werden. Der
Pufferspeicher 206 enthält 32 Speicherblöcke, von denen jeder eine
Speicherkapazität für 16 Zellen hat, entsprechend jeder der
Eingangsleitungen. Durch die niedrigeren 5 Bit des Zählers
207 wird einer der Speicherblöcke ausgewählt, und die
Zellenadressen im Speicherblock werden von den höheren 4 Bit des
Zählers 207 angegeben. Im Pufferspeicher 206 werden
entsprechend die periodisch über die Eingangsleitungen zugeführten
Zellen 10 aufeinanderfolgend unter den Adressen gespeichert,
die vom Zähler 207 bezeichnet werden, so daß das Einschreiben
der Zellen in den gesamten Zellenspeicherbereich des
Pufferspeichers 206 innerhalb 16 Perioden ausgeführt wird. Danach
erfolgt das Einschreiben der Zellen periodisch derart, daß
neue Zellenaufeinanderfolgend in den Bereichen überschrieben
werden, in denen alte Zelle eingeschrieben wurden. Wenn daher
eine im Pufferspeicher gespeicherte Zelle nicht innerhalb 16
Perioden ausgelesen wird, um durch das Vermittlungssystem
weitergegeben zu werden, geht die alte Zelle im
Vermittlungssystem verloren, da eine neue Zelle über die alte Zelle
geschrieben wird.
-
Die Kopfabsahnitte 12 der einzelnen Zellen 10 werden
über die Leitung 204 zu einer Kopfumwandlungsschaltung 209
geführt. Die Kopfumwandlungsschaltung 209 kann zum Beispiel
aus einer Speichertabelle bestehen. Die Speichertabelle wird
an einer Adresse ausgelesen, die durch eine Kombination der
LCN im Kopfabschnitt der Zelle und der Nummer der
Eingangsleitung bestimmt wird, auf der die Zelle angekommen ist, so
daß die Leitwegdaten des Kopfabschnittes, das heißt die
Ausgangsleitungsnummer und eine LCN (die sich im allgemeinen von
der im Eingangs-Kopfabschnitt enthaltenen LCN unterscheidet)
zur Identifikation der Zelle auf der Ausgangsleitung auf die
Leitung 210 bzw. 211 gegeben werden. Die
Ausgangsleitungsnummer auf der Leitung 210 besteht aus 32 Bit, die jeweils den
Ausgangsleitungen entsprechen. Die Nummer der Ausgangsleitung
gibt an, daß die Zelle auf die Ausgangsleitung übertragen
wird, die der Bitposition entspricht, bei der das Bit "1"
ist. Die LCN erscheint synchron zum Einschreiben der
Benutzerdaten der Zelle in den der Eingangsleitung entsprechenden
Pufferspeicher 206 auf der Leitung 211 und wird zusammen mit
den Benutzerdaten in den Zellenspeicherbereich des
Pufferspeichers eingeschrieben.
-
Die Adresse des Pufferspeichers 206, unter der die
Zelle eingeschrieben wurde, wird über die Leitung 208 zu
einer Gruppe von Ausgangswarteschlangen 212a bis 212n geführt
und in der einen Ausgangswarteschlange gespeichert, die von
der Ausgangsleitungsnummer bezeichnet wird. Die
Ausgangswarteschlangen 212a bis 212n entsprechen den Ausgangsleitungen
217a bis 217n, so daß die Adresse des Pufferspeichers 206 für
die auszugebende Zelle in der einen Ausgangswarteschlange
gespeichert ist, die der jeweiligen Ausgangsleitung
entspricht. Die Ausgangswarteschlangen 212a bis 212n werden
aufeinanderfolgend vom Ausgang des Zählers 207 bezeichnet, so
daß der Inhalt des Pufferspeichers 206 entsprechend den
aufeinanderfolgend bezeichneten Inhalten der
Ausgangswarteschlangen, das heißt Adressen, ausgelesen und auf eine
Leitung
215 ausgegeben wird. Entsprechend liegen die auf den
Ausgangsleitungen 217a - 217n zu übertragenden Zellen auf der
Leitung 215 in gemultiplexter Form vor. Die gemultiplexten
Zellen werden von einer Demultiplexschaltung 216
demultiplext, woraufhin die demultiplexten Zellen jeweils
entsprechend zu den 32 Ausgangsleitungen 217a bis 217n übertragen
werden.
-
Dieses ATM-Vermittlungssystem weist eine eigene
Schaltfunktion für den Rundsendemodus auf. Der Rundsendemodus
ist ein Modus, in dem eine Zelle, die über eine
Eingangsleitung eingegeben wird, auf einer Anzahl von Ausgangsleitungen
ausgegeben wird. Bei dem herkömmlichen System der Fig. 1 wird
dazu dadurch ein und dieselbe Adresse des Pufferspeichers 206
in die entsprechende Anzahl von Ausgangswarteschlangen
eingeschrieben, daß bei einer Anzahl von Bitpositionen auf der
Leitung 210 eine "1" gesetzt wird. Im Ergebnis wird ein und
dieselbe Adresse aus der Anzahl von Ausgangswarteschlangen
ausgelesen, wenn die Zelle ausgegeben wird, so daß ein und
dieselbe Zelle auf der Anzahl von Ausgangsleitungen
übertragen wird.
-
Die Rundsendezellen weisen dabei natürlich nicht nur
ein und dieselben Benutzerdaten auf, sondern auch ein und
denselben Inhalt des Kopfabschnittes. Entsprechend ist unter
der Annahme eine Rufsteuerung durchzuführen, daß die
Rundsendezellen auf den einzelnen Ausgangsleitungen ein und dieselbe
LCN besitzen.
-
Das herkömmliche Vermittlungssystem weist den
Nachteil auf, daß der Hardwareumfang für den Speicher, der die
Adressenwarteschlangen 212a - 212n bildet, groß wird.
Insbesondere wenn für die Handhabung der Zellen bei der
ATM-Vermittlung eine Priorität vorgesehen ist, zum Beispiel eine
Aufteilung in Serviceklassen, müssen entsprechend den
Serviceklassen Warteschlangen vorgesehen werden, so daß sich der
Umfang der Hardware weiter erhöht.
-
Außerdem wird bei der Übertragung von Zellen im
Rundsendemodus jede Rundsendezelle unter ein und derselben
Adresse des Pufferspeichers 206 in jeder der Warteschlangen
gespeichert, durch die die Rundsendezelle zu übertragen ist.
Entsprechend verringert sich die Kapazität der Warteschlangen
für das Speichern von Zellen, die zu anderen LCNs gehören.
Zum Beispiel ist es bei dem Beispiel der Fig. 1 erforderlich
und ausreichend, daß die Ausgangswarteschlangen eine
Adressenspeicherkapazität für 16 Perioden haben, das heißt für 16
Zellen, da der den Eingangsleitungen entsprechende
Pufferspeicher 206 beim Durchlaufen von 16 Perioden oder mehr immer
wieder erneuert oder überschrieben wird. Entsprechend sind
zum Beispiel, wenn in einer Periode 16 Rundsendezellen
eingegeben werden, die auf allen Ausgangsleitungen zu übertragen
sind, alle Warteschlangen durch diese Rundsendezellen belegt,
so daß andere eingehende Zellen verlorengehen, da es keine
freien Warteschlangen mehr gibt.
-
Auch wenn die Anzahl der Zellen, die innerhalb
mehrerer Perioden vor und nach der Periode eingegeben werden, in
der 16 Rundsendezellen eingegeben werden, nicht so groß ist,
daß der gesamte Durchsatz im Vermittlungssystem für eine
kurze Dauer oder der Durchsatz auf jeder Ausgangsleitung in den
Grenzen des Ausgangsdurchsatzes liegt, können Zellen
verlorengehen, wenn vorübergehend Rundsendezellen konzentriert
auftreten. Für die Leistungsfähigkeit von
Vermittlungssystemen ist dies ein ernstes Problem. Um diese Probleme bei dem
herkömmlichen Systemaufbau zu umgehen, muß sowohl die
Kapazität der Warteschlangen 212a bis 212n als auch die Kapazität
des den Eingangsleitungen entsprechenden Pufferspeichers 206
angehoben werden. Die Speicherauslastung verringert sich
dadurch jedoch, da der Erweiterungsbereich des Pufferspeichers
nicht gebraucht wird, wenn nicht gerade Rundsendezellen
konzentriert auftreten.
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die erwähnten Probleme werden von den folgenden
beiden Eigenschaften des herkömmlichen Systems verursacht:
-
(1) Der Pufferspeicher zum Speichern der Pakete wird
periodisch erneuert, ohne Rücksicht darauf, ob eingehende
Pakete vorhanden sind oder nicht.
-
(2) In den Warteschlangen werden Kopien der Adressen
gespeichert, die ein Rundsendepaket bezeichnen.
-
Es ist daher Aufgabe der vorliegenden Erfindung, ein
paketvermittlungssystem zu schaffen, bei dem die Kapazität
des Pufferspeichers zum Speichern von Zellen oder Paketen
effizient ausgenutzt wird.
-
Um diese Aufgabe zu lösen, weist das erfindungsgemäße
Paketvermittlungssystem, das im anhängenden Patentanspruch 1
definiert ist, das Merkmal auf, daß das Einschreiben von
Paketen in den Pufferspeicher nur erfolgt, wenn Pakete
eingehen, und daß im Falle eines Rundsendepakets der Paketkörper
und die Adresse während des Pufferns im Vermittlungssystem so
gespeichert werden, daß die erforderliche Anzahl von Kopien
des Rundsendepakets erst erzeugt wird, wenn das
Rundsendepaket übertragen wird.
-
Genauer gesagt, liegt ein Aspekt der vorliegenden
Erfindung im folgenden:
-
Bei dem Paketvermittlungssystem werden zum Übertragen
von Paketen (oder Zellen) fester Länge, von denen jedes oder
jede aus einem Kopfabschnitt und einem Datenabschnitt besteht
und die in der Form von Multiplexdaten über eine Anzahl von
Eingangsleitungen erhalten werden, in der Form von
Multiplexdaten auf bestimmten aus einer Anzahl von Ausgangsleitungen
mittels einer Kopfabschnittsumwandlungstabelle aus dem
Kopfabschnitt jeder Zelle, der ein Identifikator der
Eingangsleitung ist, ein Identifikator (LCN) der Ausgangsleitung
und Leitweginformationen zur Identifikation der
Ausgangsleitung erhalten, so daß die Zellenvermittlung auf der Basis der
so erhaltenen Leitweginformationen erfolgt. Um Zellen
entsprechend
einer Anzahl von Ausgangsleitungen zu akkumulieren,
ist ein Pufferspeicher in eine Anzahl von
Pufferspeicherbereiche aufgeteilt, die jeweils den Ausgangsleitungen
entsprechen. Jeder Pufferspeicherbereich, in den eine Zelle auf der
Basis der Leitweginformationen einzuschreiben ist, wird durch
die Speicheradresse der Zelle bezeichnet, während die
Adressen der Pufferspeicherbereiche durch einen
Schreibadresszähler bezeichnet werden, der für jeden Pufferspeicherbereich
vorgesehen ist. Der Schreibadresszähler zählt immer dann um
eine Adresse hoch, wenn ein Zelleneinschreibvorgang erfolgt.
Die Zellenausgabe erfolgt durch aufeinanderfolgendes Auslesen
von Zellen, eine nach der anderen, aus den den
Ausgangsleitungen entsprechenden Adressenbereichen. Dazu ist für jeden
Pufferspeicherbereich ein Leseadressenzähler vorgesehen, so
daß die Zellen unter den Adressen, die von den
Leseadressenzählern angegeben werden, aufeinanderfolgend ausgelesen und
durch eine Interfaceschaltung zu den Ausgangsleitungen
übertragen werden, woraufhin der Leseadressenzähler um eine
Adresse hochzählt Entsprechend können die den
Ausgangsleitungen entsprechenden Pufferspeicherbereiche durch
Vergleichen der Werte des Schreibadressenzählers und des
Leseadressenzählers für jede Ausgangsleitung wie ein FIFO-Speicher
gesteuert werden.
-
Erfindungsgemäß können auch in dem Fall, daß in das
Vermittlungssystem konzentriert Rundsendezellen eingegeben
werden, alle Zellen für die Übertragung der Rundsendezelle im
Pufferspeicher bereitstehen, sofern der Gesamtdurchsatz des
Vermittlungssystems oder der Durchsatz der Ausgangsleitungen
die vorgegebene Grenze für den Ausgangsdurchsatz nicht
übersteigt. Entsprechend ist die Wahrscheinlichkeit geringer, daß
wegen der Belegung der Ressourcen der Warteschlangen durch
Rundsendezellen keine eingehenden Zellen aufgenommen werden
können, so daß die Wahrscheinlichkeit für den Verlust von
Zellen durch eine Konzentration von Rundsendezellen im
Vergleich zum herkömmlichen System wesentlich geringer ist.
-
Die vorstehenden und andere Aufgaben, Vorteile,
Arbeitsweisen und neuen Merkmale der vorliegenden Erfindung
gehen genauer aus der folgenden detaillierten Beschreibung in
Verbindung mit der Zeichnung hervor.
KURZBESCHREIBUNG DER ZEICHNUNG
-
Die Fig. 1 zeigt ein Beispiel für den Gesamtaufbau
eines herkömmlichen Vermittlungssystems;
-
die Fig. 2 ist eine Ansicht des Aufbaus einer ATM-
Zelle;
-
Die Fig. 3 zeigt ein Beispiel für den Gesamtaufbau
des erfindungsgemäßen ATM-Vermittlungssystems;
-
die Fig. 4 ist eine Detailansicht der
Rundsende-Steuerschaltung 131 der Fig. 3;
-
die Fig. 5 eine Darstellung zur Erläuterung des die
Ausgangsleitung anzeigenden Registers 133 der Fig. 4;
-
die Fig. 6 eine Darstellung zur Erläuterung des den
Rundsendezyklus angebenden Registers 422 der Fig. 4 im
Detail;
-
die Fig. 7 zeigt ein Beispiel für den Aufbau der
Phasensynchronisationsschaltung 103 der Fig. 3;
-
die Fig. 8 ein Beispiel für das Eingangsregister 104
der Fig. 3;
-
die Fig. 9A und 9B sind Darstellungen zur Erläuterung
der Funktion des Eingangsregisters 104;
-
die Fig. 10A und 10B sind Darstellungen zur
Erläuterung der Funktion des Ausgangsregisters 125 der Fig. 2;
-
die Fig. 11 ist ein Zeitdiagramm für die Arbeitsweise
der Eingangsregister 104 bis 106; und
-
die Fig. 12 ein Zeitdiagramm für die Arbeitsweise der
Ausgangsregister 125 und 126.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
In der Fig. 3 ist der Aufbau einer Ausführungsform
des erfindungsgemäßen Vermittlungssystems mit 32
Eingangsleitungen
101a - 101n und 32 Ausgangsleitungen 130a - 130n für
das Durchschalten von Zellen mit einer festen Länge von 35
Byte auf die gleiche Weise wie beim herkömmlichen System der
Fig. 1 dargestellt. Es sind eine
Phasensynchronisationsschaltung 103 und Eingangsregister 104, 105 und 106 vorgesehen, um
eine Funktion auszuführen, die der der Multiplexschaltung 203
der Fig. 1 entspricht. Der Aufbau und die Arbeitsweise der
Phasensynchronisationsschaltung 103 und der Eingangsregister
104, 105 und 106 werden genauer später erläutert. Bei dieser
Ausführungsform werden die seriellen Daten eingehender Zellen
durch die Phasensynchronisationsschaltung 103 und die
Eingangsregister 104, 105 und 106 auf die gleiche Weise wie beim
herkömmlichen System in parallele Daten umgewandelt. Dann
werden die Kopfabschnitte der einzelnen Zellen gemultiplext
und auf eine Leitung 107 gegeben, und die jeweiligen
Benutzerdaten der Zellen werden zu einer Leitung 108 übertragen.
Der Kopfabschnitt wird zu einer
Kopfabschnittumwandlungsschaltung 109 geführt und von der
Kopfabschnittumwandlungsschaltung 109 in Leitweginformationen umgewandelt, das heißt
zu einer Ausgangsleitungsnummer, die auf eine Leitung 110
gegeben wird, und zu einer LCN auf der Ausgangsleitung, die
auf eine Leitung 111 gegeben wird. Die Benutzerdaten auf der
Leitung 108 werden gemäß den Leitweginformationen auf der
Leitung 110 zusammen mit der LCN in einen freien Bereich in
dem der Ausgangsleitung entsprechenden Pufferspeicherbereich
eingeschrieben, der vorab im Pufferspeicher 112 bezeichnet
wurde. Die Leitweginformationen auf der Leitung 110 bestehen
aus 6 Bit, wovon 5 Bit dazu verwendet werden, eine der 32
Ausgangsleitungen 130a - 130n zu bezeichnen. Das verbleibende
eine Bit wird als Rundsendezellen anzeigendes Bit verwendet.
Bei dieser Ausführungsform werden die Rundsendezellen immer
in einen Rundsendepufferspeicher 113 eingeschrieben, ohne
Rücksicht auf den Bestimmungsort dieser Zellen.
-
Die Adressen für das Einschreiben in und das Auslesen
aus den Pufferspeichern 112 und 113 werden von Schreibzählern
(WCNT) 114a bis 114m und Lesezählern (RCNT) 116a bis 116m
angegeben. Entsprechend den 32
Ausgangsleitungs-Pufferspeicherbereichen und dem einen Rundsendepufferspeicher sind
33 Schreibzähler und 33 Lesezähler vorgesehen, so daß die
Adresse zum Einschreiben einer Zelle in oder die Adresse zum
Auslesen einer Zelle aus einem Pufferspeicherbereich
entsprechen den erwähnten Abschnitten vorgegeben wird. Jeder der
Zähler zählt schrittweise hoch, wenn ein Schreib- oder
Lesevorgang erfolgt. Im Falle eines Schreibvorganges erscheint
das Ausgangssignal des Zählers, der von einem Selektor 118
aus den 33 Schreibzählern 114a bis 114m ausgewählt wird, auf
einer Leitung 119w, so daß durch die Kombination des
Ausgangssignals auf der Leitung 119w mit der Leitweginformation
auf der Leitung 110 eine Adresse im Pufferspeicher 112 oder
113 bezeichnet wird.
-
Im Falle der Ausgabe von Zellen aus dem
Vermittlungssystem werden die Ausgangssignale der Lesezähler 116a bis
116m gemäß dem Ausgangswert eines Steuerzählers 119
aufeinanderfolgend von einem Selektor 121 ausgewählt und
aufeinanderfolgend auf eine Leitung 122 übertragen. Die Ausgangssignale
der Lesezähler 116a bis 116m werden zusammen mit den
Ausgangswerten des Zählers 119 auf der Leitung 120 als
Leseadressen zum Pufferspeicher 112 oder zum
Rundsendepufferspeicher 113 gegeben. Der Kopfabschnitt und der
Benutzerdatenabschnitt in den Daten, die aus dem Pufferspeicher 112 oder 113
ausgelesen werden, werden auf einer Leitung 123 bzw. 124
übertragen. Dann werden der Kopfabschnitt und der
Benutzerdatenabschnitt durch die Ausgangsregister 125 und 126 und einen
Selektor 128 auf eine bestimmte der Ausgangsleitungen 130a
bis 130n gegeben. Die Funktionen der Ausgangsregister 125 und
126 und des Selektors 128 entsprechen denen der
Demultiplexschaltung 216 der Fig. 1. Der Aufbau und die Arbeitsweise der
Ausgangsregister 125 und 126 und des Selektors 128 werden
genauer später erläutert.
-
Das Ausgangssignal des Steuerzählers 119 wird über
eine Leitung 120 in verschiedenen Teilen des
Vermittlungssystems verteilt, um so die Abfolge und die Zeitpunkte für die
periodische Arbeitsweise des gesamten Vermittlungssystems zu
bestimmen.
-
Im folgenden wird das
Rundsendezellen-Ausgabeverfahren des Vermittlungssystems beschrieben. Wenn aus dem
Pufferspeicher 113 eine Rundsendezelle ausgelesen wird, werden
von der Rundsende-Steuerschaltung 131 in einer Anzahl, die
gleich der der Ausgangsleitungen ist, über die die
Rundsendung zu erfolgen hat, Kopien der Rundsendezelle erzeugt, und
die Kopien der Rundsendezelle werden auf diese
Ausgangsleitungen übertragen.
-
Der Aufbau der Rundsende-Steuerschaltung 131 ist in
der Fig. 4 gezeigt.
-
In der Fig. 4 bezeichnet das Bezugszeichen 400 die
Daten (für die Rundsendezelle), die aus dem Pufferspeicher
ausgelesen wurden. Die Daten 400 entsprechen einer
Kombination aus den Daten, die auf den Leitungen 123 und 124 der Fig.
3 erhalten werden. In der Fig. 4 bezeichnet das Bezugszeichen
133 eine Ausgangsleitung vom
Ausgangsleitungs-Anzeigetabellenspeicher 132 der Fig. 3. Das Bezugszeichen 120
bezeichnet die Ausgangsleitung vom Steuerzähler 119 der Fig. 3. Das
Bezugszeichen 135A bezeichnet die
Rundsendezyklus-Anzeigeinformation, die Teil (10 Bit) auf der Ausgangsleitung 135
von einem Rufprozessor 134 der Fig. 3 ist. Das Bezugszeichen
136 bezeichnet eine Eingangsleitung zu den Ausgangsregistern
125 und 126. Das Bezugszeichen 137 bezeichnet ein
Pufferspeicher-Lese-Freigabesignal. Für die Erzeugung der verschiedenen
Steuerzeitsignale, die für das Vermittlungssystem
erforderlich sind, auf der Basis des Ausgangssignals des
Steuerzählers 119 werden von einer Zeitsignalerzeugungsschaltung (in
der Fig. 3 nicht gezeigt) Register-Einschreibzeitsignale 426,
427 und 428 erzeugt.
-
Die aus dem Rundsendepufferspeicher 113 ausgelesene
Rundsendezelle 400 wird in einem Rundsendezellenregister 412
akkumuliert. In diesem Fall wird der Kopfabschnitt der
Rundsendezelle dem Ausgangsleitungs-Anzeigetabellenspeicher
132 der Fig. 3 zugeführt. Die die Ausgangsleitung anzeigende
Information aus 32 Bit wird aus dem
Ausgangsleitungs-Anzeigetabellenspeicher 132 ausgelesen, wobei die LCN im
Kopfabschnitt als Leseadresse verwendet wird. Die Ausleseergebnisse
werden über die Signalleitung 133 in einem die
Ausgangsleitung anzeigenden Register 413 akkumuliert, das in der Fig. 4
gezeigt ist. Wie in der Fig. 5 gezeigt, besteht die die
Ausgangsleitung anzeigende Information aus 32 Bit, wobei
diejenigen Bits, die den Ausgangsleitungen entsprechen, zu denen
die Rundsendezelle zu übertragen ist, gleich "1" sind, und
die übrigen Bits, die den Ausgangsleitungen entsprechen, zu
denen die Rundsendezelle nicht zu übertragen ist, gleich "0"
sind.
-
Der Zeitpunkt für das Auslesen der Zellen aus den
Ausgangsleitungs-Pufferspeicherbereichen des Pufferspeichers
112 wird durch das Ausgangssignal 120 des Steuerzählers 119
bestimmt. Das Ausgangssignal 120 wird von einem
Steuerzähldekoder 414 so dekodiert, daß der Wert auf jeder der Leitungen
415a bis 415n in einer der jeweiligen Ausgangsleitung
entsprechenden Zeitgabe auf "1" geschaltet wird. Die Daten auf
diesen Leitungen 415a bis 415n werden zusammen mit den
entsprechenden Bit des die Ausgangsleitung anzeigenden Registers
413 an UND-Gatter 417a bis 417n gelegt. Ein ODER-Gatter 419
unterwirft die Ausgangssignale der UND-Gatter 417a bis 417n
einem logischen ODER. Wenn das Ausgangssignal vom ODER-Gatter
419 "1" ist, öffnet sich ein Bus-Ausgangsgatter 420, wodurch
der Inhalt des Rundsendezellenregisters 412 auf die Leitung
136 gelangt. Wenn das Ausgangssignal des ODER-Gatters 419 "1"
ist, hat das Ausgangssignal eines Gatters 421 den Wert "0",
so daß ein Signal auf die Leitung 137 gelangt, das das
Auslesen des Pufferspeichers 112 verhindert.
-
Das Ausgangssignal des Steuerzählers 119 ändert sich
periodisch so, daß das Auslesen aus den jeweiligen
Pufferspeicherbereichen des Pufferspeichers 112 entsprechend den 32
Ausgangsleitungen aufeinanderfolgend in der Reihenfolge der
Ausgangsleitungsnummer erfolgt und dann nach dem Ende des
Auslesens aus dem Pufferspeicherbereich, der der 32.
Ausgangsleitung entspricht, das Auslesen aus dem
Rundsendespeicher 113 beginnt. Nach dem Ende des Auslesens aus dem
Rundsendespeicher 113 kehrt das Ausgangssignal des
Steuerzählers 119 auf seinen anfänglichen Wert zurück, um wieder mit
dem Auslesen aus dem Pufferspeicherbereich zu beginnen, der
der ersten Ausgangsleitung entspricht. Die Periode vom
Auslesen der Rundsendezelle bis zum Auslesen der Zelle, die auf
der 32. Ausgangsleitung zu übertragen ist, wird als ein
Zyklus definiert. Es ist, wie in der Fig. 4 gezeigt, ein
Rundsendezyklus-Bezeichnungsregister 422 vorgesehen, um den
Zyklus anzugeben, in dem das Auslesen der Rundsendezelle aus
dem Pufferspeicher 113 und die Übertragung der Rundsendezelle
auf den Ausgangsleitungen auszuführen ist. Das
Rundsendezyklus-Bezeichnungsregister 422 besteht aus einem zyklischen
Schieberegister, das immer dann einen Schiebevorgang
ausführt, wenn ein Zyklus beendet ist, wie es in der Fig. 6
gezeigt ist. Jedes Bit des Schieberegisters 422 entspricht
einem Zyklus. Das Schieberegister 422 ändert seine Bits
zyklisch so, daß der Inhalt des ersten Bits zum zweiten Bit
geschoben wird, der Inhalt des zweiten Bits zum dritten Bit
und der Inhalt des letzten Bits (des 10. Bits beim Beispiel
der Fig. 6) wieder zum ersten Bit. Das Ausgangssignal des
ersten Bits des Schieberegisters 422 wird auf eine Leitung
423 gegeben, um damit die Ausgangssignale von den UND-Gattern
417a bis 417n und eines UND-Gatters 425 zu steuern.
-
In dem Zyklus (Rundsendezyklus), in dem das erste Bit
des Schieberegister 422 "1" ist, befindet sich jede der
Leitungen 424 und 423 der Fig. 4 auf "1", wenn der Wert des
Steuerzählers 119 den Lese-Freigabezustand des
Rundsendepufferspeichers
113 anzeigt, so daß das Ausgangssignal des UND-
Gatters 425 zum logischen UND-Verknüpfen der Werte auf den
Leitungen 424 und 423 zu "1" wird. Entsprechend ist das
Ausgangssignal des Gatters 421 gleich "1", so daß auf die
Leitung 137 ein Pufferspeicher-Lese-Freigabesignal gegeben wird
und die Rundsendezelle, die unter einer Adresse im
Rundsendepufferspeicher 113 liegt, die vom Lesezähler 116m angezeigt
wird, ausgelesen und im Rundsenderegister 412 akkumuliert
wird. Die so im Rundsenderegister 412 akkumulierte
Rundsendezelle wird zu den vorgegebenen Zeitpunkten, die vom
Steuerzähldekodeü 414 angegeben werden, auf den Ausgangsleitungen
übertragen, für die die Bits in dem die Ausgangsleitung
anzeigenden Register 413 "1" sind, wie es oben erwähnt ist.
Auch im Rundsendezyklus werden Zellen, die statt der
Rundsendezelle aus dem Pufferspeicher 112 ausgelesen werden, auf die
Ausgangsleitungen übertragen, deren Bits in dem die
Ausgangsleitung anzeigenden Register 413 gleich "0" sind. In einem
Zyklus, in dem das erste Bit des den Rundsendezyklus
anzeigenden Registers "0" ist, sind alle Ausgangssignale der UND-
Gatter 417a bis 417n und 425 "0". Entsprechend wird das
Pufferspeicher-Lese-Freigabesignal auf der Leitung 137 zu "1",
wenn vom Steuerzähler 119 der den Ausgangsleitungen
entsprechende Pufferspeicher 413 bezeichnet wird, und das Signal
wird andererseits zu "0", wenn der Rundsendepufferspeicher
bezeichnet ist. Entsprechend wird der Inhalt des den
Ausgangsleitungen entsprechenden Pufferspeichers 112 auf alle
Ausgangsleitungen übertragen, die Rundsendezelle wird jedoch
nicht übertragen. Auch erfolgt kein Auslesen aus dem
Rundsendepufferspeicher 113, so daß der Inhalt des
Rundsendezellenspeichers 412 erhalten bleibt. Wie sich aus dieser
Beschreibung ergibt, wird die Häufigkeit der
Rundsendezellenübertragung vom Inhalt des den Rundsendezyklus anzeigenden Registers
422 bestimmt. Wenn der ganze Inhalt des Registers 422 "0"
ist, werden keine Rundsendezellen übertragen. In einem
Zyklus, in dem der Leitung 423 eine "1" zugeführt wird, wird
die Rundsendezelle bevorzugt übertragen. Entsprechend nimmt
der Grad der Priorität der Rundsendezelle mit dem Ansteigen
der Anzahl von Bits "1" in dem den Rundsendezyklus
anzeigenden Register 422 zu. Wenn alle Bits des Registers 422 "1"
s sind, ist die Priorität am höchsten. Der Rufprozessor 134
bestimmt das in das den Rundsendezyklus anzeigenden Register
422 einzuschreibende Muster unter Berücksichtigung von
Faktoren wie dem Rundsenderufstatus, dem verwendeten Band und
dergleichen. Die Fig. 4 zeigt zwar den Fall, daß die den
Rundsendezyklus anzeigende Information (das Muster) aus 10 Bit
besteht, die Anzahl der Bits kann jedoch verständlicherweise
entsprechend der Bestimmung der Häufigkeit der
Rundsendezellenübertragung geeignet gewählt werden.
-
Im folgenden werden der
Vermittlungseingangsabschnitt, der von der Phasensynchronisationsschaltung 103 und
den Eingangsregistern 104, 105 und 106 gebildet wird, und der
Vermittlungsausgangsabschnitt beschrieben, der von den
Ausgangsregistern 125 und 126 und dem Selektor 128 der Fig. 3
gebildet wird.
-
Die Fig. 7 zeigt ein Beispiel für den Aufbau der
Phasensynchronisationsschaltung 103 im Detail. Die
Phasensynchronisationsschaltung 103 führt eine Phasensynchronisation
derart aus, daß die einzelnen Phasen der Eingangszellen, die
auf den Eingangsleitungen 101a bis 101m erhalten werden,
aufeinanderfolgend um jeweils ein Byte verschoben werden. Die
Phasensynchronisationsschaltung 103 besteht aus 32
Schiebeeinheiten 500a bis 500n, die entsprechend der
Eingangsleitungen vorgesehen sind, und einer Steuerschaltung 510 zum
Steuern des Betriebs der Schiebeeinheiten 500a - 500n.
-
Zum Beispiel umfaßt die Schiebeeinheit 500a ein
Schieberegister 501 für die Aufnahme einer Eingangszelle in
der Form eines seriellen Signals von einer Datenleitung 10a
der Eingangsleitung 101a, einen Abgriffselektor 502 für die
Auswahl eines Abgriffs entsprechend den Bits des
Schieberegisters, um dadurch die Eingangszelle auf eine Ausgangsleitung
D&sub1; zu übertragen, und einen Dekoder 503 zum Bezeichnen des
Abgriffs, der vom Abgriffselektor 502 zu wählen ist. Dem
Dekoder 503 werden ein Synchronsignal ha für die Anzeige des
Kopfabschnittes jeder Eingangszelle und ein Eingangszellen
Transfer-Taktsignal 12a zugeführt. Die laufende Position des
Eingangskopfbits im Schieberegister 501 wird durch Zählen des
Transfertaktes erhalten. Wenn von der Steuerschaltung 510 ein
Ausgangszeitsignal 511 erhalten wird, erzeugt der Dekoder 503
entsprechend dem Zählwert ein Auswahlsignal, und der
Abgriffselektor 502 wählt entsprechend der Position des
Kopfbits der Eingangszelle einen Abgriff aus. Im Ergebnis wird
die Eingangszelle synchron zur Ausgangszeitgabe seriell auf
der Ausgangsleitung D&sub1; übertragen. An der Ausgangsleitung vom
Abgriffselektor 502 sind ein Schieberegister 504 für die
Aufnahme eines Kopfabschnittes mit einer Datenlänge von 3 Byte
und ein Gatter 505 zum Steuern der Übertragung von parallelen
Ausgangssignalen aus dem Schieberegister 504 auf die Leitung
107 vorgesehen. Das Gatter 505 wird durch ein Zeitsignal 512
von der Steuerschaltung 510 so geöffnet, daß der
Kopfabschnitt jeder Zelle auf die Leitung 107 übertragen wird. Die
Steuerschaltung 510 führt die Zeitsignale (511, 512) jeder
der Schiebeeinheiten 500a - 500n über die
Steuersignalleitungen 510a - 510n jeweils unter der Bedingung zu, daß die
einzelnen Phasen der Zeitsignale aufeinanderfolgend um jeweils
ein Byte verschoben sind. Entsprechend werden die
Eingangszellen mit aufeinanderfolgend um jeweils ein Byte
verschobenen Phasen auf die Ausgangsleitungen D&sub1; bis D&sub3;&sub2; übertragen und
andererseits die Kopfabschnitte der einzelnen Eingangszellen
aufeinanderfolgend auf die Leitung 107 gegeben.
-
Die Fig. 8 zeigt den Aufbau einer Ausführungsform des
Eingangsregisters 104. Die anderen Eingangsregister 105 und
106 haben den gleichen Aufbau wie das Eingangsregister 104.
Das Eingangsregister 104 besteht aus Ein-Byte-Seriell-zu-
Parallel-Umwandlungsschaltungen (S/P-Schaltungen) 600-1 bis
600-32, die mit den Ausgangsleitungen D&sub1; bis D&sub3;&sub2; der
Phasensynchronisationsschaltung
103 verbunden sind,
1-Byte-Speicherzellen M&sub1;&submin;&sub1; bis M&sub3;&sub2;&submin;&sub3;&sub5;, die in der Form einer Matrix mit 32
Zeilen und 35 Spalten angeordnet sind, einem
Schreibadressdekoder 610, einem Leseadressdekoder 620 und einer Steuerschal
tung 640. Das Ausgangssignal aus jeder der S/P-Schaltungen
600-l wird zu den Daten, die in die 35 Speicherzellen Ml-1 bis
Ml-35 in der entsprechenden l-ten Zeile eingeschrieben werden.
Die aus diesen Speicherzellen ausgelesenen Daten werden über
entsprechende Spaltenrichtungsleitungen zu einem Ausgangsre
gister 630 geführt.
-
Der Schreibadressdekoder 610 dekodiert den Zählwert
641 der Steuerschaltung 640, um dadurch aufeinanderfolgend
Schreibsignale W&sub1; bis W&sub6;&sub6; zu erzeugen. Das Schreibsignal W&sub1;
wird zu dem Zeitpunkt erzeugt, wenn die mit der Ausgangslei
tung D&sub1; verbundene S/P-Schaltung 600-1 das erste Byte der
ersten Eingangszelle überträgt, so daß die erwähnten Ein-
Byte-Daten in die Speicherzelle M&sub1;&submin;&sub1; eingeschrieben werden.
Das Schreibsignal W&sub2; wird zu dem Zeitpunkt erzeugt, wenn die
mit der Ausgangsleitung D&sub2; verbundene S/P-Schaltung 600-2 das
erste Byte der zweiten Eingangszelle überträgt, so daß die
ersten Ein-Byte-Daten der zweiten Eingangszelle in die
Speicherzelle M&sub2;&submin;&sub1; eingeschrieben werden und gleichzeitig die
zweiten Ein-Byte-Daten der ersten Eingangszelle in die
Speicherzelle M&sub1;&submin;&sub2;. Es werden somit die Schreibsignale aufeinan
derfolgend auf die gleiche Weise wie oben beschrieben
erzeugt, wobei die Speicherzellen-Zugriffsposition der Reihe
nach verschoben wird. Beim 32. Schreibsignal W&sub3;&sub2; werden die
32. Ein-Byte-Daten der ersten Eingangszelle in den Speicher
M&sub1;&submin;&sub3;&sub2;, die 31. Ein-Byte-Daten der zweiten Eingangszelle in den
Speicher M&sub2;&submin;&sub3;&sub1;, ... und die ersten Ein-Byte-Daten der 32.
Eingangszelle in die Speicherzelle M&sub3;&sub2;&submin;&sub1; eingeschrieben. Beim 33.
Schreibsignal W&sub3;&sub3; werden die 33. Ein-Byte-Daten der ersten
Eingangszelle in den Speicher M&sub1;&submin;&sub3;&sub3;, die 32. Ein-Byte-Daten
der zweiten Eingangszelle in den Speicher M&sub2;&submin;&sub3;&sub2;, ... und die
zweiten Ein-Byte-Daten der 32. Eingangszelle in die
Speicherzelle
M&sub3;&sub2;&submin;&sub2; eingeschrieben. Beim letzten, 66. Schreibsignal W&sub6;&sub6;
werden die 35. Ein-Byte-Daten der 32. Eingangszelle in den
Speicher M&sub3;&sub2;&submin;&sub3;&sub5; eingeschrieben. Das Auslesen der Daten aus
diesen Speicherzellen erfolgt durch Lesesignale R&sub1; bis R&sub3;&sub2;,
die vom Leseadressenzähler 620 erzeugt werden. Diese
Lesesignale werden entsprechend dem Zählwert 642 von der
Steuerschaltung 640 aufeinanderfolgend erzeugt. Das Lesesignal R&sub1;
greift auf die eine Zeile von Speicherzellen M&sub1;&submin;&sub1; bis M&sub1;&submin;&sub3;&sub5;
gleichzeitig zu. Gleichermaßen greifen die Lesesignale R&sub2; bis
R&sub3;&sub2; jeweils auf die Speicherzellen der einen Zeile zu, die
einer Eingangszelle (von der zweiten Eingangszelle bis zur
32. Eingangszelle) entsprechen. Es können so 35-Byte-(280-
Bit)-Daten pro Eingangszelleneinheit aufeinanderfolgend in
das Register 630 eingelesen werden, von dem der 32-Byte-(256-
Bit)-Benutzerdatenabschnitt auf der Leitung 108 ausgegeben
wird.
-
Die Fig. 9A und 9B zeigen Modelle für die Funktion
des erwähnten Registers 104. Im Schreibmodus, der in der Fig.
9A gezeigt ist, werden parallele
32-Byte-Eingangszellendatenblöcke aufeinanderfolgend an Positionen eingeschrieben, die
sich jeweils Byte um Byte verschieben. Im Lesemodus, der in
der Fig. 9B gezeigt ist, wird für jede Eingangszelle ein 35-
Byte-Datenblock, zum Beispiel ein Datenblock 910 mit 35 Byte
von "0101" bis "3501", gleichzeitig ausgelesen. Die anderen
Eingangsregister 105 und 106 besitzen die gleichen Funktionen
wie das Eingangsregister 104. Wie später noch beschrieben
wird, sind diese drei Eingangsregister 104, 105 und 106 so
geschaltet, daß sie aufeinanderfolgend benutzt werden, um
dadurch einen Eingangspuffer für drei Eingangsebenen zu
bilden.
-
Die Fig. 11 ist eine Zeittafel für die Relation
zwischen den Schreibdaten und den Lesedaten in und aus den
Eingangsregistern 104 bis 106. In der Fig. 11 entsprechen die
Registernummer #1 bis #4 den Eingangsregistern 104 bis 106
und die Anschlußnummern 1 bis 32 den Eingangsleitungen 101a
bis 101n und den Ausgangsleitungen D&sub1; bis D&sub3;&sub2; aus der
Phasensynchronisationsschaltung 103. In jedem der Register werden
abwechselnd ein Schreibzyklus und ein Lesezyklus wiederholt.
Da die Eingangszellen aufeinanderfolgend den
Eingangsregistern zugeführt werden, wobei aufeinanderfolgend eine
Verschiebung um jeweils ein Byte erfolgt, wie es durch die
schrägen Linien angezeigt wird, ist, wenn die Zeit (der
Zyklus), der zum Einschreiben der Ein-Byte-Daten durch das
Symbol "B" dargestellt wird, der Zyklus 35B erforderlich, um die
Daten einer Zelle einzuschreiben, und der Zyklus 668, um die
Eingangszellen der 32 Leitungen einzuschreiben. Bei dieser
Ausführungsform wird die nächste Eingangszelle (zum Beispiel
A&sub2;) auf der Leitung, an der das Einschreiben einer
Eingangszelle (zum Beispiel A&sub1;) in das erste Eingangsregister 104
(#1) beendet ist, in das zweite Eingangsregister 105 (#2)
eingeschrieben. Wenn das Einschreiben der Eingangszelle A&sub2;
beendet ist, wird die nächste Eingangszelle (zum Beispiel A&sub3;)
in das dritte Eingangsregister 106 (#3) eingeschrieben. Die
nächste Eingangszelle (zum Beispiel A&sub4;) wird dann wieder in
das erste Eingangsregister 104 (#1) eingeschrieben. Die
Eingangsregister werden somit der Reihe nach verwendet. Im
Ergebnis kann die Leerzeit 39B zwischen dem Zeitpunkt, wenn das
Einschreiben von 32 Eingangszellen in ein Eingangsregister
beendet ist, und dem Zeitpunkt, wenn mit dem Einschreiben der
nächsten Eingangszellen begonnen wird, vorgesehen werden.
Wenn die Daten für eine Zelle pro Zyklus aus dem
Eingangsregister ausgelesen werden, in das das Einschreiben beendet
ist, wird zum Auslesen aller 32 Zellen die Zeit 32B benötigt.
Entsprechend ist die Leerzeit 39B nach dem Ende des
Einschreibens der Eingangszellen in jedem Register dafür
vorgesehen, daß alle Eingangszellen aufeinanderfolgend in die
Pufferspeicher 112 und 113 ausgelesen und eingeschrieben werden
können. Die aus den Pufferspeichern 112 und 113 ausgelesenen
Daten werden durch die Ausgangsregister 125 und 126 und den
Selektor 128 auf die Ausgangsleitungen 103a bis 103n
übertragen.
-
Das Einschreiben der Daten in das Ausgangsregister
125 (oder 126) wird so ausgeführt, daß die Daten einer Zelle
mit 35 Byte, die aus dem Pufferspeicher ausgelesen werden,
unter einer Adresse, die der Ausgangsleitung entspricht, in
der Form eines parallelen Datenblocks 920, der aus den Daten
"0132" bis "3532" besteht, eingeschrieben werden, wie es in
der Fig. 10A gezeigt ist. Wenn die zum Einschreiben der Daten
einer Zelle erforderliche Zeit durch 1B dargestellt wird,
wird zum Einschreiben der Zellen für die 32 Leitungen in ein
Ausgangsregister die Zeit 32B benötigt. Das Auslesen der
Daten aus dem Ausgangsregister erfolgt jedoch so, daß
aufeinanderfolgend parallel auf 32-Byte-Datenblöcke (zum Beispiel den
Block 930 aus den Daten "0101" bis "0132" der Fig. 10B), die
durch Herausnehmen eines Bytes aus dem Kopfabschnitt jeder
Zelle gebildet werden, zugegriffen wird, um alle Daten für
die Zeit 35B auszulesen. Die 32-Byte-Daten, die aus dem
Ausgangsregister ausgelesen wurden, werden vom Selektor 128 in
serielle Signale umgewandelt, und die seriellen Signale
werden auf den Ausgangsleitungen 130a bis 130n übertragen.
-
Durch das Versetzen der Schreibzyklen und Lesezyklen
in den Ausgangsregistern 125 (#1) und 126 (#2) wie in der
Fig. 12 gezeigt kann das Einschreiben der Zellendaten aus dem
Pufferspeicher und das Auslesen der Zellendaten aus den
Ausgangsregistern in den Selektor jeweils kontinuierlich
erfolgen. Es ist im Gegensatz zu den Eingangsregistern auf der
Seite der Ausgangsregister nicht erforderlich, den Zeitpunkt
der Zellenübertragung auf den Leitungen aufeinanderfolgend um
jeweils ein Byte zu verschieben.
-
Erfindungsgemäß werden die im ATM-Vermittlungssystem
übertragenen Zellen lediglich im Pufferspeicher akkumuliert,
ohne daß Adressenwarteschlangen erforderlich sind wie beim
Stand der Technik. Entsprechend wird keine Hardware für die
Warteschlangen benötigt. Auch brauchen erfindungsgemäß nicht
für jede Serviceklasse Warteschlangen vorgesehen zu werden,
wenn die Handhabung der Zellen im ATM-Vermittlungssystem
anhand von Serviceklassen erfolgt. In diesem Fall wird somit
der Vorteil der Hardwarereduktion noch größer.