DE68927815T2 - Verfahren zum Herstellen eines Substrates für integrierte Mikrowellen-Schaltungen - Google Patents

Verfahren zum Herstellen eines Substrates für integrierte Mikrowellen-Schaltungen

Info

Publication number
DE68927815T2
DE68927815T2 DE68927815T DE68927815T DE68927815T2 DE 68927815 T2 DE68927815 T2 DE 68927815T2 DE 68927815 T DE68927815 T DE 68927815T DE 68927815 T DE68927815 T DE 68927815T DE 68927815 T2 DE68927815 T2 DE 68927815T2
Authority
DE
Germany
Prior art keywords
substrate
holes
film
polymer
passages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68927815T
Other languages
English (en)
Other versions
DE68927815D1 (de
Inventor
Marina Bujatti
Franco Nicola Sechi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microwave Power Inc
Original Assignee
Microwave Power Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microwave Power Inc filed Critical Microwave Power Inc
Application granted granted Critical
Publication of DE68927815D1 publication Critical patent/DE68927815D1/de
Publication of DE68927815T2 publication Critical patent/DE68927815T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Waveguides (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Substrats für eine integrierte Mikrowellenschaltung, wobei das Substrat mit Metall gefüllte Durchgangslöcher entweder für Masseverbindung oder zur Wärmeableitung oder für beides aufweist.
  • Beim Herstellen von integrierten Mikrowellenschaltungen, die auf einem Substrat gebildet sind, ist es häufig erwünscht, direkte Verbindungen zwischen speziellen Punkten der Schaltung auf der Oberseite und der Metallisierung auf der Unterseite zu erzeugen. Derartige Verbindungen können aus zwei unterschiedlichen Gründen erforderlich sein: 1) Zur Erzeugung eines Pfads niedriger Induktanziniedrigen Widerstands zur Masse, und 2) zur Bereitstellung eines wirksamen Wärmeableitens, insbesondere für aktive Bauelemente. Wenn beim Stand der Technik das verwendete Substrat ein Keramiksubstrat ist, werden diese Verbindungen typischerweise durch das Schneiden bzw. Bohren von Löchern, die als "Durchgangslöcher" oder "Durchgänge" bezeichnet werden, durch das Substrat und durch Metallisieren der Wandung der Löcher erhalten. Die Löcher können entweder vor oder nach der Verarbeitung des Substrats gebohrt werden. Im ersten Fall behindert das Vorhandensein von Löchern stark den Photolithographieprozeß, wodurch typischerweise die Festlegung feiner Einzelheiten in der Nachbarschaft eines Lochs verhindert wird. Im zweiten Fall ist der Lochbohrvorgang deutlich durch die Notwendigkeit begrenzt, die Unversehrtheit der bereits hergestellten Schaltung beizubehalten. Dies trifft insbesondere auf den Fall keramischer Materialien, wie etwa Aluminiumoxid zu, demnach Löcher nicht problemlos chemisch geätzt, sondern mechanisch oder durch einen Laser gebohrt werden müssen. Beide Prozesse führen zur Beschädigung feiner Schaltungsstrukturen. Außerdem kann die Metallisierung der Wandung allein eine angemessene elektrische Verbindung bereitstellen, jedoch nicht üblicherweise eine angemessene Wärmeleitung im Fall von Hochleistungsbauelementen.
  • Beim Stand der Technik werden die Durchgänge oder Löcher häufig mit einer leitenden Paste ("Tinte") des Typs gefüllt, der in Verbindung mit Dickschichtschaltungen eingesetzt wird. Dieser Prozeß ist deshalb nur teilweise erfolgreich, weil während des Füllens der Löcher mit der Paste und dem nachfolgenden Härten das Volumen der Paste deutlich verringert wird, wodurch in der Füllung Hohlräume erzeugt werden.
  • Der Gebrauch einer Metallfüllung durch Elektroplatieren ist untersucht worden. Beispielsweise ist aus der GB-A-2 046 514 ein integriertes Mikrowellensubstrat bekannt, das einen Körper aus einem dielektrischen Material aufweist, in welchem ein oder mehrere sich zwischen der Ober- und Unterseite erstreckende Löcher gebildet und mit einem elektroplatierten leitfähigen Kupfermaterial nach der Metallisierung des Substrats selbst gefüllt werden. Das Verfahren erfordert jedoch die Verwendung von Lötmittel, das in dem Substrat eine unerwünschte Verunreinigung zurückläßt
  • D. Tomsa et al. in IBM Technical Disclosure Bulletin, Band 21, September 1978, Seiten 1396 bis 1397, beschreiben einen integrierten Mehrschichtschaltungs-Chipträger, der durch aufeinanderfolgendes Schichten hergestellt wird, ausgehend von Prepreg enthaltenden Metallschichten und unter Verwendung von massiven elektroplatierten Verbindungen zwischen den Schichten.
  • Derartige Anordnungen und Verfahren zur Herstellung, ebenso wie diejenigen, die in der US-A-4 396 467 aufgeführt sind, gewährleisten jedoch nicht, daß das Substrat mit gefüllten Löchern frei von jeglichem Restmaterial ist, das von dem Herstellungsprozeß zurückbleibt, und insbesondere irgendwelche Metalle, mit Ausnahme offensichtlich des die Löcher füllenden Metalls.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zu schaffen, das in der Lage ist, die Löcher oder Durchgänge in einem isolierenden Substrat, das in integrierten Mikrowellenschaltungen verwendet wird, vollständig mit Metall durch Platieren zu füllen, bevor die Metallisierung des Substrats selbst erfolgt.
  • Die vorstehend genannte Aufgabe der Erfindung wird durch das im Anspruch 1 festgelegte Verfahren gelöst.
  • Vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
  • Figur 1 zeigt einen Teil einer integrierten Mikrowellenschaltung mit metallisierten Durchgangslöchern gemäß dem Stand der Technik.
  • Figuren 2A bis 2D zeigen im Querschnitt einen Teil eines Substrats und das Verfahren zum Herstellen von metallgefüllten Durchgangslöchern gemäß der vorliegenden Erfindung.
  • Figur 3 zeigt ein fertiggestelltes Substrat mit gefüllten Durchgangslöchern, das zur Metallisierung und zum photolithographischen Verarbeiten bereit ist.
  • Eine typische integrierte Mikrowellenschaltung gemäß dem Stand der Technik ist in Figur 1 gezeigt. Das Substrat 11, typischerweise Aluminiumoxid oder Berylliumoxid ist auf der Unterseite mit einem Metallüberzug oder einer -schicht 12 beschichtet, typischerweise einem Zwei-Schichtüberzug, aufweisend ein Metall, das am Substrat haftet, wie etwa Chrom, und einem guten Leiter, wie etwa Gold. Ein ähnlicher Überzug auf der Oberseite ist durch photolithographische oder Ätztechniken geformt und strukturiert, um die gewünschte Schaltungsgeometrie 13 zu erzielen. Verschiedene Bauteile, wie etwa Kondensatoren, Widerstände und vor allem aktive Bauelemente 14 können an bestimmten Stellen auf der oberen Schaltung angebracht sein. Gewählte Punkte der oberen Schaltung sind mit der Rückseite des Substrats durch Durchgangslöcher 16 verbunden, die metallisierte Wandungen 17 aufweisen. Aktive Bauelemente sind typischerweise im Bereich der Durchgangslöcher deshalb angeordnet, weil eine ihrer Elektroden typischerweise an der rückseitigen Metallschicht 12 auf Masse gelegt werden muß, und deshalb, um dabei zu helfen, Wärme, die durch das Bauelement erzeugt wird, auf die Rückseiten zu leiten, wo sie abgestrahlt wird. Das Bauelement kann jedoch solange nicht auf der Oberseite des Lochs, das für die Wärmeableitung der bevorzugte Ort ist, angeordnet werden, bis die Durchgangslöcher massiv gefüllt sind.
  • Bei der bevorzugten Ausführungsform der vorliegenden Erfindung werden Durchgangslöcher 21 durch einen Laserstrahl in das Keramiksubstrat 22 an gewählten Stellen gebohrt, wie in Figur 2A gezeigt. Däs Substrat wird daraufhin mit einer laminierten Schicht, wie etwa einer Schicht beschichtet, die einen Positivtrocken-Dünnschichtresist 23 enthält, der durch einen Mylarfilm 24 getragen ist, wie in Figur 2B gezeigt. Eine geeignete laminierte Schicht, enthaltend ein Trockendünnschichtresistpolymer ist "Resolve", gehandelt durch die Minnesota Mining and Manufactoring Company. Die durch das Mylar getragene Polymerdünnschicht hat bevorzugt ein gutes Haftungsvermögen sowohl für Keramik wie für Glas, und zu einem bestimmten Ausmaß selbst für den Mylarträger. Die durch den Mylarträger getragene Dünnschicht ist bevorzugt mit einer Unterlage abgedeckt, die entfernt wird, bevor die Dünnschicht zur Laminierung auf dem Substrat aufgetragen wird. Das Substrat mit der aufgetragenen Dünnschicht wird daraufhin bevorzugt erwärmt, wodurch die Polymerdünnschicht brüchig wird. Der Mylarträger wird daraufhin entfernt. Wenn der Mylarträger von der Dünnschicht entfernt ist, bleibt die Dünnschicht auf dem Substrat haften; die brüchigen Abschnitten über den Löchern werden jedoch mit dem Mylar entfernt, wodurch das Substrat gleichmäßig beschichtet ist und die Löcher offenbleiben. Die Laminiertemperatur ist derart, daß die gewünschte Brüchigkeit und das Haften des Polymerfilms erzielt werden, das vollständige Austrocknen der Dünnschicht jedoch so vermieden wird, daß durch Verwenden einer höheren Temperatur eine zweite Laminierung ausgeführt werden kann. Beispielsweise ist eine Temperatur von etwa 120ºC für die erste Laminierung und von 140ºC für die zweite Laminierung in dem Fall des vorstehend genannten laminierten geschichteten Photoresist verwendet worden.
  • Bei einer alternativen Ausführungsform dieser Erfindung wird die erwünschte Abdeckung des Substrats mit Polymer durch Laminieren des Polymers bei einer niedrigeren Temperatur von beispielsweise 90ºC erreicht, wodurch Brüchigkeit vermieden wird. Das Polymer kann dann entweder durch das Substrat selbst hindurch oder durch eine geeignete Maske belichtet werden und wird abgelöst, um die offenen Löcher mit einer Polymeroberflächenschicht auf dem Substrat zurückzulassen.
  • Nachdem die gewünschte Abdeckung des Substrats mit einem der erläuterten Prozesse erzielt wurde, oder mit einem beliebigen anderen alternativen Prozeß, demnach ein Substrat mit einer Haftschicht gebildet wird, unterläuft das Substrat einem zweiten Laminierprozeß, während welchem das Substrat, das bereits mit der Polymerdünnschicht abgedeckt ist, an einer glatten, metallisierten Trägerplatte derart angebracht wird, daß ein Ende der Löcher durch Metall geschlossen wird.
  • Bei der bevorzugten Ausführungsform dieser in Figur 20 gezeigten Ausführungsform, wird eine Glasplatte 26 mit einer dicken Schicht 27 aus Kupfer (etwa 10 µm)-metallisiert, gefolgt von einer dünnen Schicht 28 aus Gold (etwa 0,1 µm). Die Goldschicht wird verwendet, um eine Oxidation zu vermeiden, während die dicke Schicht aus Kupfer einen niedrigen elektrischen Widerstand der Metalldünnschicht ebenso bereitstellt wie eine leichte Ätzbarkeit, nachdem der Prozeß beendet ist. Eine beliebige andere geeignete metallische leitfähige Schicht kann verwendet werden.
  • Nachdem die Laminierung beendet ist, ist das an der Trägerplatte durch die Polymerschicht 23 angebrachte Substrat fertig für einen Platiervorgang. Ein elektrischer Kontakt 31 wird an der Metallträgerschicht hergestellt, die geringfügig größer als das Substrat ist, so daß ein metallisierter Rand 32 unbedeckt bleibt und einen problemlosen elektrischen Kontakt bereitstellt. Das Substrat, das an der Trägerplatte angebracht ist, wird in ein Platierbad, wie etwa ein neutrales Goldbad eingetaucht, das für Abscheidungen unter geringer Spannung mit feiner Körnung geeignet ist. Mehrere geeignete Platierungslösungen stehen zur Verfügung und andere Metalle außer Gold können in Betracht gezogen werden, beispielsweise Kupfer. Da die Wandungen der Löcher nicht metallisiert sind, verlaufen die elektrischen Feldlinien während des Platierens ungefähr parallel zu den Lochwandungen, weshalb das Platieren ungefähr parallel zu dem Boden so abläuft, daß das Loch gleichmäßig gefüllt wird. Nachdem die Löcher mit Metall gefüllt sind, beginnen sie, eine nicht durch Seitenwände eingeengte pilzförmige Platiercharakteristik zu entwickeln, wie in Figur 2D gezeigt, die einen Querschnitt eines Teils des Substrats nach dem Platiervorgang zeigt.
  • Zu diesem Zeitpunkt wird die Trägerplatte vom Substrat getrennt. Bei der erläuterten speziellen Ausführungsform wird dies durch Ätzen der relativ dicken Kupferschicht erreicht, die auf dem Glasträger-abgeschieden ist. Um diesen Vorgang zu erleichtern, wird auf dem Glasträger keine Haftschicht verwendet, so daß das Haften minimal ist und die Ätzlösung (beispielsweise Salpetersäure) problemlos eindringen kann. Eine Vielzahl von Alternativen steht selbstverständlich zur Verfügung, einschließlich der Verwendung einer Trägerplatte, die selbst problemlos ätzbar ist, wie beispielsweise ein Aluminiumblech, das gerade eben ausreichend dick ist, um eine minimale mechanische Unversehrtheit bereitzustellen. Dieses kann problemlos beispielsweise mit einer Natrium- oder Kaliumhydroxidlösung weggeätzt werden.
  • Nach Entfernen der Trägerplatte werden die Reste der Golddünnschicht 28 und des Polymers 23, beispielsweise durch eine Kombination aus einer Ultraschallbehandlung mit Veraschen so entfernt, daß das Ergebnis des erläuterten Prozesses ein Substrat mit Löchern ist, die mit einer massiven Goldsäule 29 gefüllt sind. Die ursprünglich an der Trägerplatte angebrachte Seite ist typischerweise ausreichend eben bzw. planar. Die andere Seite, insbesondere dann, wenn ein gewisses Überplatieren stattgefunden hat, kann einen zusätzlichen Planarisierungsschritt erfordern. Dies wird problemlos durch einen Lappungsvorgang erzielt, bei dem die Oberfläche des Keramiksubstrats kaum modifiziert wird, da das Gold viel weicher ist und leicht abgerieben werden kann. Das Substrat zu diesem Zeitpunkt ist in Figur 3 gezeigt und steht zur Metallisierung und zur weiteren Verarbeitung bereit, um eine integrierte Mikrowellenschaltung herzustellen, die eine metallisierte untere Schicht aufweist, mit Schaltungen auf der Oberseite des Substrats.

Claims (5)

1. Verfahren zum Herstellen eines Substrats für integrierte Mikrowellenschaltungen, umfassend die folgende Abfolge von Schritten:
Bohren von Löchern oder Durchgängen (21) an vorbestimmten Stellen in ein Keramiksubstrat (22) mittels eines Laserstrahls, wobei sich die Löcher oder Durchgänge durch das Substart von einer Oberseite zu einer Unterseite von diesem erstrecken;
Aufbringen eines Polymerhaftfims (23) auf eine dieser Seiten mittels Laminierung;
Entfernen derjenigen Abschnitte des Polymerfilms, die über den Löchern oder Durchgängen angeordnet sind, wodurch die eine Seite des Substrats gleichmäßig beschichtet ist die Löcher oder Durchgänge offen bleiben;
Anbringen einer einen Goldfilm (28) auf einer Kupferschicht (27) aufweisenden metallisierten Platte (27) auf der einen Seite des Substrats durch den Polymerhaftfilm mittels Laminierung derart, daß ein Ende der Löcher oder Durchgänge durch Metall verschlossen ist;
Elektroplattieren von Metall durch die Löcher oder Durchgänge unter Verwendung der metallisierten Platte als eine der Elektroden in einem Plattierungsbad, in welches das Substrat eingetaucht ist;
Entfernen der metallisierten Platte von dem Substrat;
Entfernen sämtlicher von der metallisierten Platte herrührenden Metallreste und des Polymerfilms unter Belassung eines Substrats mit Durchgängen oder Löchern, die mit einer festen Metallsäule (29) gefüllt und zur Metallisierung der Seiten bereit sind, um eine integrierte Mikrowellenschaltung herzustellen.
2. Verfahren nach Anspruch 1, bei dem der Polymerfilm ein Positiv-Trockenfilmresist ist, der durch einen Mylarträger (24) getragen ist, und bei dem die Filmabschnitte über den Löchern zusammen mit dem Mylarträger entfernt werden, nachdem das Substrat mit dem aufgetragenen Film bei einer Temperatur erwärmt wurde, die so hoch ist, daß der Polymerfilm über den Löchern oder Durchgängen brüchig wird, jedoch weiterhin auf dem Substrat haftet und nicht vollständig austrocknet.
3. Verfahren nach Anspruch 1, bei dem der Polymerfilm lichtempfindlich ist und seine Laminierung auf das Substrat bei einer niedrigen Temperatur durchgeführt wird, um das Erreichen eines brüchigen Zustands zu vermeiden, woraufhin das Polymer entweder durch das Substrat selbst oder durch eine geeignete Maske derart belichtet wird, daß es nach einer Entwicklung über den Löchern oder Durchgängen abgelöst und auf dem Substrat gehalten wird.
4. Verfahren nach Anspruch 1, bei dem die metallisierte Platte nach dem Elektroplattierungsschritt durch Ätzen der Kupferschicht von dem Substrat entfernt wird.
5. Verfahren nach Anspruch 1, außerdem umassend den Schritt, die andere Seite des Keramiksubstrats zu läppen, um die Metallsäule vor dem weiteren Metallisierungsschritt vollständig einzuebnen.
DE68927815T 1988-09-29 1989-09-26 Verfahren zum Herstellen eines Substrates für integrierte Mikrowellen-Schaltungen Expired - Fee Related DE68927815T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/251,538 US4925723A (en) 1988-09-29 1988-09-29 Microwave integrated circuit substrate including metal filled via holes and method of manufacture

Publications (2)

Publication Number Publication Date
DE68927815D1 DE68927815D1 (de) 1997-04-10
DE68927815T2 true DE68927815T2 (de) 1997-09-04

Family

ID=22952396

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68927815T Expired - Fee Related DE68927815T2 (de) 1988-09-29 1989-09-26 Verfahren zum Herstellen eines Substrates für integrierte Mikrowellen-Schaltungen

Country Status (5)

Country Link
US (1) US4925723A (de)
EP (1) EP0362161B1 (de)
JP (1) JPH02154497A (de)
AT (1) ATE149742T1 (de)
DE (1) DE68927815T2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023993A (en) * 1988-09-30 1991-06-18 Grumman Aerospace Corporation Method for manufacturing a high-performance package for monolithic microwave integrated circuits
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US5379515A (en) * 1989-12-11 1995-01-10 Canon Kabushiki Kaisha Process for preparing electrical connecting member
IT1238150B (it) * 1990-01-31 1993-07-09 Procedimento per l'accoppiamento a caldo di strutture sottili in materiale sintetico come tessuti, tessuti non tessuti, moquettes ed altro, a manufatti in materiale sintetico
WO1992008606A1 (en) * 1990-11-19 1992-05-29 The Carborundum Company Microelectronics package
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JP3166251B2 (ja) * 1991-12-18 2001-05-14 株式会社村田製作所 セラミック多層電子部品の製造方法
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5761803A (en) * 1996-06-26 1998-06-09 St. John; Frank Method of forming plugs in vias of a circuit board by utilizing a porous membrane
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
DE948049T1 (de) * 1998-03-03 2000-08-17 Tzuang Ching Kuang Gehäuse für integrierte Mikrowellen- oder Millimeterwellen-Schaltung im Zweifachmodus
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6284574B1 (en) 1999-01-04 2001-09-04 International Business Machines Corporation Method of producing heat dissipating structure for semiconductor devices
JP3857526B2 (ja) * 1999-03-31 2006-12-13 シーメンス アクチエンゲゼルシヤフト 無支持の微細構造体または肉薄の扁平部分またはダイアフラムを製造する方法および該方法により製造された無支持の微細構造体の使用法
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
DE10302104A1 (de) * 2003-01-21 2004-08-05 Friwo Gerätebau Gmbh Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen
ATE362694T1 (de) * 2003-05-16 2007-06-15 Friwo Mobile Power Gmbh Leistungsversorgungsschaltung mit dreidimensional angeordneten schaltungsträgern sowie herstellungsverfahren
US7166877B2 (en) * 2004-07-30 2007-01-23 Bae Systems Information And Electronic Systems Integration Inc. High frequency via
US8362368B2 (en) * 2009-04-27 2013-01-29 Ultrasource, Inc. Method and apparatus for an improved filled via
RU2472325C1 (ru) * 2011-05-20 2013-01-10 Игорь Валентинович Колядов Способ изготовления металлизированных отверстий в печатной плате

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3205298A (en) * 1963-03-25 1965-09-07 Charles G Kalt Printed circuit board
US3562009A (en) * 1967-02-14 1971-02-09 Western Electric Co Method of providing electrically conductive substrate through-holes
IT8048031A0 (it) * 1979-04-09 1980-02-28 Raytheon Co Perfezionamento nei dispositivi a semiconduttore ad effetto di campo
US4396467A (en) * 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount

Also Published As

Publication number Publication date
EP0362161B1 (de) 1997-03-05
EP0362161A2 (de) 1990-04-04
JPH02154497A (ja) 1990-06-13
DE68927815D1 (de) 1997-04-10
ATE149742T1 (de) 1997-03-15
EP0362161A3 (de) 1990-09-19
US4925723A (en) 1990-05-15

Similar Documents

Publication Publication Date Title
DE68927815T2 (de) Verfahren zum Herstellen eines Substrates für integrierte Mikrowellen-Schaltungen
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE69531373T2 (de) Induktivität und zugehöriges Herstellungsverfahren
US5369881A (en) Method of forming circuit wiring pattern
DE3330068C2 (de)
DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
US7169313B2 (en) Plating method for circuitized substrates
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE69030867T2 (de) Verfahren zur Herstellung einer anisotrop leitenden Folie
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
EP0508946B1 (de) Metallfolie mit einer strukturierten Oberfläche
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
DE68918210T2 (de) Selektive Lötmetallbildung auf Leiterplatten.
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
EP0690494A2 (de) Verbindungs- und Aufbautechnik für Multichip-Module
KR920005070B1 (ko) 양면배선기판의 제조방법
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE69115852T2 (de) Verfahren zur Herstellung einer Leiterplatte
EP0549791B1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE60211628T2 (de) Zusammengesetzte elektronische bauteile

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee