DE68925466T2 - Zeitgeberschaltung - Google Patents
ZeitgeberschaltungInfo
- Publication number
- DE68925466T2 DE68925466T2 DE68925466T DE68925466T DE68925466T2 DE 68925466 T2 DE68925466 T2 DE 68925466T2 DE 68925466 T DE68925466 T DE 68925466T DE 68925466 T DE68925466 T DE 68925466T DE 68925466 T2 DE68925466 T2 DE 68925466T2
- Authority
- DE
- Germany
- Prior art keywords
- timeout
- data word
- output
- counter
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G15/00—Time-pieces comprising means to be operated at preselected times or after preselected time intervals
- G04G15/006—Time-pieces comprising means to be operated at preselected times or after preselected time intervals for operating at a number of different times
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Electronic Switches (AREA)
Description
- Die vorliegende Erfindung betrifft Datenverarbeitungssysteme und insbesondere Zeitgeberschaltungen, die bei der Ausführung von Operationen innerhalb von Datenverarbeitungssystemen verwendet werden.
- Datenverarbeitungssysteme benötigen häufig Zeitgeber, wenn sie intern Operationen ausführen und Operationen mit Peripheriegeräten ausführen. Diese Zeitgeberschaltungen zeigen lediglich das Verstreichen einer angegebenen Zeiteinheit an. Üblicherweise geben diese Zeitgeber, die als "Zeitsperrenzeitgeber" bezeichnet werden, den Zeitpunkt für einzelne Ereignisse an. Nach dem Eintreten des Ereignisses, was als "Zeitsperre" bezeichnet wird, wird ein Signal oder eine Unterbrechung generiert.
- In der Vergangenheit war, wenn mehrere zeitlich gesteuerte Ereignisse überwacht werden mußten, bei einer Technik ein Zeitgeber für jedes Ereignis erforderlich. Es wurde auch Software verwendet, um Taktgeber oder Zeitgeber zu überwachen, um zu bestimmen, wann bestimmte Zeitperioden verstrichen waren. Der Nachteil bei der Verwendung von Software liegt darin, daß die für die Ausführung einzelner Software-Anweisungen benötigte Zeit gewöhnlich im Vergleich zur zu messenden Auflösungsoder Inkrement-Zeiteinheit recht lange ist.
- Es ist die Aufgabe der vorliegenden Erfindung, einen Mehrfachereignis-Zeitgeber bereitzustellen, der eine Fähigkeit bietet, mit einer einzigen Zählerschaltung mehrere Zeitperioden gleichzeitig zu überwachen.
- Es ist eine weitere Aufgabe der vorliegenden Erfindung, die Fähigkeit bereitzustellen, eine von mehreren Zeitsperrenbedingungen oder -signalen zu bezeichnen, wenn ausgewählte Zeitsperrenbedingungen eintreten.
- GB 2.100.029 beschreibt einen zeitgekoppelten Mehrkanal-Controller. Er steuert das Ein- und Ausschalten von Energieverwendungskanälen auf einer Zeitbasis. Eine Anzahl von Steuerprogrammen werden vom Controller in jeweiligen Speichern gespeichert, wobei dies so ausgelegt ist, daß ein Steuerprogramm die Energieverwendungskanäle während jeder Periode von 24 Stunden steuert.
- Die vorliegende Erfindung wird in den beiliegenden Ansprüchen definiert. Gemäß der vorliegenden Erfindung wird eine Zeitgeberschaltung bereitgestellt, die eine Zählerschaltung umfaßt, um kontinuierlich einen Output an eine iterativ steigende Bitfolge zu liefern. Enthalten ist eine Zeitsperren-Datenschaltung, die mit einer angegebenen Zeitperiode und einem ersten Zählerschaltungs-Output ein Zeitsperren-Datenwort bildet. Eine Registerschaltung wird bereitgestellt, um das Zeitsperren-Datenwort an einer Adresse zu speichern, die mit dem ersten Zählerschaltungs-Output gebildet wird. Außerdem wird eine Vergleichsschaltung bereitgestellt, die jeden Zählerschaltungs- Output mit einem Zeitsperren-Datenwort an einer Adresse vergleicht, die mit jedem einzelnen dieser Zählerschaltungs-Outputs gebildet wird, und die ein Zeitsperrensignal bereitstellt, wenn die beiden gleich sind.
- Im bevorzugten Ausführungsbeispiel wird eine Zählerschaltung bereitgestellt, die kontinuierlich eine iterativ steigende Bitfolge ausgibt. Es ist eine Zeitsperren-Datenschaltung enthalten, die Informationen von einer externen Quelle empfängt, wie beispielsweise einem Benutzer oder einem Software-Programm, der bzw. das eine Zeitsperren-Zeitperiode angibt. Die Zeitsperren-Datenschaltung bildet dann mit der angegebenen Zeitperiode und einem ersten Teil eines Zählerschaltungs-Outputs ein Zeitsperren-Datenwort. In diesem bevorzugten Ausführungsbeispiel ist dieser erste Bereich ein höchstwertiger Bitsatz für den Zähler-Output während des Zeitpunktes, an dem der die Zeitsperren-Zeitperiodeninformationen empfangen wurden. Die Registerschaltung empfängt und speichert das Zeitsperren- Datenwort von der Zeitsperren-Datenschaltung an einer Adresse, die durch einen zweiten Teil des Zählereinrichtungs-Outputs angegeben wird, der sich zu dem Zeitpunkt ereignete, als die Zeitsperren-Zeitperiodeninformationen empfangen wurden. In diesem Ausführungsbeispiel ist der zweite Teil der niedrigstwertige Bitsatz für den Zählerschaltungs-Output zu diesem Zeitpunkt. Die Vergleichsschaltung vergleicht dann einen ersten Teil jedes aktuellen Zählereinrichtungs-Outputs mit einem Teil des gespeicherten Zeitsperren-Datenwortes, das an einer Adresse gespeichert ist, die durch einen zweiten Teil dieses aktuellen Zählereinrichtungs-Outputs angegeben wird. Die Vergleichseinrichtung stellt ein Zeitsperrensignal bereit, wenn der Zeitsperren-Datenwortteil gleich dem Teil des aktuellen Zählereinrichtungs-Outputs ist.
- In diesem Ausführungsbeispiel umfassen die von der Zeitsperren-Datenschaltung empfangenen Informationen auch Daten, die angeben, welches der Bit des ersten Teils des Zählerschaltungs-Outputs ignoriert werden kann, um die Zeitsperren- Zeitperiode anzugeben. Dies versetzt den Benutzer in die Lage, kürzerer Zeitperioden leichter anzugeben.
- In diesem Ausführungsbeispiel können darüber hinaus die Informationen, die der zeitsperren-Datenschaltung bereitgestellt werden, angeben, welches einer Vielzahl von Zeitsperrensignalen auftreten soll, wenn die angegebene Zeitsperrenbedingung eintritt. Desweiteren wird ein Statusbit im Register verwendet, um anzuzeigen, wann die einzelnen Zeitsperren-Datenwörter aktiv sind, d.h., daß die angegebene Zeitsperrenperiode noch erfolgen muß. Im bevorzugten Ausführungsbeispiel umfaßt die Vergleichseinrichtung die Einrichtung, um das Statusbit für das adressierte Zeitsperren-Datenwort nach dem Eintreten der Zeitsperrenbedingung, die durch dieses Zeitsperren-Datenwort angegeben wird, zurückzusetzen.
- Das Register umfaßt die Fähigkeit, mehrere Zeitsperren-Datenwörter zu speichern. Jedes Zeitsperren-Datenwort wird an einer eindeutigen Adresse gespeichert. Die Zeitsperren-Datenschaltung kann feststellen, ob ein zuvor gespeichertes Zeitsperren- Datenwort noch aktiv ist. Wenn die Zeitsperren-Datenschaltung versucht, ein aktuell gebildetes Zeitsperren-Datenwort zu speichern, wartet es auf eine nächste Adresse, wenn das aktuell gespeicherte Zeitsperren-Datenwort an der aktuellen Adresse noch aktiv ist.
- Die neuen Merkmale, die als typisch für die Erfindung angesehen werden, werden in den beiliegenden Ansprüchen dargelegt. Die Erfindung selbst, sowie alle anderen Merkmale und Vorteile derselben, lassen sich jedoch am besten unter Bezugnahme auf das folgende Beste Verfahren für die Ausführung der Erfindung verstehen, wenn dieses in Verbindung mit den beiliegenden Figuren gelesen wird, in denen:
- Figur ein Blockdiagramm der Mehrfachereignis-Zeitgeberschaltung ist;
- Figur 2 ein Ablaufdiagramm ist, das die Operationen zeigt, die von der Zeitsperrenwort-Logik 20 ausgeführt werden;
- Figur 3 ein Ablaufdiagramm ist, das die Operationen der Dateisteuerlogik 11 zeigt;
- Figur 4 ein Ablaufdiagramm ist, das die Operationen der Zeitgeber-Output-Logik 60 zeigt;
- Figur 5 eine Tabelle ist, die den Output des Zählers 30 für verschiedene Taktperioden zeigt;
- Figur 6a und Figur 6b Zeitsteuerungsdiagramme sind, die das Output des Taktgebers, der Last-Zeitsperren-Signalleitung, der Vergleichssignalleitung, der vier Zeitsperren-Signalleitungen und der Rücksetz-Statusleitung zeigen;
- Figur 7 eine Tabelle ist, die den Inhalt der Registerdatei 10 in Form eines Beispiels darstellt; und
- Figur 8 ein Blockdiagramm eines alternativen Ausführungsbeispiels einer Mehrfachereignis-Zeitgeberschaltung ist.
- Die vorliegende Erfindung ist eine Mehrfachereignis-Zeitgeberschaltung. Diese Zeitgeberschaltung ist in der Lage, mehrere Zeitsperrenperioden zu überwachen und entweder ein allgemeines einzelnes Zeitsperrensignal oder ein spezifisches Zeitsperrensignal beim Eintreten jeder Zeitsperrenperiode bereitzustellen.
- Figur 1 zeigt das Blockdiagramm der vorliegenden Erfindung. In Figur 1 ist ein Taktgeber 40 über die Leitung 42 an einen Zäh-1er 30 angeschlossen. Im bevorzugten Ausführungsbeispiel handelt es sich bei dem Taktgeber 40 um einen Oszillator, der dem Zähler 30 auf Leitung 42 ein Signal konstanter Periode bereitstellt. Der Zähler 30 liefert einen Output auf den Leitungen 32 und 34. Der Output des Zählers 30 ist eine parallele Gruppe von Bit, die schrittweise gemäß den vom Taktgeber 40 empfangenen Taktsignalen zunehmen. Die Leitung 34 ist die niedrigstwertige Anzahl von Bit (LSB) dieses Outputs. Die Leitung 32 entspricht den höchstwertigen Bit (MSB) dieses Outputs. In dem zu beschreibenden Beispiel liefert der Zähler 30 einen Output von fünf Bit, der in einen niedrigstwertigen Bitteil von zwei Bit und einen höchstwertigen Bitteil von drei Bit unterteilt ist. Der niedrigstwertige Bit-Output auf Leitung 34 wird an die Registerdatei 10 geleitet. Der höchstwertige Bit- Output auf Leitung 32 wird an die Registerdatei 10, die Zeitsperrenwort-Logik 20 und die Vergleichsschaltung 50 geleitet.
- Die Informationen, die die zeitlich zu steuernde Zeitperiode angeben, werden von der Zeitsperrenwort-Logik 20 auf Leitung 24 empfangen. Die Leitung 22 liefert das Logiksignal, um gegenüber der Zeitsperrenwort-Logik 20 anzuzeigen, daß auf Leitung 24 Zeitsperrendaten vorliegen. Nach dem Empfang der Zeitsperrendaten bildet die zeitsperrenwort-Logik 20 ein Zeitsperren-Datenwort, das über Leitung 26 in die Registerdatei 10 geladen wird.
- Die Registerdatei 10 umfaßt die Dateisteuerlogik 11, die mit dem Zähler 10 verbunden ist, indem sie die niedrigstwertige Bit-Zählung auf Leitung 34 und die höchstwertige Bit-Zählung auf Leitung 32 empfängt, und die mit der Zeitsperrenwort-Logik 20 verbunden ist, indem sie das Zeitsperren-Datenwort auf den Leitungen 26 empfängt und über Leitung 12 eine Meldung an die Zeitsperrenwort-Logik 20 liefert, ob das aktuell adressierte Datenwort in der Registerdatei 10 ein Statusbit umfaßt, das angibt, daß das Datenwort noch aktiv ist, oder nicht. Diese Funktion wird detaillierter beschrieben.
- Die Dateisteuerlogik 11 der Registerdatei 10 liefert auch einen Teil des in der Registerdatei 10 gespeicherten Datenwortes an die Vergleichslogik 50. Darüber hinaus liefert die Dateisteuerlogik 11 Daten über Leitung 14 an die Zeitgeber-Output- Logik 60. Derartige Daten würden angeben, welche der Zeitsperrenleitungen 60 bis 64 aktiviert werden soll, wenn eine Zeitsperrenbedingung eintritt. Darüber hinaus empfängt die Dateisteuerlogik von der Zeitgeber-Output-Logik 60 ein Rücksetz- Statussignal auf Leitung 66, wenn das Zeitsperrenereignis für das adressierte Zeitsperren-Datenwort eingetreten ist.
- Die Vergleichsschaltung 50 vergleicht lediglich die höchstwertigen Bit des Output von Zähler 30 auf Leitung 32 mit einem Teil des Zeitsperren-Datenwortes der Registerdatei 10, der auf Leitung 16 bereitgestellt wird. Wenn diese beiden Entitäten gleich sind, liefert die Vergleichsschaltung 50 auf Leitung 52 einen Signal-Output an die Zeitgeber-Output-Logik 60.
- Die Zeitgeber-Output-Logik 60 stellt, wie zuvor beschrieben, anhand eines Teils des Datenwortes, das in der Registerdatei 10 adressiert wird, fest, welche Zeitsperren-Leitung 60 - 61 aktiviert werden soll, wenn eine Zeitsperrenbedingung eintritt, wie dies durch ein Signal auf Leitung 52 von der Vergleichsschaltung 50 bezeichnet wird. Die Zeitsperren-Leitungen 60-61 liefern Informationen darüber, welche Zeitsperrenbedingung, d.h. welches Datenwort in der Registerdatei für das Eintreten des Zeitsperrensignals sorgte. Außerdem liefert die Zeitgeber-Output-Logik 60, wie zuvor beschrieben wurde, auf Leitung 66 das Rücksetz-Signal an die Registerdatei 10.
- Figur 2 zeigt ein Ablaufdiagramm der Arbeitsweise der Zeitsperrenwort-Logik 20. Zunächst bestimmt die Logik in Schritt 70, ob auf Leitung 22 ein Lastsignal empfangen wurde oder nicht (Figur 1). Wurde kein Signal empfangen, wartet die Logik durch Zurückschleifen an den Anfang von Schritt 70, bis ein solches Lastsignal empfangen wird. Wenn das Lastsignal empfangen wird, fährt die Logik mit Schritt 72 fort, um die auf Leitung 24 empfangenen Zeitsperrendaten einzugeben (Figur 1). Anschließend bildet die Zeitsperrenwort-Logik 20 in Schritt 74 das Zeitsperrenwort für die Registerdatei 10. Die Zeitsperrenwort-Logik 20 bestimmt dann in Schritt 76, ob das in der aktuell adressierten Position der Registerdatei 10 gespeicherte Zeitsperren-Datenwort ein gültiges Statusbit enthält. Diese Funktion verhindert, daß die Zeitsperrenwort-Logik 20 bestehende Zeitsperrendaten in der Registerdatei 10 mit neuen Zeitsperrendaten überschreibt, während die bestehenden Zeitsperrendaten in der Registerdatei 10 noch darauf warten, daß eine Zeitsperre eintritt. Wenn das gespeicherte Zeitsperren-Datenwort in der Registerdatei 10 über ein aktives Statusbit verfügt, wartet die Zeitsperrenwort-Logik 20, bis auf das nächste adressierte Wort in der Registerdatei zugegriffen wird. Dies wird solange fortgesetzt, bis eine Position gefunden wird, die ein Statusbit aufweist, das anzeigt, daß die Position verfügbar ist. Nachdem eine Position in der Registerdatei 10 gefunden wurde, fährt die Zeitsperrenwort-Logik 20 mit Schritt 78 fort, um das gebildete Zeitsperren-Datenwort an der aktuellen Adresse zu speichern, die durch den niedrigstwertigen Bitsatz-Output auf Leitung 34 angegeben wird (Figur 1). Nachdem dies abgeschlossen ist, kehrt die Zeitsperrenwort-Logik 20 dann zu Schritt 70 zurück.
- Figur 3 zeigt den Ablauf für die Dateisteuerlogik 11 in der Registerdatei 10. Vor der Erörterung des Ablaufs in Figur 3, wird die Struktur der Registerdatei 10 beschrieben. Der Inhalt der Registerdatei 10 wird in Figur 7 gezeigt. Der eigentliche Speicherbereich umfaßt eine modifizierte höchstwertige Bitgruppe mit der Bezeichnung "MSB'", daneben einen Satz von Bit, der anzeigt, welche der MSB'-Bit gültig sind, daneben einen Satz von Bit, der anzeigt, welche der Zeitsperrenleitungen bei einer Zeitsperrenbedingung aktiviert werden sollen, und wiederum daneben befindet sich ein Statusbit. Hierbei muß man wissen, daß es sich bei dem nachfolgenden Beispiel um eine extrem vereinfachte Version der vorliegenden Erfindung handelt. Die umfassenden praktischen Vorteile dieser Erfindung kommen zum Tragen, wenn der Output des Zählers 30 eine größere Anzahl von Bit umfaßt. In diesem Beispiel, wie es in Figur 7 dargestellt ist, werden die beiden niedrigstwertigen Bit des Zählers 30 auf Leitung 34 verwendet, um die vier Positionen in der Registerdatei 10 zu adressieren. Die Registerdatei 10 umfaßt Speicherplatz für die modifizierten höchstwertigen Bit des Zählers. Die höchstwertigen Bit sind die drei höchstwertigen Bit des Zähler-Outputs 30, übertragen auf Leitung 32. In diesem Beispiel handelt es sich bei den gültigen MSB'-Bit um zwei Bit, die angeben, welche der MSB'-Bit ignoriert werden können, wenn festgestellt wird, ob eine Zeitsperrenbedingung eintritt. In diesem Beispiel gibt "01" an, daß das höchstwertige Bit des MSB'-Bitsatzes ignoriert werden kann, d.h. vom Typ "nicht beachten" ist. "00" zeigt an, daß alle Bit als "gültig" anzusehen sind. Die Zeitsperren-Leitungsbit kennzeichnen direkt, ob die Zeitsperren-Leitungen 0, 1, 2 oder 3 (die Leitungen 61 bis 64) von Figur 1 aktiviert werden sollen, wenn eine Zeitsperre eintritt. Das Statusbit zeigt an, ob das Datenwort noch auf eine Zeitsperrenbedingung wartet. In diesem Beispiel zeigt ein Status gleich "1" an, daß das Statuswort noch aktiv ist.
- Wenn man nun zu Figur 3 zurückkehrt, beginnt die Dateisteuerlogik 11 den Arbeitsablauf mit Schritt 80, in dem sie feststellt, ob das Statusbit des aktuell adressierten Wortes in der Registerdatei 10 gültig ist. Daher bestimmt die Logik anhand der beiden Bit, die auf Leitung 34 empfangen wurden, welches der vier Zeitsperren-Datenwörter in der Registerdatei 10 adressiert wird, und bestimmt innerhalb dieses adressierten Datenwortes, ob das Statusbit gesetzt ist. Ist das Statusbit nicht gesetzt, fährt die Logik mit Schritt 90 fort, der später beschrieben wird. Ist das Statusbit jedoch aktiv, gibt die Dateisteuerlogik 11 den MSB'-Teil des Zeitsperren-Datenwortes an die Vergleichsschaltung 50 auf Leitung 16 aus. Die Dateisteuerlogik fährt dann mit Schnitt 84 fort, um den Bedingungscode und die Statusinformationen an die Zeitgeber-output-Lo- gik 60 auf Leitung 14 auszugeben. In Schritt 86 gibt die Dateisteuerlogik 11 dann den Status an die Zeitsperrenwort-Logik 20 auf Leitung 12 aus. Die Dateisteuerlogik 11 fährt dann mit Schritt 88 fort, um festzustellen, ob ein Rücksetzstatussignal empfangen wurde. Ist dies der Fall, setzt die Dateisteuerlogik 11 in Schritt 89 das Statusbit des an der gegenwärtig adressierten Position gespeicherten Datenwortes zurück. Wenn das Zurücksetzen des Status abgeschlossen ist oder wenn kein Status zurückgesetzt werden muß, fährt die Dateisteuerlogik 11 mit Schritt 90 fort, um festzustellen, ob ein neues Zeitsperren-Datenwort der Zeitsperrenwort-Logik 20 verfügbar ist. Ist dies nicht der Fall, kehrt die Dateisteuerlogik 11 zu Schritt 80 zurück. Ist dies der Fall, fährt die Dateisteuerlogik 11 mit Schritt 92 fort, um das neue Zeitsperrenwort an der gegenwärtig adressierten Registerdateiposition in die Registerdatei 10 zu laden. Nach Abschluß dieses Ladens kehrt die Dateisteuerlogik 11 zu Schritt 80 zurück.
- Die Zeitgeber-Output-Logik 60 umfaßt einen Datenfluß, der in Figur 4 dargestellt wird. In Schritt 100 stellt die Zeitgeber- Output-Logik 60 fest, ob das Vergleichssignal auf Leitung 52 empfangen wurde. Ist dies nicht der Fall, kehrt die Zeitgeber- Output-Logik 60 zum Anfang des Schritts zurück, um auf das Auftreten des Vergleichssignals zu warten. Nach Erhalt des Vergleichssignals stellt die Zeitgeber-Output-Logik 60 dann anhand der Registerdatei 10 fest, ob das adressierte Datenwort ein gültiges Statusbit enthält. Ist dies nicht der Fall, kehrt die Zeitgeber-output-Logik 60 zum Anfang von Schritt 100 zurück. Dies zeigt, was passiert, wenn ein altes Zeitsperren- Datenwort vorgefunden wird. In Schritt 104, nach dem Bestätigen des gültigen Statusbit, aktiviert die Zeitgeber-Output- Logik 60 die angegebene Zeitsperren-Leitung, d.h. die Leitungen 61 bis 64, gemäß dem Inhalt des adressierten Zeitsperren- Datenwortes in der Registerdatei 10. Die Zeitgeber-Output-Logik 60 fährt dann mit Schritt 106 fort und sendet das Rück- setzstatussignal auf Leitung 66 (Figur 1) an die Dateisteuerlogik 11, um das Statusbit des adressierten Zeitsperren-Datenwortes in der Registerdatei 10 zurückzusetzen.
- Nun soll ein Beispiel beschrieben werden. Um das Verständnis zu erleichtern, handelt es sich um ein sehr einfaches Beispiel. In diesem Beispiel werden die beiden niedrigstwertigen Bit verwendet, um die vier Wortpositionen in der Registerdatei 10 zu adressieren (Figur 1 und Figur 7). Der höchstwertige Bit-Output des Zählers 30 sind drei Bit. Daher liefert der Zähler 30 insgesamt fünf Bit als Output. Der Output des Zählers 30 wird in Figur 5 für jede der 32 Taktperioden dargestellt. In diesem Beispiel werden die Zeitsteuerungsdiagramme in den Figuren 6a und 6b zusammen mit dem Inhalt der in Figur 7 dargestellten Registerdatei 10 verwendet, um den Arbeitsablauf der Erfindung zu beschreiben.
- Unter Bezugnahme auf die Figuren 6a und 6b ist zu sehen, daß es sich bei Figur 6a um ein Zeitsteuerungsdiagramm für die Taktperioden 0 bis 16 (Zeile 200) handelt und daß Figur 6b eine Fortsetzung dieses Zeitsteuerungsdiagramms für die Taktperioden 17 bis 31 (Zeile 200) ist. So liefert der Taktgeber 40 kontinuierlich über die Leitung 42 einen Output an den Zähler 30, wie dies in Zeile 200 dargestellt wird. Die Zeile 220 stellt das Lastsignal auf Leitung 22 dar (Figur 1), mit dem die Zeitsperrendaten an die Zeitsperrenwort-Logik 20 geladen werden. Das Vergleichssignal in Zeile 230 stellt den Output der Vergleichsschaltung 50 auf Leitung 52 dar (Figur 1). Zeitsperre 0, Zeitsperre 1, Zeitsperre 2 und Zeitsperre 3 in den Zeilen 240, 250, 260 und 270 stellen jeweils die Zeitsperrenleitungs-Outputs der Zeitgeber-Output-Logik 60 auf den Leitungen 61 bis 64 dar (Figur 1). Die Rücksetzstatuslinie 280 stellt das Signal dar, das von der Zeitgeber-Output-Logik 60 auf Leitung 66 bereitgestellt wird (Figur 1).
- In diesem Beispiel wird bei Taktperiode 0 bei Zeitpunkt 222 (Zeile 220) durch die Zeitsperrenwort-Logik 20 ein Lastsignal auf Leitung 22 empfangen. An diesem Punkt empfängt dann die Zeitsperrenwort-Logik 20 Daten auf der Zeitsperren-Datenleitung 24. In diesem Beispiel zeigen diese Informationen an, daß die zu messende Zeitperiode 8 Taktzyklen umfaßt (das gültige MSB' gibt an, daß das mittlere Bit vom Typ "nicht beachten" ist). Die Zeitsperrenwort-Logik 20, die den höchstwertigen Bit-Output von Zähler 30 auf Leitung 32 erhält, setzt das höchstwertige Bit (Bit 3) zurück, so daß das modifizierte höchstwertige Bit (MSB') gleich "100" ist. Die empfangenen Zeitsperrendaten geben außerdem an, daß alle Bit mit Ausnahme des mittleren Bit gültig sind, d.h. die gültigen MSB'-Bit "01" sind. Die Zeitsperren-Leitung, die bei einer Zeitsperrenbedingung aktiviert werden soll, ist 1. Die Zeitsperren-Leitungsbezeichnung wird verwendet, um zu bezeichnen, welche Zeitsperrenbedingung das Zeitsperrensignal generiert. Der Status wird dann gleich "1" gesetzt. Dieses Datenwort, das aus den gültigen MSB'-Bit von "MSB'", den Zeitsperrenleitungs-Bit und dem Statusbit besteht, wird dann an der Position in die Registerdatei geladen, die gegenwärtig von den beiden niedrigstwertigen Bit adressiert wird, die vom Zähler 30 auf Leitung 34 ausgegeben werden. In diesem Beispiel lauten diese niedrigstwertigen Bit "00". Daher wird das Datenwort, wie dies in Figur 7 gezeigt wird, in Adresse 00 gespeichert. Das nächste Ereignis, bei Taktperiode 4, ist ein Empfang eines neuen Lastsignals auf Leitung 22 durch die Zeitsperrenwort-Logik 20. Über Leitung 24 werden dann neue Zeitsperrendaten an die Zeitsperrenwort-Logik 20 geliefert. Wie jedoch aus Figur 5 zu sehen ist, lauten die niedrigstwertigen Bit, die vom Zähler ausgegeben werden, 00. Das Datenwort, das in der Registerdatei 10 an Adresse 00 gespeichert ist, weist ein gültiges Adressenbit auf. Daher wartet die Zeitsperrenwort-Logik 20 auf die nächste Adresse vom Zähler 30. Zu diesem Zeitpunkt stellt die Zeitsperrenwort-Logik 20 fest, daß die nächste Adressenwortposition "01" verfüg- bar ist. Die Zeitsperrenwort-Logik 20 lädt dann das in Figur 7 gezeigte Wort in Position 01.
- Wenn man nun erneut auf Figur 6a Bezug nimmt, lautet im achten Taktzyklus das Zeitsperren-Datenwort, auf das von der Registerdatei zugegriffen wird, 00. Dieses wird der Vergleichslogik 50 bereitgestellt. Zu diesem Zeitpunkt wird der höchstwertige Bit-Output auf Leitung 32 ebenfalls der Vergleichslogik 50 bereitgestellt. Da 8 Taktperioden verstrichen sind, müßte ein Zeitsperrenereignis eintreten. Dieses tritt ein, da MSB' jetzt gleich dem MSB-Output von Zähler 30' ist. Daher liefert die Vergleichsschaltung 50 einen Output auf Leitung 52 an die Zeitgeber-Output-Logik 60. Außerdem werden die Daten für dieses Zeitsperren-Datenwort an die Zeitgeber-Output-Logik 60 geliefert, um anzuzeigen, daß die Zeitsperren- Leitung 1 ausgegeben werden soll. Dies ereignet sich, wie angegeben, bei Periode 252 in Zeile 250. Die Zeitgeber-Output- Logik 60 liefert auch ein Rücksetzstatussignal 282 in Zeile 280 über Leitung 66 an die Dateisteuerlogik 11, um das Statusbit des Datenwortes bei Adresse 00 zurückzusetzen.
- Bei Zeitperiode 10 wird von der Zeitsperrenwort-Logik 20 ein Lastsignal empfangen (Zeitpunkt 226 in Zeile 220). Der niedrigstwertige Bit-Output des Zählers 30 auf Leitung 34 liefert die Adresse "10". Daher werden die Zeitsperren-Daten auf Leitung 24, die von der Zeitsperrenwort-Logik 20 empfangen werden, an die Registerdatei 10 bereitgestellt, wie dies in Figur 7 bei Adresse 10 dargestellt wird.
- Wenn man nun mit Figur 6b fortfährt, wird bei Zeitperiode 21 das zweite Datenwort, das in der Registerdatei gespeichert wird (Adresse 01) für die Vergleichsschaltung 50 und die Zeitgeber-Output-Logik 60 bereitgestellt. Zu diesem Zeitpunkt ist der modifizierte MSB'-Teil gleich dem MSB-Output des Zählers 30, so daß auf Leitung 52 ein Vergleichssignal bereitgestellt wird, wie dies als Signal 234 in Zeile 230 dargestellt wird. Dieses Signal wird der Zeitgeber-output-Logik 60 bereitgestellt, und zusammen mit den anderen Informationen der Registerdatei 10 aktiviert die Zeitgeber-Output-Logik 60 die Zeitsperre 0, Leitung 61, wie dies durch den Impuls 242 in Zeile 240 von Figur 6b dargestellt wird. Darüber hinaus wird ein Rücksetzsignal 284 auf Leitung 66 zur Registerdatei 10 bereitgestellt.
- Bei Taktperiode 26 ist die LSB-Adresse gleich 10, und das Zeitsperren-Datenwort an dieser Adresse in der Registerdatei 10 wird der Vergleichsschaltung 50 und der Zeitgeber- Output-Logik bereitgestellt, was zur Generierung des Vergleichssignalimpulses 236 in Zeile 230 und des Impulses 272 der Zeitsperre 3, Leitung 64, führt, wie dies dargestellt ist. Auch hier wird wieder ein Rücksetzstatusimpuls 286 auf Leitung 66 an die Registerdatei 10 bereitgestellt.
- Abschließend wird in der Taktperiode 27 das adressierte Zeitsperren-Datenwort der Registerdatei für die Vergleichsschaltung 50 und die Zeitgeber-Output-Logik 60 bereitgestellt. Dies führt dazu, daß ein Vergleichsimpuis auf Leitung 52 (Signal 238 in Zeile 230 von Figur 6b) an die Zeitgeber-Output-Logik 60 bereitgestellt wird. Dieser Status zeigt jedoch, wie in Figur 7 dargestellt wird, ein ungültiges Datenwort an. Daher werden keine Zeitsperren-Signale erzeugt.
- Im bevorzugten Ausführungsbeispiel handelt es sich bei dem Zähler um einen Modub-Zähler, was bedeutet, daß der Zähler nach der Erzeugung eines Wortes mit ausschließlich Einsen zu Null zurückkehrt. Den Fachleuten ist bekannt, daß sich beim Rücksetzen der entsprechenden MSB'-Bit, wie dies im Beispiel gezeigt wird, das Rücksetzen des Zählers nicht auf die Leistung des Zeitgebers auswirken wird.
- Figur 8 zeigt ein zweites bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung. Figur 8 besteht aus einem Zähler 530, der über eine Leitung 542 mit einem Taktgeber 540 verbunden ist. Der Output des Zählers auf Leitung 532 wird gleichzeitig an die Register 510A, 510B und 510C und die Komparatorschaltungen 550A, 550B und 550C geliefert. Die Register 510A, 510B und 510C umfassen außerdem jeweils die einzelnen Lastleitungen 522A, 522B und 522C. Die Komparatoren 550A, 550B und 550C erhalten Eingaben von den Registern 510A, 510B und 510C über die Leitungen 516A, 516B und 516C. Darüber hinaus erhalten die Komparatoren 550A, 550B und 550C über Leitung 532 den Zähler- Output. Die Komparatoren liefern über die Leitungen 552A, 552B und 552C einen Output an die Zeitsperren-Logik 560. Die Leitungen 552A, 552B und 552C führen auch zur Ereignislogik 580. Die Ereignislogik 580 empfängt auch jeweils die Leitungen 566A, 566B und 566C von den Registern 510A, 510B und 510C. Die Ereignislogik liefert drei Outputs auf den Leitungen 561, 562 und 563. Dies wird zusaminen mit dem Output auf Leitung 585 von der Zeitsperren-Logik 560 verwendet, um festzustellen, (1) daß eine Zeitsperrenbedingung eingetreten ist und (2) welches spezifische Ereignis die Zeitsperre verursachte.
- In der Funktionsweise sind die Schaltungen von Figur 8 ähnlich den Schaltungen, die zuvor in Figur 1 erläutert wurden. Der Taktgeber 540 liefert über Leitung 542 das Taktsignal an den Zähler 530. Der Zähler 530 liefert jedoch einen einzigen Output auf Leitung 532 sowohl an die Register 510A, 510B und 510C als auch an die Komparatoren 550A, 550B und 550C. Die Lastsignale auf den Leitungen 522A, 522B und 522C liefern jeweils eine Meldung an die Register 510A, 510B und 510C, um den aktuellen Output des Zählers 530 zu laden. In diesem zweiten bevorzugten Ausführungsbeispiel können die Signale auf den Leitungen 522A, 522B und 522C bestimmte Zeitsperren-Ereignisse angeben, z.B. eine Funktionsart für das zeitlich gesteuerte Ereignis bereitstellen. Diese Ereignis-Funktionsart wird über die Leitungen 566A, 566B und 566C der Ereignislogik 580 bereitgestellt. Bei jedem Taktzyklus wird der Output des Zählers 530 an die Komparatoren 550A, 550B und 550C geliefert, wobei jeder Komparator diesen Output mit dem Register-Output seines jeweiligen Registers 510A, 510B und 510C vergleicht. Nach Eintreten einer Zeitsperrenbedingung liefern die Komparatoren 550A, 550B und 550C Outputs an die Zeitsperren-Logik 560, die ein Signal auf Leitung 585 bereitstellt. Zum selben Zeitpunkt liefert der Komparator, der den Output für die Zeitsperren-Logik 560 bereitstellt, über die Leitungen 552A, 552B oder 552C auch einen Output an die Ereignislogik 580. Dieses Komparatorsignal wird dann verwendet, um die Daten auf den Leitungen 566A, 566B oder 566C für das Register zu lesen, dessen Zeitsperre abgelaufen ist, um das Ereignis-Funktionsart- Signal auf Leitung 561, 562 oder 563 zu erhalten. Der offensichtliche Vorteil des zweiten Ausführungsbeispiels gegenüber dem ersten Ausführungsbeispiel liegt darin, daß beim zweiten Ausführungsbeispiel jede Zählung des Zählers 530 verwendet werden kann, um die Zeitsperre eines der zeitgesteuerten Ereignisse in den Registern ablaufen zu lassen. Das Lastsignal auf den Leitungen 522A, 522B und 522C beim Laden des Outputs des Zählers 530 über die Leitung 532 gibt die Bit an, die in den jeweiligen Registern 510A, 510B und 510C gesetzt werden und gibt somit die Zeitsperrenperiode in einer zuvor erläuterten Weise an.
Claims (8)
1. Eine Zeitgeberschaltung mit:
einem Zähler (30) zur Bereitstellung eines Outputs einer
iterativ steigenden Bitfolge;
einer Zeitgeber-Dateneinrichtung (20) für das Empfangen
von Informationen, die ein bestimmtes Zeitsperrensignal
aus einer Vielzahl von Zeitsperrensignalen definiert, und
für das Bereitstellen eines Zeitsperren-Datenwortes, das
aus den empfangenen Informationen und einem ersten Teil
eines Zähler-Outputs gebildet wird, der zu dem Zeitpunkt
bereitgestellt wird, an dem die Informationen empfangen
werden, die die Zeitsperrenzeit definieren;
einem Register (10) für das Empfangen und Speichern des
Zeitsperren-Datenwortes an einer Adresse, die durch einen
zweiten Teil des Zähler-Outputs angegeben wird;
einer Vergleichseinrichtung (50) für das Vergleichen eines
ersten Teils jedes aktuellen Zähler-Outputs mit einem
ersten Teil der Zeitsperrendaten, die im Register an der
Adresse gespeichert sind, die vom zweiten Teil des Zählers
angegeben wird, und zum Bereitstellen eines
Zeitsperrensignals, wenn der Zeitsperren-Datenwortteil gleich
dem ersten Teil des aktuellen Zählers ist.
2. Eine Zeitgeberschaltung nach Anspruch 1, wobei der erste
Teil des Zähler-Outputs die höchstwertige Vielzahl der
Bit des Zähler-Outputs ist.
3. Eine Zeitgeberschaltung nach einem der Ansprüche 1 oder
2, wobei der zweite Teil des Zähler-Outputs die
niedrigstwertige Vielzahl der Bit des Zähler-Outputs ist.
4. Eine Zeitgeberschaltung nach einem der vorangehenden
Ansprüche, wobei die Informationen, die von der
Zeitsperren-Dateneinrichtung empfangen wurden, spezifische Bit
des Zeitsperren-Datenwortes umfassen, die ignoriert
werden sollen, wenn die Vergleichseinrichtung den ersten
Teil jedes aktuellen Zähler-Outputs mit dem Zeitsperren-
Datenwort vergleicht.
5. Eine Zeitgeberschaltung nach einem der vorangehenden
Ansprüche, wobei das Register für jedes
Zeitsperren-Datenwort ein Statusbit speichert, das anzeigt, ob für dieses
Zeitsperren-Datenwort eine Zeitsperre eingetreten ist.
6. Eine Zeitgeberschaltung nach einem der vorangehenden
Ansprüche, wobei die Vergleichseinrichtung eine Einrichtung
für das Rücksetzen eines Statusbit im Register umfaßt,
das anzeigt, daß eine Zeitsperre für das
Zeitsperren-Datenwort eingetreten ist, als das Zeitsperrensignal für
dieses Zeitsperren-Datenwort bereitgestellt wurde.
7. Eine Zeitgeberschaltung nach einem der vorangehenden
Ansprüche, wobei die Zeitsperren-Dateneinrichtung eine
Einrichtung umfaßt, um zu bestimmen, ob ein zuvor
gespeichertes Zeitsperren-Datenwort, das an einer Adresse des
zweiten Teils des aktuellen Zähler-Outputs gespeichert
ist, noch darauf wartet, daß eine Zeitsperre eintritt,
und wenn dies nicht der Fall ist, um ein aktuell
gebildeten Zeitsperren-Datenwortes an der Adresse zu speichern.
8. Eine Zeitgeberschaltung nach Anspruch 7, wobei die
Zeitsperren-Dateneinrichtung eine Einrichtung umfaßt, um auf
eine nächste Adresse von einem zweiten Teil eines
nächsten
Zähler-Outputs zu warten, um ein aktuell gebildetes
Zeitsperren-Datenwort zu speichern, wenn das zuvor
gespeicherte Zeitsperren-Datenwort, das an der Adresse des
zweiten Teils des aktuellen Zähler-Outputs gespeichert
ist, darauf wartet, daß eine Zeitsperre eintritt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/273,295 US5012435A (en) | 1988-11-17 | 1988-11-17 | Multiple event timer circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68925466D1 DE68925466D1 (de) | 1996-02-29 |
DE68925466T2 true DE68925466T2 (de) | 1996-08-14 |
Family
ID=23043339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68925466T Expired - Fee Related DE68925466T2 (de) | 1988-11-17 | 1989-10-31 | Zeitgeberschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5012435A (de) |
EP (1) | EP0369963B1 (de) |
JP (1) | JPH02148314A (de) |
DE (1) | DE68925466T2 (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2197507A (en) * | 1986-11-03 | 1988-05-18 | Philips Electronic Associated | Data processing system |
US5388216A (en) * | 1989-08-17 | 1995-02-07 | Samsung Electronics Co., Ltd. | Circuit for controlling generation of an acknowledge signal and a busy signal in a centronics compatible parallel interface |
DE69016718T2 (de) * | 1989-09-06 | 1995-10-05 | Omron Tateisi Electronics Co | Programmierbares Steuerungsgerät. |
GB8923673D0 (en) * | 1989-10-20 | 1989-12-06 | Smiths Industries Plc | Autoclaves |
US5198750A (en) * | 1990-02-12 | 1993-03-30 | Milan Prokin | Extremely wide range frequency measurement method |
JPH03248236A (ja) * | 1990-02-26 | 1991-11-06 | Mitsubishi Electric Corp | ウエイトコントロール装置 |
US5155729A (en) * | 1990-05-02 | 1992-10-13 | Rolm Systems | Fault recovery in systems utilizing redundant processor arrangements |
US5107469A (en) * | 1990-07-31 | 1992-04-21 | Miles Inc. | Digital low-power programmable alarm clock for use with reflectance photometer instruments and the like |
JP2536980B2 (ja) * | 1990-10-01 | 1996-09-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 光ディスクドライブおよび光ディスクドライブを制御する方法 |
JPH052654A (ja) * | 1991-06-25 | 1993-01-08 | Nissan Motor Co Ltd | マイクロコンピユータの故障検知方法および回路 |
JP2520544B2 (ja) * | 1991-09-26 | 1996-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | タスクのオ―バ―ラン状態を監視する方法及びタスク実行サイクルのオ―バ―ランを検出する装置 |
DE59107697D1 (de) * | 1991-12-17 | 1996-05-23 | Siemens Ag | Schaltungsanordnung zum Sichern des Betriebes eines rechnergesteuerten Gerätes |
US5297275A (en) * | 1991-12-20 | 1994-03-22 | International Business Machines Corporation | Personal computer system variable resolution timers |
DE4204730A1 (de) * | 1992-02-17 | 1994-03-03 | Siemens Ag | Verfahren und Schaltungsanordnung zur Erzeugung von Taktsignalen für mehrere Taktverbraucher aus einem Systemtakt |
FR2687810B1 (fr) * | 1992-02-21 | 1996-08-14 | Sextant Avionique | Procede et dispositif pour la surveillance temporelle du fonctionnement d'un processeur. |
JPH0683652A (ja) * | 1992-08-31 | 1994-03-25 | Sharp Corp | マイクロコンピュ−タシステム |
US5621887A (en) * | 1993-04-07 | 1997-04-15 | Sequoia Systems, Inc. | Fault tolerant disk management system which tests failed disks during varied time intervals which are based upon the criticality associated with the failed disks |
JPH0764957A (ja) * | 1993-08-23 | 1995-03-10 | Mitsubishi Electric Corp | タイマ装置 |
JPH07253936A (ja) * | 1994-01-27 | 1995-10-03 | Toshiba Corp | タイムアウト処理回路およびそれを用いた受信装置 |
US5608897A (en) * | 1994-04-05 | 1997-03-04 | International Business Machines Corporation | Programmable linear feedback shift register timeout mechanism |
JP3560364B2 (ja) * | 1994-06-10 | 2004-09-02 | 富士通株式会社 | タイムアウト判別装置、方法および通信装置 |
JPH0972238A (ja) * | 1995-09-06 | 1997-03-18 | Mitsubishi Electric Corp | タイマ装置 |
JPH1063544A (ja) * | 1996-08-20 | 1998-03-06 | Toshiba Corp | タイムアウト監視方式 |
US6125459A (en) * | 1997-01-24 | 2000-09-26 | International Business Machines Company | Information storing method, information storing unit, and disk drive |
JP3082721B2 (ja) * | 1997-09-19 | 2000-08-28 | 日本電気株式会社 | タイマ装置 |
US6326883B1 (en) | 2000-08-24 | 2001-12-04 | Tym Tek, Llc | Device for monitoring the delivery of a speech |
US7310751B2 (en) * | 2004-02-20 | 2007-12-18 | Hewlett-Packard Development Company, L.P. | Timeout event trigger generation |
US7389455B2 (en) * | 2005-05-16 | 2008-06-17 | Texas Instruments Incorporated | Register file initialization to prevent unknown outputs during test |
US7480837B2 (en) * | 2005-06-01 | 2009-01-20 | Freescale Semiconductor, Inc. | Method of monitoring timeout conditions and device therefor |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3564284A (en) * | 1969-02-14 | 1971-02-16 | Bruce H Kamens | Time interval comparison system |
US3573652A (en) * | 1969-03-07 | 1971-04-06 | Thomas H Charters | Random interval timer |
US3921133A (en) * | 1970-12-07 | 1975-11-18 | Honeywell Inf Systems | Controllable timing device for signalling the end of an interval |
US3825693A (en) * | 1972-09-25 | 1974-07-23 | Tele Resources Inc | Time division multiplex branch exchange |
US3878370A (en) * | 1973-09-04 | 1975-04-15 | Artronics Corp | Electronic interval timer |
US4348743A (en) * | 1976-09-27 | 1982-09-07 | Mostek Corporation | Single chip MOS/LSI microcomputer with binary timer |
US4161787A (en) * | 1977-11-04 | 1979-07-17 | Motorola, Inc. | Programmable timer module coupled to microprocessor system |
US4220990A (en) * | 1978-09-25 | 1980-09-02 | Bell Telephone Laboratories, Incorporated | Peripheral processor multifunction timer for data processing systems |
GB2100029B (en) * | 1981-05-26 | 1984-11-14 | Adelette Page Ltd | Multi-channel time-switched controller |
US4538235A (en) * | 1982-08-19 | 1985-08-27 | Rockwell International Corporation | Microcomputer retriggerable interval counter |
JPS5983254A (ja) * | 1982-11-04 | 1984-05-14 | Oki Electric Ind Co Ltd | ウオツチドツグタイマ |
US4594685A (en) * | 1983-06-24 | 1986-06-10 | General Signal Corporation | Watchdog timer |
US4636967A (en) * | 1983-10-24 | 1987-01-13 | Honeywell Inc. | Monitor circuit |
US4873624A (en) * | 1983-11-04 | 1989-10-10 | Motorola, Inc. | Output compare system and method for a data processor |
JPS61105486A (ja) * | 1984-10-30 | 1986-05-23 | Canon Inc | タイマ装置 |
GB2177241B (en) * | 1985-07-05 | 1989-07-19 | Motorola Inc | Watchdog timer |
JPS63123218A (ja) * | 1986-11-12 | 1988-05-27 | Nec Corp | タイマ/カウンタ回路 |
US4690566A (en) * | 1986-12-08 | 1987-09-01 | Elite Concepts, Inc. | Programmable timing device |
KR900007825B1 (ko) * | 1987-06-02 | 1990-10-20 | 산요덴끼 가부시끼가이샤 | 타이머부착 빵 제조기 |
US4879733A (en) * | 1988-01-28 | 1989-11-07 | Motorola, Inc. | Timer architecture for multi-task computers and for serial data decoding |
US4956781A (en) * | 1989-02-15 | 1990-09-11 | Delco Electronics Corporation | Counter driven RAM engine control |
-
1988
- 1988-11-17 US US07/273,295 patent/US5012435A/en not_active Expired - Fee Related
-
1989
- 1989-09-20 JP JP1242403A patent/JPH02148314A/ja active Granted
- 1989-10-31 DE DE68925466T patent/DE68925466T2/de not_active Expired - Fee Related
- 1989-10-31 EP EP89850377A patent/EP0369963B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE68925466D1 (de) | 1996-02-29 |
US5012435A (en) | 1991-04-30 |
EP0369963A2 (de) | 1990-05-23 |
JPH0578045B2 (de) | 1993-10-28 |
EP0369963B1 (de) | 1996-01-17 |
EP0369963A3 (de) | 1991-09-04 |
JPH02148314A (ja) | 1990-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68925466T2 (de) | Zeitgeberschaltung | |
DE3687787T2 (de) | Speicherzugriff-steuerungsschaltung. | |
DE3876780T2 (de) | Mikrorechner mit eingebauter chipauswahl und programmierbarer busdehnung. | |
DE3300262C2 (de) | ||
DE3750948T2 (de) | Datenverarbeitungssystem mit watch-dog Schaltung. | |
DE3750949T2 (de) | Datenverarbeitungssystem mit watch-dog Schaltung. | |
DE69325321T2 (de) | Unterbrechungsvorrichtung für allgemeines Ein-/Ausgangstor | |
DE2918424C2 (de) | ||
DE69114321T2 (de) | Zum Durchführen der Unterbrechungsverschachtelungsfunktion geeignetes Unterbrechungssteuerungsgerät. | |
DE2722124A1 (de) | Anordnung zum feststellen des prioritaetsranges in einem dv-system | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE69233345T2 (de) | Ein-Chip-Mikrocomputer mit zwei Zeitgeberfunktionsarten | |
DE3111555A1 (de) | Verfahren zur informationsspeicherung unter anwendung frueherer aufzeichnung | |
DE69031361T2 (de) | Taktsignalgeneratorsystem | |
DE69127873T2 (de) | Speicherzugriffssteuerung | |
DE4025378A1 (de) | Programmierbarer rechteckgenerator | |
DE69023253T2 (de) | Steuergerät für DRAM. | |
EP0347970A2 (de) | Verfahren zum Prüfen eines Festwertspeichers und Anordnung zur Durchführung des Verfahrens | |
DE2106731A1 (de) | Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen | |
DE2633155A1 (de) | Einrichtung zur erzeugung zeitdefinierter steuersignale | |
DE2710436A1 (de) | Datenverarbeitungseinrichtung | |
DE69229576T2 (de) | Unterbrechungsschaltung für den Gebrauch mit einer zentralen Verarbeitungseinheit | |
DE2954533C2 (de) | ||
DE2631545A1 (de) | Pruefeinrichtung | |
DE69517630T2 (de) | Anordnung zur Optimierung der Leistung eines Prozessors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |