DE2115431A1

DE2115431A1 - Universalmodul zum Verbinden von Einheiten in Patenverarbeitungsanlagen

Info

Publication number: DE2115431A1
Application number: DE19712115431
Authority: DE
Inventors: David John Chandlers Ford Hampshire Craft (Grossbritannien)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1970-04-02
Filing date: 1971-03-30
Publication date: 1971-10-21
Also published as: US3710348A; FR2092379A5; JPS5310408B1; CA946521A; GB1268283A

Description

Böblingen, den 26. März 1971 ru-ba/sz

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket UK 969 016

Universalmodul zum Verbinden von Einheiten in Datenverarbeitungsanlagen

Die Erfindung betrifft ein universell einsetzbares Verbindungsmodul zur Verbindung der Einheiten, insbesondere Ein-/ und Ausgabeeinheiten miteinander und mit anderen Teilen einer Datenverarbeitungsanlage .

Durch die deutsche Patentschrift 900 281 ist es bekannt, Universalmodule aufzubauen, die sowohl als Verbindungsglieder und Rechenglieder als auch als Speicherglieder verwendet werden können. Der Aufbau eines solchen Moduls ist dabei weitgehend vom Einsatz unabhängig, indem in diesem Modul nur Speicherzellen angeordnet sind und alle Operationen nach Tabellen-Ableseverfahren durchgeführt werden. Dieses Tabellen-Leseverfahren ist jedoch sehr zeitraubend und es erfordert außerdem eine sehr große Speicherkapazität, so daß derartige Module technisch sehr aufwendig sind und deshalb sich in der Praxis nicht durchgesetzt haben.

Um den Aufwand zu verringern, wurde auch schon vorgeschlagen, für die Tabellen-Operationen Festwertspeicher zu verwenden, die beim

109843/1639

Herstellungsprozeß alle erforderlichen Mikrobefehle aufgeprägt bekommen. Dies hat jedoch den Nachteil, daß ein so organisiertes Modul entweder nur für ganz bestimmte Operationen verwendet werden kann oder daß es bei Verwendung für mehrere Zwecke äußerst redundant ist.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Struktur für ein Modul für eine Datenverarbeitungsanlage, insbesondere ein Verbindungsmodul für die Einheiten einer Datenverarbeitungsanlage anzugeben, die es ermöglicht, daß mit relativ wenig Aufwand ein universal einsetzbares Modul geschaffen wird.

Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß auf dem Modul eine Gruppe von Eingabe-Ausgabeleitern angebracht ist, von denen jeder mit einem Register verbunden ist, denen ihrerseits Paritätsschaltungen zugeordnet sind, die die Paritätsprüfung und Paritätsbiterzeugung für die genannten Leiter übernimmt und daß die genannten Register außerdem mit einem Speicher verbunden sind, in dem sowohl Daten als auch Befehle gespeichert werden und zwar und in Abhängigkeit von einem auf dem Modul befindlichen Operationsregister, das seinerseits sowohl mit den Registern als auch mit dem Speicher verbunden ist.

Der Vorteil dieser Lösung besteht darin, daß ein derartig strukturelles Modul in einem Herstellungsprozeß hergestellt werden kann, daß es durch die Anordnung sowohl eines Speichers, eines Steuerregisters sowie verschiedenen Ein-/ und Ausgaberegistern äußerst flexibel ist, so daß der Einsatz nicht auf eine bestimmte Operation beschränkt ist und der Aufwand an Schaltungsmitteln und an Verbindungsstiften, die nach außen gehen, äußerst niedrig gehalten werden kann, so daß hiermit für die Struktur einer Datenverarbeitungsanlage ein universell einsetzbares und optimal strukturiertes Modul geschaffen wurde.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher erklärt. Es zeigen:

109843/ 1639

Docket UK 969 016

Fig. 1 ein Verbindungsmodul;

Fig. 2A und 2B zwei seriell bzw. parallel geschaltete Moduln;

^Fig· 3 als Datensammler angeordnete Verbindungsmoduln;

Fig. 4 und 5 Steuersignale für den Betrieb der in Fig. 3 gezeigten Anordnung;

Fig. 6 ein anderes Ausführungsbeispiel der Erfindung;

Fig. 7 ein Blockdiagramm eines Teiles der Bitsteuer-

und Speicherschaltung eines Verbindungsraoduls;

Fig. 8 ein Blockdiagramm eines Teiles der Speicher-

adreßschaltung eines Verbindungsmoduls und

Fig. 9 ein anderes Ausführungsbeispiel der Erfindung.

In Fig. 1 ist ein erfindungsgemäßes Verbindungsmodul 10 gezeigt, welches eine Gruppe 11 von Eingabe-Ausgabe-Leitern enthält, von denen jeder an ein entsprechendes E/A-Register 12 angeschlossen ist. Nachfolgend wird'eine Gruppe von Leitern als E/A-Leitung bezeichnet. Im Verbindungsmodul 10 befinden sich acht E/A-Leitungen 11 aus je neun Leitern. Zu jedem E/A-Register 12 gehört eine Paritätserzeugerschaltung 13, die die Parität der Daten im E/A-Register erzeugt. Die neun Leiter einer E/A-Leitung bestehen aus acht Datenleitern und einem Paritätsleiter. Eine Paritätserzeugerschaltung 13 berechnet die Parität der hereinkommenden Daten zum Vergleich mit einem Paritätsbit und erzeugt die Parität der ausgehenden Daten durch Lieferung des Signales für den Paritätsleiter. Das Verbindungsmodul 10 enthält außerdem drei Datenhauptleitungen 14, die an jedes E/A-Register 12 zwecks Datenübertragung angeschlossen werden können, und einem Speicher 15 in einer solchen Anordnung, daß die Datenübertragung zwischen diesem Speicher und den E/A-Registern 12 stattfinden kann. Der Speicher 15 besteht aus

109843/1639

Docket UK 969 016

mehreren Wortspeicherstellen, von denen jede die Signale auf allen E/A-Leitungen 11 speichern kann. Im beschriebenen Ausführungsbeispiel verfügt der Speicher 15 über fünf Wortspeicherstellen mit je 72 Bits. Die Bitpositionen 0-8 der Speicherstelle sind dem E/A-Register 0, die Bitpositionen 9-17 dem E/A-Register 2 usw. zugeordnet.

Das Modul 10 wird vollständig durch extern erzeugte und an die Anschlüsse oder Stifte des Moduls angelegte Signale gesteuert. Die Nummer der zu einem Element des Moduls gehörigen Stifte ist in den Zeichnungen eingekreist. Die Steuerschaltung für die E/A-Register 12 und die Hauptleitungen 14 ist in Fig. 1 durch Block 16, die Steuerschaltung für den Speicher 15 durch den Block 17 dargestellt.

Die Stifte einschl. der Daten-E/A-Stifte für das Modul 10 werden anschließend aufgeführt und die zu jedem Stift gehörende Funktion beschrieben.

Jedes E/A-Register 12 verfügt über 14 zugehörige Stifte PO - P13, von denen vier an die Steuerschaltung 16 angeschlossen sind, welches eine Gesamtzahl von 32 E/A-Steuerstiften für die Schaltung 16 ergibt.

Die Stifte PO - P7 sind Datenstifte, an welche die acht Datenbitleiter einer Leitung 11 entsprechend angeschlossen sind.

Der Stift P8 ist der Paritätsstift, an welchen der Paritätsleiter einer Leitung 12 angeschlossen ist.

Der Stift P9 ist ein zweiter Paritätsstift und ist erregt, wenn die Parität der Stifte PO - P8 gerade ist. Die Stifte P9 sind in Fig. 1 mit den Leitern 13A von der Paritäts-Erzeugerschaltung 13 verbunden dargestellt.

Stift PlO ist ein Lesesteuerstift, Stift 11 ein Schreibsteuerstift.

Docket UK 969 016 109843/1639

Die Stifte P12 und P13 empfangen Signale, die eine der mit den Zahlen 0-11 numerierten Hauptleitungen 14 darstellen. Kommen an die Stifte P12 und P13 keine Signale, bedeutet das, daß keine Hauptleitung benutzt wird. Das Signal auf dem Stift P12 stellt die untere der binären Stellen dar.

Wenn der Stift PlO erregt ist, wird das E/A-Register 12 zurückgestellt, an welches die E/A-Leitung 11 angeschlossen ist, und es werden die auf der Leitung 11 befindlichen Daten zusammen mit dem von den Paritätsschaltungen 13 erzeugten Paritätsbit in das Register gesetzt. Die Zustände der Stifte P8 und P9 werden verglichen und ein Paritätsfehlersignal abgegeben, wenn sie sich voneinander unterscheiden.

Wenn der Stift Pll und außerdem mindestens einer der beiden Stifte P12 und P13 erregt ist, wird der Inhalt des E/A-Registers ausschl. des Paritätsbits auf die durch den Zustand der Stifte P12 und P13 angegebene Hauptleitung getrieben.

Wenn der Stift Pll erregt ist, wird der Inhalt des E/A-Registers 12 auf die Leitung 11 gegeben. Wenn außerdem durch Signale auf den Stiften P12 und P13 eine Hauptleitung 14 angegeben ist, wird das E/A-Register von dieser Hauptleitung gesetzt, Parität erzeugt und der Registerinhalt auf die Leitung 11 gegeben.

Wenn beide Stifte PlO und Pll erregt sind, wird das E/A-Register 12 mit Parität auf O zurückgesetzt. Wenn außerdem eine Hauptleitung angegeben ist, empfängt der Registerabschnitt nach der Rückstellung die Daten auf der Hauptleitung mit Parität, über die Leitung 11 erfolgt keine Ein- oder Ausgabe.

Zum Speicher 15 gehören zwölf Speicherfunktions-Steuerstifte SO SIl. Die Speichersteuerung 17 umfaßt ein Schieberegister, welches auch Speicherwort-Wahlregister (SWSR) genannt wird und über so viele Stufen verfügt, wie Wortregister im Speicher vorhanden sind, wobei jede Stufe die Adressierschaltung für ein anderes Wortre-

Docket ÜK 969 016 109843/1639

gister treibt. Wenn eine Stufe eine binäre 1 enthält, wird das zugehörige Wortregister adressiert. Eine Anzahl von Wortregistern kann gleichzeitig adressiert werden, wodurch dieselben Daten aus den E/A-Registern 12 in jedes adressierte Wortregister geschrieben werden, wenn eine Speichereingangsfunktion oder eine Speicherausgangsfunktion ausgeführt wird, wobei die ODER-Funktion der Daten in jedem adressierten Wortregister auf das E/A-Register 12 auszulesen ist.

Die Stifte SO - S4 empfangen Signale, welche einen binären Wert anzeigen, der parallel in das SWSR geladen werden kann.

Der Stift S5 veranlaßt im erregten Zustand die Benutzung der laufenden Einstellung des SWSR zur Adressierung des Speichers 15.

Stift S6 veranlaßt im erregten Zustand das Laden des Wertes auf den Stiften SO - S4 in das SWSR zur Verwendung bei der Adressierung des Speichers 15.

Von den Stiften S5 und S6 ist jeweils nur einer erregt; wenn keine Speicherfunktion erforderlich ist, ist keiner erregt.

Stift S7 wird nur wirksam, wenn einer der Stifte S5 oder S6 erregt ist. Wenn in diesem Falle S7 auch erregt ist, wird eine Speichereingangsfunktion ausgeführt, oder wenn S7 abgeschaltet ist, wird eine Speicherausgangsfunktion ausgeführt.

Stift S8 veranlaßt im erregten Zustand die Verschiebung des Inhaltes des SWSR in einer gegebenen Richtung um eine Stufe.

Stift S9 veranlaßt im erregten Zustand eine Verschiebung des Inhaltes des SWSR um eine Stufe in der Richtung, die der Verschieberichtung entgegengesetzt ist, welche durch den Stift S8 bewirkt wurde.

Im erregten Zustand zeigt der Stift SlO an, daß eine binäre 1 als

109843/1639 Docket UK 969 016

Ergebnis einer "NÄCHSTE"-Operation am Ende des SWSR ausgeschoben wurde.

Der Stift SIl zeigt im erregten Zustand an, daß als Ergebnis einer "VORIGE"-Operation eine binäre 1 am anderen Ende des SWSR ausgeschoben wurde. Die Operationen "NÄCHSTE" oder "VORIGE" können mit oder ohne Speichereingangs- oder -ausgangsfunktion erfolgen.

Schließlich ergeben die Modul-Steuerstifte MO - M3 eine Gesamtzahl von 16 Stiften, die an die Steuerschaltung 17 angeschlossen sind.

Der Stift MO verhindert im erregten Zustand den Ablauf einer Operation im Modul 10. Sobald das Signal vom Stift MO genommen wird, werden die Signale auf den anderen Stiften in das Modul geleitet und eine Operation ausgeführt.

Stift Ml ist der Belegungsstift und ist erregt, wenn das Modul arbeitet oder der Ausführungssperrstift MO erregt ist.

Die Stifte MO und Ml sind Synchronisierstifte, durch welche verschiede Moduln 10 miteinander verbunden werden können. Die Fig. 2A zeigt die parallele Synchronisation von drei Moduln 10. Die Leitung 21 ist mit den Stiften MO und Ml aller drei Moduln verbunden und führt im abgeschalteten Zustand einen positiven Spannungspegel. In diesem Zustand sind alle drei Stifte MO erregt, und die Moduln können nicht arbeiten. Wenn die Leitung 21 zur Einnahme eines negativen Spannungspegels veranlaßt wird, beginnt die synchronisierte Operation der drei Moduln. Belegungssignale werden von den Stiften Ml als positive Spannungssignale abgegeben, und in Anbetracht der Rückkopplung zu den Stiften MO kann kein Modul eine neue Operation beginnen, solange eines der Moduln noch arbeitet. Fig. 2A zeigt die Verbindungen 22 und 23 zwischen den Moduln und damit die Möglichkeit, die E/A-Leitungen 11 miteinander zu verbinden.

Docket UK 969 016 109843/1639

Fig. 2B zeigt, wie drei Moduln 10 seriell miteinander verbunden werden können. Eine Leitung 24 liefert ein normalerweise positives Signal auf den Stift MO des ersten Moduls der Serie. Der Stift Ml eines jeden Moduls ist mit dem Stift MO des nächsten Moduls der Reihe über die Leitungen 25 bzw. 26 verbunden. Das "BELEGT"-Signal vom Stift Ml des letzten Moduls der Reihe erscheint auf einer Leitung 27. Das Signal auf der Leitung 24 ist normalerweise positiv und hält das erste Modul der Serie ausgeschaltet, und wenn dieses Signal abfällt, wird das Modul zur Ausführung einer Operation eingeschaltet, während welcher das Signal auf der Leitung 25 positiv ist und das zweite Modul der Reihe abgeschaltet hält. Derselbe Vorgang läuft zwischen dem zweiten und dritten Modul ab. Daten können über die in Reihe geschaltete Kette wie durch eine Leitung 28 geleitet werden, und außerdem kann das Ausgangssignal eines Moduls ein Steuersignal für das nächste Modul in der Reihe bilden. Das ist schematisch in Fig. 2B durch die Leitung 29 gezeigt, die mit den Stiften S des zweiten Moduls der Reihe verbunden sein kann.

Fig. 3 zeigt eine Anordnung von sechs Verbindungsmoduln 31 - 33, welche die Verbindungsschaltung zwischen einem Datenspeicherregister (SDR) 37 einerseits, welches das E/A-Register eines großen Datenspeichers ist, und dem Rest des Datenverarbeitungssystems andererseits bilden. Für dieses' Beispiel wird die Benutzung von Verbindungsmoduln angenommen, und es wird weiterhin angenommen, daß der Hauptspeicher Mikrioinstruktionen enthält, die sich sowohl auf ein Steuerprogramm als auch auf ein Fehlersuchprogramm beziehen, welches aufgerufen wird, wenn ein Fehler festgestellt wird, und welches so ausgelegt ist, daß sich die Bedeutung der Stellen des Fehlersuchprogrammes von der Bedeutung derselben Stellen im Steuerprogramm unterscheidet. Mikroinstruktionen zur Fehlersuche müssen daher anders decodiert werden als Mikroinstruktionen für das Steuerprogramm. Dieser Vorgang wird mit Neuinterpretation bezeichnet. Der Hauptspeicher arbeitet mit acht Datenbytes von je acht Bits, und die Mikroinstruktionen sind ebenfalls acht Bytes lang, der Rest des Datenverarbeitungssy-

Docket UK 969 016 1098A3/1639

Sternes arbeitet jedoch mit Datenreihen von nur zwei Bytes Länge.

In Fig. 3 sind die acht Bytepositionen des SDR 37 mit SDRO - SDR 7 bezeichnet und die acht E/A-Leitungen 11, von denen jede bekanntlich aus acht Bitleitungen besteht, sind auf jedem der Moduln 31-36 mit O - 7 bezeichnet. Die externen Anschlüsse zu den Moduln sind folgende:

E/A-Leitungen O und 1 der Moduln 31, 32, 35 und 36 sind mit je einer anderen Byteposition des SDR 37 verbunden;

E/A-Leitungen 0-3 des Moduls 33 sind mit SDRO - SDR3 entsprechend verbunden;

E/A-Leitungen 0-3 des Moduls 34 sind mit SDR4 - SDR7 verbunden;

E/A-Leitungen 2 und 3 der Moduln 31, 32, 35 und 36 führen die acht Bytes COO - C07 einer Steuer-Mikroinstruktion;

E/A-Leitungen 4 und 5 der Moduln 31, 32, 35 und 36 führen die acht Bytes DlO - D17 der Fehlersuch-Mikroinstruktion;

E/A-Leitungen 6 der Moduln 31, 32, 35 und 36 sind miteinander verbunden und liefern das Datenbyte DBO zur Verarbeitung durch das übrige System;

E/A-Leitungen 7 der Moduln 31, 32, 35 und 36 sind miteinander verbunden und liefern das Datenbyte DBl zur Verarbeitung durch das übrige System;

Byte KO von den Datenschlüsseln ist mit den E/A-Leitungen 4 der Moduln 33 und 34 verbunden, Byte Kl mit den E/A-Leitungen 5 der Moduln 33 und 34; das Bildbyte DYO kommt von den E/A-Leitungen 6 der Moduln 33 und 34 und das Byte DYl von den E/A-Leitungen 7 der Moduln 33 und 34.

109843/1639

Eine Verwendungsmöglichkeit der in Fig. 3 gezeigten Anordnung wird anschließend im Zusammenhang mit den Fign. 4 und 5 erklärt. Fig. 4 zeigt den Leseprozeß der normalen Steuer-Mikroinstruktion und eine Umschaltung auf den Fehlersuchbetrieb, wenn die Mikroinstruktion neu interpretiert werden muß. Die Moduln 33 und 34 werden nicht benutzt, und es kann angenommen werden, daß nur der Ausführungssperrstift MO auf diesen Moduln erregt ist. Fig. 5 zeigt das Anlegen der Steuersignale an die Stifte PlO und P13, die zu jeder E/A-Leitung gehören, und an die Stifte S5 und S9, die den Speicher während der vier Operationszyklen I - IV der Verbindungsmoduln steuern. Während des Zyklus I werden die auf die E/A-Leitung 0 der Moduln 31 - 32, 35 und 36 durch die geraden Bytepositionen des SDR 37 gesetzten Daten in die E/A-Register 0 und auf die Hauptleitung 01 gesetzt und die auf die E/ALeitung 1 derselben Moduln durch die ungeraden Bytepositionen des SDR 37 gesetzten Daten werden in die E/A-Register 1 und auf die Hauptleitung 10 gesetzt. Der Inhalt der Register von E/A 2 und E/A 3 der Moduln wird ausgelesen und bildet die Steuer-Mikroinstruktion COO - C07. Diese Register wurden im vorhergehenden Zyklus geladen. Das Register der E/A-Leitungen 4 aller Moduln wird über die Hauptleitungen 01 von den E/A-O-Registern gesetzt, da beide Stifte PlO und Pll eingeschaltet sind. In ähnlicher Weise werden die Register der E/A-Leitungen 5 von den E/A-Registern 1 über die Hauptleitung 10 gesetzt. Das Ergebnis des ersten Zyklus besteht darin, daß die zuerst aus dem SDR 37 gelesene Steuer-Mikroinstruktion in den E/A-Registern 0 und 1 der Moduln 31, 32, 35 und 36 und den E/A-Registern 4 und 5 derselben Moduln gespeichert wird. Eine vorher in den E/A-Registern 2 und 3 gespeicherte Mikroinstruktion wird ausgelesen. Beim zweiten Zyklus werden die E/A-Register 2 und 3 von den Registern 4 bzw. 5 über die Hauptleitungen 01 und 10 gesetzt und ausgelesen, um die neue Mikroinstruktion festzulegen. Der Inhalt der Register wird ebenfalls im Speicher gespeichert. Normalerweise wird diese aus zwei Zyklen bestehende Schleife wiederholt, wenn jedoch als Ergebnis der Fehlersuche ein Fehler ermittelt wird, wird auf Fehlersuche umgeschaltet, und der Inhalt des SDR 37 ent-

Doout « x» 016 109843/1639

i i o43 ι

hält Fehlersuch-Mikroinstruktionen, die als Mikroinstruktion DlO bis D17 festgelegt werden müssen. In diesem Fall wird der erste Zyklus wiederholt (Zyklus III der Fig. 4), so daß der Inhalt der E/A-Register 2 und 3 weiter als Mikroinstruktion COO bis C08 erscheint, während die Fehlersuch-Mikroinstruktion auf den E/A-Registern 0 und 1 empfangen und in die Register 4 und 5 übertragen wird. Beim Zyklus IV wird der Inhalt der E/A-Register 4 und 5 ausgelesen und bildet die Fehlersuch-Mikroinstruktion. Der Inhalt der Register wird im Speicher gespeichert. Während einer Fehlersuch-Routine wird eine ähnliche Schleife wie bei den Zyklen I und II durchlaufen, die Funktion der E/A-Register 2 und 3 wird jedoch mit der der E/A-Register 4 und 5 vertauscht, d. h., die Daten werden aus den E/A-Registern 4 und 5 ausgelesen, während sie in den E/A-Registern 2 und 3 erhalten bleiben.

Fig. 5 zeigt die Steuersignale, die für die Verwendung der in Fig. 3 gezeigten Anordnung als Datenspeicher benötigt werden. Im Beispiel I werden der Speicher sowie die E/A-Leitungen 4 und 5 ebensowenig benutzt wie die Moduln 33 und 34. Die Bytes SDR4 und SDR5 müssen vom SDR 37 in das Verarbeitungssystem übertragen werden. Die gegenwärtig ausgeführte Steuer-Mikroinstruktion wird auf E/A 2 und E/A 3 der Moduln 31, 32, 34 und 35 aufrechterhalten, um COO - CO7 zu liefern. Die SDR-Bytes werden auf E/AO und E/Al des Moduls 35 empfangen und auf die Hauptleitungen 01 bzw. 10 getrieben. Die Register von E/A6 und E/A7 des Moduls 35 setzen die Daten auf die Huaptleitungen und bringen sie auf E/A6 und E/A7 und die Bytes DBO und DBl. Das Verfahren ist natürlich auch umkehrbar, derart, daß DBO und DBl auf die Register E/A6 und E/A7 des entsprechenden Moduls gesetzt und auf SDR 37 über E/AO und E/Al des Moduls übertragen werden können. Das ist im Fehlersuchverfahren im Beispiel II gezeigt, wenn DBO und DBl in das SDR2 bzw. SDR3 geschrieben werden. Die Fehlersuch-Mikroinstruktion wird auf den Ausgängen E/A4 und E/A5 gehalten und DBO und DBl in die Register E/A6 und E/A7 des Moduls 32 geschrieben, die dann die Daten auf die Hauptleitungen 01 bzw. 10 übertragen. Die Register von E/AO und E/Al werden veranlaßt, die Daten auf diesen Hauptleitungen

Docket OK 969 016 109843/1639

zu empfangen und sie auf die Leitungen E/AO und E/Al des Moduls 32 zu setzen, die an SDR2 bzw. SDR3 angeschlossen sind.

Die an die Steuerstifte des Verbindungsraoduls 10 angeschlossenen Steuerungen sind in konventioneller Art durch Verknüpfungsschaltungen ausgeführt und werden nicht besonders beschrieben.

Das Verbindungsmodul 10 der Fig. 1 ist vollständig extern gesteuert, was bedeutet, daß ein großer Teil der festen Zahl von auf einem gegebenen Modul verfügbaren Stiften zum Empfang der Steuersignale zugeordnet werden muß und somit die Datenhandhabungskapazität des Moduls unerwünscht niedrig liegt. Fig. 6 zeigt schematisch ein Verbindungsmodul 60, in welchem bei ungefähr der gleichen Anzahl von Stiften wie beim Modul 10 der Fig. 1 die Anzahl der E/A-Leitungen mit je 9 Bits auf 12 erhöht ist und die Anzahl der Hauptleitungen auf 6. Die E/ALeitungen 61 sind angeschlossen an Register 62, die Paritätserzeugerschaltungen 63 und einen Speicher 64. Die Leitungen 63A von den Schaltungen 63 entsprechen den Leitungen 13A der Fig. 1. Die E/A-Leitungen 61 sind durch Hauptleitungen über Kreuz gekoppelt, so daß ein Weg festgelegt werden kann zwischen einem gewählten Paar von E/A-Leitungen in irgendeiner Richtung. Das kennzeichnende Merkmal des Verbindungsmoduls 60 besteht in der Modulsteuerung 66, die ein Modulfunktionssteuerregister 67 umfaßt, welches die Steuersignale zum Betrieb des Moduls liefert. Das Register 67 kann normalerweise aus dem Speicher 64 geladen werden, außerdem können aber auch Daten von den E/A-Registern 62 in das Register 67 übertragen werden. Sowohl Speicher 64 als auch Steuerregister 67 haben eine Kapazität von 96 Bits, und die Anzahl von Datenbits auf allen E/A-Leitungen 61 und der Speicher können jede gewünschte Wortkapazität umfassen. So werden als Beispiel Speicher mit einer Kapazität von 16 und 256 Wörtern beschrieben.

Das Verbindungsmodul arbeitet in einem dreiphasigen Zyklus. Während der ersten Phase können die E/A-Register 62 von den

Docket «κ 969 O₁₆ 109843/1639

E/A-Leitungen 61 oder durch ein vom Speicher 64 ausgelesenes Wort gesetzt werden. In der zweiten Phase erfolgen interne Übertragungen über die Hauptleitungen 65, und zwei Speicheradressen werden gebildet. Die eine ist eine direkte Adresse, die aus einem Feld des Registers 67 kommt, die andere eine bedingte Adresse, die von einer Basisadresse und aus einem Maskenfeld im Register 67 zusammen mit ausgewählten Daten vom E/A-Register 62 gebildet wird. Eine der Adressen wird dazu verwendet, ein Speicherwort auszulesen, welches den nächsten Zyklus steuert, und die andere wird dazu benutzt, den Speicher zu adressieren, wenn eine Lese- oder Schreibfunktion während des nächsten Zyklus aufgerufen wird. Während der dritten Phase werden ausgewählte E/ARegister 62 auf die E/A-Leitungen 61 übertragen und alle Register in den Speicher 64 geschrieben, wenn eine Speicher-Schreiboperation angefordert wird.

Der Speicher 64 ist ein konventioneller Assoziativspeicher mit konventioneller Adressiereinrichtung 68, die Adreßdaten von der Modulsteuerung 66 empfängt und sie so decodiert, daß eine der Wortstellen im Speicher gewählt wird.

Den Bitpositionen des Modulsteuerregisters sind folgende Steuerfunktionen zugeordnet:

Bits 0-59 sind Steuerbits für die E/A-Register 62. Dabei

sind jedem Register 5 Bits zugeordnet. Als Beispiel werden die dem E/A-Register 0 zugeordneten 5 Bits beschrieben:

Bit 0: Bei 1 ist die Datenübertragung umzukehren.

Bit 1: Ein Lese-/Schreib-Steuerbit. Bei 0 und einer

zugehörigen Hauptleitungszahl gibt es eine Leseoperation an, in welcher das Register Daten von der E/A-Leitung 61 während der ersten Zykklusphase empfängt und sie während der zweiten

Docket DK 969 016 109843/1639

Phase auf die Hauptleitung setzt. Bei 1 und einer zugehörigen Hauptleitungszahl gibt es.eine Schreiboperation an, in welcher das Register Daten von der Hauptleitung während der zweiten Phase empfängt und sie während der dritten Phase auf die E/A-Leitung überträgt.

Eine Anzahl der Hauptleitungen, die von 001 110 durchnumeriert sind. Die Zahl 000 zeigt an, daß eine übertragung über Hauptleitungen nicht angefordert ist und nur auf eine E/A-Leitung zu lesen oder zu schreiben ist. Die Zahl 111 bezeichnet keine Operation mit dem E/A-Register.

Die Funktionen dar übrigen Bits ändern sich leicht mit der Größe des Speichers. Sie werden in dem Beispiel fü" den Speicher mit einer Kapazität von 256 Wörtern besoferieben und danach für das Beispiel, in welchem der Spsieiier 16 Wörter umfaßt. Die Speichergröße ist n$.ah<-\ :;.?itiseli, obwohl 16 Wörter eine angemessen© Untarqreagy äarsäusteilen scheinen.

256-Wgrt-Speicher

Bits 60 - 67: Die direkte Adresse.

Bits 68 - 87: Die bedingte Adresse.

Eine Basisadresse ist definiert durch die Bits 68 - 75. Diese Basisadresse wird durch den Inhalt des durch die Bits 84-87 definierten E/A-Registers modifiziert, wobei dieses Register die Werte 0000 - 1011 (Dezimal 0-11) einnehmen kann entsprechend der durch die Bits 76 - 83 definierten Maske. Wenn ein Maskenbit auf 1 steht, wird das bedingte Adreßbit aus dem E/ARegister genommen. Steht ein Maskenbit auf 0_f wird das bedingte

Docket UK 969 016 10 9843/1639

Adreßbit aus der Basisadresse genommen. Es folgen zwei Beispiele:

Basisadresse : 0100 0101 0001 1001

Maske : im 0000 0000 0001

E/A-Registerinhalt : UlO 1100 1111 1010

Bedingte Adresse : 1110 0101 0001 1000

16-Wort-Speicher

Zur Adressierung von 16 Wörtern werden nur 4 Bits benötigt.

Bits 60 - 63: Die direkte Adresse.

Bits 64 - 76: Die bedingte Adresse. Die Basisadresse wird in

den Bits 64-67 gehalten, die Maske in den Bits 68-71 und die Zahl des E/A-Registers in den Bits 63 - 76. In der O-Stellung zeigt Bit 72 an, daß die 4 werthohen Bits des E/A-Registers zu benutzen sind, in der Stellung 1, daß die 4 wertniederen Bits zu benutzen sind. Die 4 wertniederen Bits des Steuerregisters 67 bilden das Hauptsteuerfeld.

Bit 92: Funktionsverkettungsbit. Wenn dieses Bit auf 0

steht, ist ein externes Steuersignal bzw. der Abfall des Ausführungssperrsignales erforderlich, um einen Modulzyklus zu starten. Steht das Bit auf 1, läuft der Zyklus automatisch weiter und schaltet dadurch ein "Mikroprogramm" aufeinanderfolgender ohne externen Eingriff auszuführender Zyklen ein oder sorgt dafür, daß das Modul dieselbe Operation ausführt, bis eine bestimmte Information über die E/A-Leitungen empfangen wird.

Docket «κ 969 016 109843/163»

Bit 93: Verbindungsfunktionsadreßbit. Wenn dieses Bit

auf 0 steht, wird mit der direkten Adresse das in das Steuerregister 67 für den nächsten Zyklus zu setzende Speicherwort gewählt. Steht Bit 93 auf 1, wird dazu die bedingte Adresse benutzt. Wenn eine Speicher-Lese- oder -schreibfunktion vorgeschrieben ist, zeigt die durch das Bit 93 nicht angegebene Adresse auf das zu adressierende Speicherwort.

Bit 94: Speicherdaten-Lesebit. Wenn dieses Bit auf 1

steht, wird das adressierte Speicherwort gemäß obiger Erklärung in die E/A-Register 62 gesetzt.

Bit 95: Speicherdaten-Schreibbit. Wenn dieses Bit auf 1

steht, wird der Inhalt der E/A-Register in die gemäß obiger Erklärung adressierte Speicherstelle geschrieben.

Der Speicher wird in der ersten Phase eines Modulzyklus gelesen, und zwar vor dem E/A-Lesen und dem Speicherschreiben in der dritten Phase des Zyklus nach dem E/A-Schreiben. Somit ist es möglich, beide im selben Zyklus anzugeben, mit dem Ergebnis, daß Daten im Speicher in einem Zyklus durch externe Daten verändert werden können.

Da in einem 16 Wort großen Speicher nicht alle Bitpositionen des Steuerregisters 67 benutzt werden, kann ein weiteres Bit der Steuerung eines jeden E/A-Registers zugeordnet werden. In einem anderen Ausführungsbeispiel können separate Lese- und Schreibbits die dem Bit 1 entsprechenden Bits ersetzen. Wenn die Lese- und Schreibbits beide auf 0 stehen, erfolgt kein Eingang sum E/Ä-Register, sondern ein Ausgang auf eine vorgeschriebene Hauptleitung. Wenn die Lese- und Schreibbits beide auf 1 stehen, erfolgt kein Ausgang vom E/A-Registers, sondern es empfängt Daten von einer vorgeschriebenen Hauptleitung.

Docket UK 969 016 109843/1639

•In einem weiteren Ausführungsbeispiel kann das zusätzliche Bit dazu benutzt werden, vorzuschreiben, ob der Inhalt des E/ARegisters zur Bildung einer bedingten Adresse zu benutzen ist. Anstelle dessen oder zusätzlich zur Adressierung eines E/A-Registers mit den Bits 73 - 76 führt das Setzen des zusätzlichen Bits auf 1 dazu, den Inhalt des zugehörigen E/A-Registers mit dem Inhalt aller ähnlich markierten E/A-Register in einer ODER-Funktion zu verknüpfen, um den verändernden Teil der bedingten Adresse zu erhalten. Während die bedingte Adresse gebildet wird, sind die Hauptleitungen unbenutzt und können solange benutzt werden, wie alle E/A-Register ihre Daten auf dieselbe Hauptleitung ausgeben.

Es sind 7 Stifte für externe Steuerung vorhanden. Für die Synchronisation sind ein Ausführungssperrst!ft und ein Belegungsstift entsprechend der im Zusammenhang mit Fig. 1 gegebenen Beschreibung eines Verbindungsmoduls vorgesehen. Durch diese Stifte können Moduln, wie das in Fig. 6 gezeigte, gemäß Darstellung in den Fign. 2A und 2B miteinander verbunden werden. Ein Rückstellstift ist vorgesehen, der bei Erregung die gesamte Modulsteuerschaltung zurückstellt. Bei Abschaltung des Stiftes wird das Wort in der Speicheradresse 000 ausgelesen und ausgeführt. Für die erste Ladung des Speichers sind 4 Stifte vorgesehen. Das Funktionsregister 67 ist als Schieberegister mit seriellem Eingang von einem Datenstift ausgelegt. Die zu ladenden Daten werden synchron mit den Taktsignalen auf einem Ladetaktstift angelegt. Ein weiterer Stift, der Ladestift, wird erregt und zeigt an, daß eine Ladung erfolgt und liefert die nötigen Steuersignale. Ein vierter Stift gibt ein Anzeigesignal für das Beenden des Ladevorganges ab. Die für die erste Ladung erforderliche Technologie ist herkömmlicher Art und wird daher nicht weiter beschrieben.

Fig. 7 zeigt eine Bitposition eines E/A-Registers 62 und stellt dar, wie Daten zwischen der Bitposition, den Hauptleitungen und dem Speicher übertragen werden. Es sind zwar nur zwei Hauptlei-

Docket ok 969 016 109843/1639

tungen dargestellt, für die übrigen vier Hauptleitungen sind natürlich ähnliche Schaltungen vorgesehen. Das Datenbit wird in einer Verriegelung gespeichert, die ein ODER-Glied 71 umfaßt „ dessen Ausgangssignal eine» Eingang für ein UND-Glied darstellt, dessen Ausgangssignal 82 wiederum als Eingang auf das ODER-Glied 71 gegeben wird. Der andere Eingang zum UND-Glied 72 wird durch die Steuerleitung 73 gebildet, die normalerweise erregt ist, jedoch momentan abgeschaltet wird, wenn es sin» Schreiben in dies© Verriegelung erforderlich ist. Das ODER-Glied 72, empfängt Eingangssignale von verschiedenen anderen Quellen. Die E/A-Leitung 74 ist ein Element einer E/A-Leitung 61 (Fig_o 6). Die Leitung 74 ist über eine durch Leitungsverbindung hergestellte ODER-Verknüpfung 75 als ein Eingang an das OMD~GIieö 76 gelegt,, dessen Ausgangssignal 77 ©in Eingangssignal für das ODER-Glied 71 bildet. Die Verbindung zum Speicher erfolgt über die Leitung 78, die mit einem Eingang ame UMD-Glieebss 80 über eine ebenfalls durch Lsiti?rgsxr©sbinäung hergestellte QBKR-Verknüpfrar&g 79 merfaiiiffifle/. s,3t_t Der Ausgang 81 des ü£fD~Glie<ä®s 80 fellacst, ©ir??:" rAz.gs.ng stmi ODER-Glied 71» Die aaetesrea Einging® ^-ic —X^-Glisöos 71 kommen von den Haupt-2,©itimg@ss.₀ Si© Emifj^ ic&itaaag 001 besteht e» B. aas 11 Leitungen SSf di© is. der OBEE=-¥©skaüpfiang 84 miteinander verbunden sind, fleete Leifeöag 83 ist in ähnlicher Weise mit einer ähnlichen öBirefe L©itöagsi7erbindung hergestellten ODER-Verknüpfung in äer Bitschaitang für das Bit derselben Stelle einer jeden E/ALeitung 61 eiaes jeden der anderen Il E/A-Register verbunden. Sechs derartige Verbindungen sind vorgesehen und dadurch sechs Hauptleitungen definiert_y obwohl nur zwei solcher Leitungen in Fig. 7 geseigt sind. Die ODER-Verknüpfung 84 ist mit einem Eingang eines Antivalenzgliedes 85 verbunden, dessen Ausgang über eia UMD-Glied 86 einen Eingang 87 des ODER-Gliedes 71 bildet. Die anderen Hauptleitungen sind in ähnlicher Weise mit dem ODER-Glied 71 verbunden. Das Ausgangssignal 88 des ODER-Gliedes 71 wird über eine Leitung 89 als ein Eingangssignal auf di© nicht dargestellte Paritätserzeugerschaltung und über ein© Leitung 90 als ein Eingangssignal auf das bereits beschrie-

Docket UK 969 016 109843/1639

bene UND-Glied 72 sowie zu einer Antivalenzschaltung 91 und über eine Leitung 92 als Eingangssignal auf die UND-Glieder 93 und 94 geleitet. Das Ausgangssignal des Antivalenzgliedes 91 dient als Eingangssignal für die UND-Glieder 95 und 96. Eine Umkehrsteuerleitung 97 ist als Eingang mit den Antivalenzgliedern 91 und 85 und den entsprechenden Schaltungen in den Verknüpfungen der Hauptleitungen zum ODER-Glied 71 verbunden. In Fig_t. 7 sind die anderen Eingänge zu den-UND-Gliedern, die noch nicht beschrieben wurden, mit den Nummern 98 bis 103 bezeichnet.

Um Daten von der E/A-Leitung in das E/A-Register zu schreiben, wird das Eingangssignal 73 zum UND-Glied 72 momentan abgeschaltet, um die Verriegelung zu löschen, und dann zusammen mit dem Eingangssignal 101 zum UND-Glied 76 wieder eingeschaltet. Das Daten darstellende Signal auf der Leitung 74 wird somit zum ODER-Glied 71 über die Leitung 77 geleitet und erregt die Leitungen 88, 90 und 82 genauso wie die Leitung 74. Um den Inhalt des E/A-Registers auf die E/A-Leitung zu lesen, wird das Eingangssignal 98 über die Leitung 92 und die durch Leitungsverbindung hergestellte ODER-Verknüpfung 75 zur Leitung 74. Um Daten zwischen dem Speicher und dem E/A-Register zu übetragen, wird eine ähnliche Schaltungsanordnung benutzt. Wenn Daten vom Speicher zu übertragen sind, wird das Eingangssignal 73 momentan abgeschaltet und dann zusammen mit dem Eingangssignal 102 wieder eingeschaltet. Das Signal auf der Leitung 78 wird somit auf die Verriegelung übertragen. Die übertragung in der anderen Richtung über die ODER-Verknüpfung 79 erfolgt durch Erregung des Einganges 99 des UND-Gliedes 94.

Am Beispiel der Hauptleitung 001 wird die Verbindung der Hauptleitungen mit dem E/A-Register erklärt. Um Daten von der Hauptleitung zu empfangen, wird das Eingangssignal 73 momentan abgesenkt und das Eingangssignal 103 zum UND-Glied 86 angehoben. Unter der Annahme, daß die Umkehrsteuerleitung 97 nicht erregt ist, werden die Daten dann durch die Signalpegel auf den Leitungen 83 dargestellt und über die ODER-Verknüpfung 84 zum

Docket UK 969 016 109843/1639

Eingang 87 des ODER-Gliedes 71 geleitet. Wenn Daten von mehr als einem E/A-Register auf die Hauptleitung gesetzt wurden, ist das Signal auf der Leitung 87 die ODER-Funktion dieser Daten. Wenn die Umkehrsteuerleitung 96 erregt ist, kehrt das Antivalenzglied 85 die von der ODER-Verknüpfung 84 kommenden binären Signale um. Ein Antivalenzglied liefert bekanntlich ein 1-Ausgangssignal nur, wenn eines seiner beiden Eingangssignale ebenfalls eine 1 darstellt. Zur Datenübertragung auf der Hauptleitung in echter Form wird der Eingang 100 des UND-Gliedes 95 eingeschaltet, wodurch das Signal auf der Leitung 88, welches den Dateninhalt der Verriegelung darstellt, über die ODER-Verknüpfung 84 auf die Leitungen 83 geleitet wird. Wenn die Daten in invertierter Form zu übertragen sind, wird die Umkehrsteuerleitung 97 erregt und dadurch die Antivalenzschaltung 91 betätigt.

Die Einrichtungen zur Erregung der Steuereingänge 73 und 95 bis 103 werden nicht beschrieben. Bei diesen Eingängen handelt es sich effektiv um die Ausgänge eines konventionellen Decodierers, dessen Eingangssignale durch Taktsignale und die Daten im Funktionssteuerregister 67 gebildet werden.

Die Ausgangsleitung 89 des ODER-Gliedes 71 ist als Eingangsleitung mit der entsprechenden Bitposition der Paritätserzeugungsschaltung 63 verbunden.

Fig. 8 zeigt eine Stelle des Speicheradreßregisters 68 der Fig. 6. Die Daten im Funktionsregister 67 definieren bekanntlich zwei Speicheradressen, eine direkte und eine bedingte Adresse. Entsprechend dem Wort einer Verknüpfungsfunktionsadresse (CFA) wird mit dem Bit 1 der Adressen das Speicherwort gewählt, welches in das Funktionsregister 67 zum Steuern des nächsten Modulzyklus gelesen wird, und mit der anderen Adresse werden bei Bedarf Daten zwischen den E/A-Registern und dem Speicher im nächsten Zyklus übertragen. Die bei der Wahl des Wortes für das Funktionsregister benutzte Adresse wird die Funktionsadresse und

Docket UK 969 016 109843/1639

die Adresse der Stelle im Speicher, zwischen welcher und dem E/ARegister Daten übertragen werden soll, wird die Datenadresse genannt .

Jede Stelle des Speicheradreßregisters umfaßt eine Datenadreßverriegelung 110 und eine Funktionsadreßverriegelung 111. Ein UND-Glied 112 und ein ODER-Glied 113 verbinden die Verriegelung 111 mit einer Ausgangsleitung 114, die die Eingangssignale für die Stelle der konventionellen Adressierschaltung liefert, welche nicht dargestellt ist. Ein UND-Glied 115 verbindet die Verriegelung 111 mit dem ODER-Glied 113 und somit mit der Ausgangsleitung 114. Die Verriegelung 110 besteht aus einem ODER-Glied 116 und einem UND-Glied 117. Der Ausgang 118 des ODER-Gliedes 116 ist als jeweils ein Eingang an die UND-Glieder 117, 112 und 119 angeschlossen. Die Eingänge zum ODER-Glied 116 sind der Ausgang 120 des UND-Gliedes 117 und die Ausgänge 121 und 122 der UND-Glieder 123 bzw. 124. Das UND-Glied 123 leitet das direkte Adreßbit, welches vom Funktionsregister über die direkte Adreßleitung 125 empfangen wird. Das UND-Glied 124 leitet das bedingte Adreßbit, welches von der bedingten AdreBerzeugerschaltung 126 über eine Leitung 127 empfangen wird. Die Funktionsadreßverriegelung 11 besteht aus einem ODER-Glied 128 und einem UND-Glied 129. Der Ausgang 130 des UND-Gliedes 129 stellt einen Eingang zum ODER-Glied 128 dar, während der Ausgang 131 des ODER-Gliedes 128 als ein Eingang an das UND-Glied 129 und das UND-Glied 115 angeschlossen ist. Der andere Eingang zum ODER-Glied 128 ist die Ausgangsleitung des UND-Gliedes 119. Eine Funktionsadreß-Steuerleitung 132 ist als ein Eingang an das UND-Glied 119 und über einen Inverter 131 als ein Eingang an das UND-Glied 117 sowie als ein Eingang an das UND-Glied 134 angeschlossen. Der andere Eingang des UND-Gliedes 134 ist eine Adreß-Steuerleitung 135. Der Ausgang 136 des UND-Gliedes 134 ist als Eingang mit dem UND-Glied 124 und über einen Inverter 137 mit dem UND-Glied 123 verbunden. Die bedingte Adreßerzeugerschaltung 126 besteht aus UND-Gliedern 138 und 139. Das UND-Glied 138 empfängt als

Docket UK 969 O₁₆ 109843/1639

einen Eingang eine bedingte Bitleitung 140 und eine Maskenbitleitung 141. Die Leitung 141 ist außerdem über einen Inverter

142 als Eingang mit dem UND-Glied 139 verbunden. Der andere Eingang zum UND-Glied 139 ist eine Basisadreßleitung 143. Die nicht bezeichneten Eingänge zu den UND-Gliedern 112, 115 und 117, 123 und 124 empfangen Taktsignale zu entsprechenden Zeitpunkten in einem Verbindungsmodulzyklus. Die Taktsignale werden auf konventionelle Weise zu Zeitpunkten erzeugt, die durch die nachfolgende Beschreibung der Arbeitsweise der in Fig. 8 gezeigten Schaltung festgelegt werden.

Das Bedingungsadreßbit wird aus den Daten auf der Bedingungsbitleitung 140, der Maskenbitleitung 141 und der Basisbitleitung

143 gebildet. Die Leitung 140 empfängt Daten von einer gegebenen Hauptleitung, der sog. Bedingungshauptleitung.

Das Bedingungsbit wird auf die Leitung 140 übertragen von einem E/A-Register 61, welches durch die Bits S3 bis 87 des Funktionsregisters 67 über eine Hauptleitung angegeben ist, die den Bedingungsdaten zugeordnet ist.

Die Bits auf der Maskenbitleitung 141 und der Basisbitleitung 143 kommen gemäß obiger Erklärung vom Funktionsregister. Wenn das Maskenbit eine 1 ist, wird das UND-Glied 138 eingeschaltet, und das Bedingungsbit erscheint auf der Leitung 127. Ist das Maskenbit 0, schaltet der Inverter 142 das UND-Glied 139 ein, und das Basisbit erscheint auf der Leitung 127. Das Bedingungsadreßbit ist ein Eingang zum UND-Glied 123, während das direkte Adreßbit ein Eingang auf der Leitung 125 zum UND-Glied 123 ist. Die Auswahl des in die Funktionsadreß-Verriegelung 111 zu setzenden Bits erfolgt entsprechend dem Signal auf der Leitung 135, welches von der Bitposition 93 des Funktionsregisters 67 abgeleitet wird. Wenn das Signal auf der Leitung 135 eine 1 ist, wird das UND-Glied 136 eingeschaltet, und wenn die Leitung 132 erregt ist, wird das UND-Glied 124 durch das Ausgangssignal des UND-Gliedes 136 so eingeschaltet, daß das Bedingungsadreß-

Docket UK 969 016 10 9 8 4 3/1639

bit auf der Leitung 127 über die Leitung 122, ODER-Glied 116, Leitung 118 und das UND-Glied 119, welches ebenfalls durch Erregung der Leitung 132 eingeschaltet wurde, auf das ODER-Glied 128 und somit in die Funktionsadreß-Verriegelung geleitet wird. Der Inverter 133 verhindert die Betätigung des UND-Gliedes 117, so daß die Verriegelung 110 außer Bertrieb ist. Wenn das Signal auf der Leitung 132 abfällt, schalten die Inverter 133 und 137 die UND-Glieder 123 und 117 ein, und das direkte Adreßbit wird in die Verriegelung 110 eingegeben. Wenn das Signal auf der Leitung 135 0 ist, wird durch Erregung der Leitung 132 das direkte Adreßbit auf der Leitung 125 durch die Verriegelung 110 in die Funktionsadreß-Verriegelung 111 geleitet. Zu entsprechenden Zeitpunkten wird in einem Verbindungsmodulzyklus zuerst das UND-Glied 115 eingeschaltet, um den Inhalt der Verriegelung 110 über das ODER-Glied 113 auf die zu einem konventionellen Adreßdecodierer führende Leitung 114 und dann zu einem späteren Zeitpunkt des Zyklus, wenn das UND-Glied 112 eingeschaltet ist, auf den Decodierer zu leiten.

Bei den bisher beschriebenen Ausführungsbeispielen wurde versucht, ein Allzweck-Verbindungsmodul zu liefern, d. h., ein Modul, welches bei Verdrahtung in einer Schaltung zahlreiche Operationen übernehmen kann.

Fig. 9 zeigt ein Verbindungsmodul 150, welches eine Modifikation des im Zusammenhang mit Fig. 1 beschriebenen Moduls darstellt. Modul 150 umfaßt 10 E/A-Leitungen 151, die an entsprechende E/A-Register 152 angeschlossen sind. Zu jedem E/A-Register 152 gehört eine Paritätserzeugerschaltung 153. Leitungen 154 von den Schaltungen 153 entsprechen den Leitungen 13A der Fig. 1. Die E/A-Register können über 5 Hauptleitungen 155 angeschlossen werden und stehen außerdem mit einem Speicher 156 in Verbindung. Wie bei dem in Fig. 1 gezeigten Ausführungsbeispiel sind ein Speicherwort-Wahlregister 157, eine Speichersteuerschaltung 158 und eine Modulsteuerschaltung 159 vorgesehen. Die Funktionen dieser Steuereinheiten sind dieselben,

Docket UK 969 016 1 0 9 8 A 3 / 1 6 3 9

wie sie im Zusammenhang mit Fig. 1 beschrieben wurden. Der Unschied zwischen dem Modul der Fig. 9 und dem der Fig. 1 besteht in den vorgesehenen E/A-STeuerregistern 160, von denen eines für jedes E/A-Register 152 vorgesehen ist. Ein Steuerregister 160 enthält Daten, die eine Operation oder eine Kombination von Operationen definieren, welche mit Daten im zugehörigen E/A-Register 152 vorzunehmen sind. Daten im Steuerregister lassen sich nur beim ersten Laden verändern und nicht während der Benutzung des Verbindungsmoduls. Eine Steuerleitung 161 von jedem Steuerregister ist mit einem Stift auf dem Verbindungsmodul verbunden und wird bei jedem Modulzyklus abgefragt. Wenn eine Steuerleitung 161 erregt ist, werden die durch das angeschlossene Steuerregister 160 definierten Operationen auf dem zugehörigen E/A-Register 152 ausgeführt. Wenn eine Steuerleitung 161 nicht erregt ist, wird während dieses Zyklus auf dem zugehörigen E/A-Register 152 keine Operation ausgeführt.

Eine mögliche Anordnung eines Steuerregisters 160 wird anschließend als Beispiel beschrieben.

Ein Register 160 hat 11 Bitpositionen:

Bits 0-2 steuern die Eingangsfunktionen des E/A-Registers.

Bit 0 steuert die Rückstellung des E/A-Registers.

Bit 1 bestimmt, ob Daten auf der Leitung 151 in das

Register zu lesen sind.

Bit 2 bestimmt, ob Daten aus dem Speicher 156 in

das Register zu lesen sind.

Alle drei Steuerungen sind voneinander unabhängig, so daß im Extremfall am Ende einer Eingabephase ein E/A-Register eine

Docket üK 969 016 1 0 9 8 A 3 / 1 6 3 9

Überlagerung von Daten im Register am Anfang des Zyklus mit Daten von der Leitung 151 und Daten von dem Speicher 156 enthalten kann.

Bits 3-8 steuern die übertragungsfunktionen des E/ARegisters.

Bits 3-5 definieren die Hauptleitungsnummer im Bereich

001 - 101, wenn eine Hauptleitung zu verwenden ist, oder stehen auf 000, wenn keine Übertragung gefordert wird. Die Bits 6-8 werden in diesem Fall ignoriert.

Bit 6 gibt an, ob die Übertragung von oder zu der

Hauptleitung erfolgen soll.

Bit 7 gibt an, ob Daten bei der Übertragung umzukehren sind.

Bit 8 gibt an, ob das E/A-Register beim Datenempfang vor der Datenübertragung zurückzustellen ist.

Bits 9 u. 10 steuern die Ausgabefunktionen-des E/A-Registers.

Bit 9 gibt an, ob der Inhalt des Registers auf die

E/A-Leitung 151 zu übertragen ist.

Bit 10 gibt an, ob der Inhalt des Registers in den

Speicher zu schreiben ist.

Die drei Funktionsgruppen sind so angeordnet, daß sie während der drei Phasen eines Modulzyklus ablaufen.

Die Register 160 sind seriell als Schieberegister geschaltet, Docket UK 969 016 109843/1R39

und Daten werden unter Steuerung der Ladesteuerschaltung 162 in Fig. 9 gemäß obiger Beschreibung geladen. In Fig. 9 sind die Zahlen der zu jedem Modulelement gehörenden Stifte eingekreist. Da zur Steuerung der E/A-Register weniger Stifte erforderlich sind, wurde die Anzahl der E/A-Leitungen 151 von 8 im Ausführungsbeispiel der Fig. 1 auf IO im Ausführungsbeispiel der Fig. 9 erhöht und die Anzahl der Hauptleitungen von 3 auf 5 für ein Modul mit derselben Anzahl von Stiften.

In einem anderen Ausführungsbeispiel können für jedes E/A-Register drei Steuerregister 160 vorgesehen werden, wobei durch jedes Register eine andere Operationsgruppe definiert wird. Die Steuerung erfolgt über binäre Signale auf zwei Leitungen 161. Wenn die Eingangssignale beide O sind, wird keine Operation verlangt. Wenn die Signale von O verschieden sind, wird entsprechend dem dargestellten Wert eines der Steuerregister 160 für den laufenden Modulzyklus gewählt.

Das Interpretationsprinzip läßt sieh auch auf das in Fig. 6 gezeigte intern gesteuerte Yerbindungsmodul anwenden. Das Modul ist gemäß der Beschreibung im Zusammenhang mit Fig. 6 mit zusätzlichen 6 E/A-Steuerregistern ausgerüstet, die mit den im Zusammenhang mit Fig. 9 beschriebenen Registern 160 identisch sind, wobei lediglich die externe Steuerleitung 161 weggelassen wird. Es wird angenommen, daß das interpretierende Verbindungsmodul einen Speicher von 16 Wörtern hat. Die Funktionssteuerregister haben 96 Bitpositionen. Die Steuerung des Moduls und des Speichers erfolgt wie vorher beschrieben, jedoch sind auch im Funktionssteuerregister zwei 12 Bit große E/ASteuerfelder vorgesehen. Die Bitpositionen in diesen Steuerfeldern werden so interpretiert, wie es für die Steuerregister 160 beschrieben wurde. Jedes E/A-Register verfügt über 4 Bitpositionen 0-3, die seiner Steuerung zugeordnet sind. Bit 0 ist das Interpretations-Steuerbit. Steht Bit 0 auf 0, steuern die Bits 1-4 das E/A-Register direkt. Bit 1 gibt eine Leseoder Schreiboperation an und die Bits 2 und 3 eine bei der Da-

Docket UK 969 026 109843/1639

tenübertragung zu benutzende Hauptleitung. Wie vorher erfolgt keine Datenübertragung, wenn die Bits 2 und 3 beide auf 0 stehen. Obwohl nur drei Hauptleitungen und keine Umkehrung zur Auswahl zur Verfügung stehen, reicht diese einfache Steueranordnung für viele Zwecke aus. Wenn Bit 0 auf 0 steht, geben die Bits 1 - 3 an, wo die Steuerbits für das E/A-Register zu finden sind. Wenn die Bits auf 000 stehen, wird eines der Steuerfelder im Funktionsregister benutzt, und wenn die Bits auf 001 stehen, wird das andere Steuerfeld benutzt. Wenn die Bits einen der Werte 010 bis 111 annehmen, geben sie eines der 6 E/A-Steuerregister an. Diese Anordnung setzt voraus, daß zu einem gegebenen Zeitpunkt 6 vorbestimmte Operationen für ein E/A-Register zur Verfügung stehen und daß während eines Zyklus 2 für diesen Zyklus kennzeichnende zusätzliche Operationen verfügbar sind.

Ein wichtiges Merkmal aller beschriebenen Verbindungsmoduln ist die Paritatsprüfeinrichtung. Dazu kann jede geeignete Paritätserzeugerschaltung benutzt werden, wie z. B. die im Zusammenhang mit Fig. 6 beschriebene Schaltung. In dieser Schaltung wird die Parität durch einen in einer von zwei Leitungen fließenden Strom dargestellt. Die Schaltung hat eine Stufe für jede Stelle, für welche die Parität geprüft wird, und die Leitungen laufen durch alle Stufen der Schaltung. Wenn eine Stelleeine binäre 1 enthält, wird der Strom von der Leitung, in welcher er beim Eintritt in die dieser Stelle entsprechende Stufe floß, auf die andere Leitung umgeschaltet. Wenn eine Stelle eine binäre O enthält, wird der Stromfluß nicht umgeschaltet. Um eine ungerade Parität zu erzeugen, liefert ein Stromgenerator Strom auf die erste Leitung, wenn angenommen wird, daß der Stromfluß in einer ersten der beiden Leitungen eine binäre 1 darstellt. Wenn die Anzahl von Einsen.in den geprüften Stellen gerade ist, führt beim Verlassen der letzten Stufe die erste Leitung einen Strom und stellt ein Paritätsbit von 1 dar. Anderenfalls führt die andere Leitung den Strom und stellt ein Paritätsbit von 0 dar.

Docket UK 969 016 109843/1639

Claims

PATEN TA N SPR O CHE

universell einsetzbares Verbindungsroodul zur Verbindung der Einheiten, insbesondere Ein-/ und Ausgabeeinheiten miteinander und mit anderen Teilen einer Datenverarbeitungsanlage, dadurch gekennzeichnet, daß auf dem Modul (10) eine Gruppe von Eingabe-Ausgabeleitern (11) angebracht ist, von denen jeder mit einem Register (12) verbunden ist, denen ihrerseits Paritätsschaltungen (13) zugeordnet sind, die die Paritätsprüfung und Paritätsbiterzeugung für die genannten Leiter übernimmt und daß die genannten Register außerdem mit einem Speicher (15) verbunden sind, in dem sowohl Daten als auch Befehle gespeichert werden und zwar in Abhängigkeit von einem auf dem Modul befindlichen Operationsregister (16 und 17), das seinerseits sowohl mit den Registern als auch mit dem Speicher verbunden ist.
2. Universell einsetzbares Verbindungsmodul nach Anspruch 1, dadurch gekennzeichnet, daß sowohl dem Speicher (15) als auch den Registern (12) ein getrenntes Steuerregister (17 bzw. 16) zugeordnet ist.
3. Universell einsetzbares Verbindungsmodul nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß für jedes E/ARegister (152) ein getrenntes Steuerregister (160) vorhanden ist.
4. Universell einsetzbares Verbindungsmodul nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Register (160) als Schieberegister ausgebildet sind und unter Steuerung von Ladesteuerschaltungen (162) geladen werden.
5. Universell einsetzbares Verbindungsmodul nach den Ansprü-Docket UK 969 016 109843/16 3-9

chen 1 bis 4, dadurch gekennzeichnet, daß als Paritätsprüfeinrichtung (13) an sich bekannte Paritatsprüfschaltungen auf dem Modul (10) angeordnet sind.

Docket UK 969 016 109843/1S39

Leers erte