DE1499722C2 - Einrichtung zur Modifizierung von Informationswörtern - Google Patents
Einrichtung zur Modifizierung von InformationswörternInfo
- Publication number
- DE1499722C2 DE1499722C2 DE1499722A DE1499722A DE1499722C2 DE 1499722 C2 DE1499722 C2 DE 1499722C2 DE 1499722 A DE1499722 A DE 1499722A DE 1499722 A DE1499722 A DE 1499722A DE 1499722 C2 DE1499722 C2 DE 1499722C2
- Authority
- DE
- Germany
- Prior art keywords
- bits
- address
- memory
- control
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/265—Microinstruction selection based on results of processing by address selection on input of storage
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Machine Translation (AREA)
Description
Die Erfindung betrifft eine Einrichtung zur Modifizierung von Informationswörtern, insbesondere
Steuerwörtern, die einen Adressenteil besitzen, der die Adresse des nächsten, dem Speicher zu entnehmenden
Wortes enthält, bestehend aus einem Speicher mit zugeordnetem Adressen- und Ausgaberegister
und einer Datenquelle.
Die Einrichtung dient insbesondere zur Modifizierung der Abläufe von Mikroprogrammfolgen, wodurch
eine flexiblere Verwendung von elektronischen Datenverarbeitungsanlagen, für welche diese Steuereinrichtungen
dienen, ermöglicht wird. Der moderne Trend bei der Entwicklung von elektronischen Datenverarbeitungsanlagen
zielt auf die Erzeugung von Computern unterschiedlicher Größe, die jedoch untereinander kompatibel sein sollen. Es sollen somit
große und kleine Datenverarbeitungsanlagen die gleiche Programmiersprache verwenden, so daß sie
mit den gleichen Programmen betrieben werden können. Um nun kleine Computer herzustellen, die mit
großen Computern kompatibel sind, ist es notwendig, in den kleinen Rechnern komplizierte Steuermechanismen
vorzusehen, die aber dadurch die an sie gestellten Forderungen bezüglich geringer Betriebskosten
im allgemeinen nicht erfüllen können.
Zur Erzielung einer maximalen Flexibilität bei der Steuerung, verbunden mit geringen Gerätekosten, hat
sich die Verwendung der Mikroprogrammierung bei den kleinen Systemen allgemein durchgesetzt. Will
man daher das kleinstmögliche System mit einer voll befriedigenden Verarbeitungskapazität entwerfen,
dann muß man von einer sehr komplizierten Mikroprogrammsteuerung Gebrauch machen.
Die Mikroprogrammierung wird im allgemeinen
ίο durch einen Steuerspeicher oder einen Decoder in
der Art verwirklicht, daß jeder Operationsschritt automatisch einen neuen Operationsschritt nach sich
zieht, wobei die aufeinanderfolgenden Schritte mit Hilfe von Verzweigungsoperationen irgendwie verändert
werden können. Es ist in diesem Zusammenhang für die Modifizierung der Mikroprogrammfolge
bereits bekannt, wahlweise einzelne Daten oder Datenbits auf der Sammelleitung eines Computers
oder Adreßbits zu verwenden. Der Steuerspeicher, in dem sich das Mikroprogramm befindet, ist im
allgemeinen entweder ein gewöhnlicher Lese-Schreib-Speicher oder aber ein Festwertspeicher.
Einrichtungen zur Adressenmodifikation von Steuerwörtern sind an sich bekannt. So ist beispielsweise
in der Zeitschrift »Elektronische Rechenanlagen«, 1960, H. 3, S. 117 bis 128, ein Aufsatz
mit dem Titel: »Zur Simultanarbeit bei Digitalrechnern« von F. R. Güntsch und W. Händler erschienen,
in dem in Fig. 12 eine Operationssteuerung angegeben ist, bei der eine Adressenmodifikation des
nächsten Steuerwortes durch eine Information k oder / möglich ist. Die Modifikation der Adresse
kann aber nur so durchgeführt werden, daß sie für das nächste Steuerwort χ oder y ist.
Diese Einrichtung hat wie alle bisher bekannten Einrichtungen den Nachteil, daß die Modifikation
immer nur nach ein und derselben logischen Funktion erfolgt. Dieser Nachteil wirkt sich besonders bei
Kleinsystemen aus, von denen verlangt wird, daß sie mit größeren Systemen kompatibel sind. Der hohe
technische Aufwand, der für die Flexibilität eines Datenverarbeitungssystems bisher erforderlich war,
kann bei Kleinsystemen nicht mehr, ohne deren Wirtschaftlichkeit in Frage zu stellen, zugelassen
werden.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Einrichtung zur Mikroprogrammspeicherung
anzugeben, die bei hoher Flexibilität bezüglich der Kosten außerordentlich wirtschaftlich ist.
Für eine Einrichtung zur Modifizierung von Speicherwörtern, insbesondere Steuerwörtern, die einen
Adressenteil ber.tzen, der die Adresse des nächsten dem Speicher zu entnehmenden Wortes enthält, bestehend
aus einem Speicher mit zugeordneten Adressen- und Ausgaberegistern und einer Datenquelle,
besteht die Erfindung darin, daß eine Modifizierschaltung zur auswählbaren Art der logischen Verknüpfung
(z. B. UND, ODER, EXKLUSIV-ODER), zumindest eines Teiles der im ausgelesenen Speicherwort
enthaltenen jeweils nächsten Adresse mit zumindest einem Teil der Datenquelle und eine Steuerschaltung,
die mit der Modifizierschaltung verbunden ist, für die Erzeugung der Selektionssignale für die
Art der logischen Verknüpfung aus einem bestimmten Teil des ausgelesenen Speicherwortes vorgesehen
sind.
Eine Ausgestaltung dieser Einrichtung besteht darin, daß die Datenquelle aus mehreren Datenquellen
3 4
(ζ. B. mehrere Stufen des Arbeitsregisters) besteht, das logische »UND« oder das logische »ODER« ver-
von denen jeweils eine für die selektive Verknüpfung wenden, gestatten die Untersuchung auf das Vorhan-
von einer weiteren Steuerschaltung ausgewählt wird. densein einzelner Bits oder Gruppen von Bits, ohne
Die Einrichtung kann in sehr günstiger Weise da- jedoch infolge der Maskierung alle Bitkombinations-
durch erweitert sein, daß abhängig von dem Opera- 5 möglichkeiten auszuschöpfen. So sei beispielsweise
tionsteil eines Speicherwortes von der Steuerschal- angenommen, daß eine ODER-Maske verwendet
tung über entsprechende Steuersignale auch angebbar wird, um nur die niedrigstelligen Bits zu untersu-
ist, daß keine logische Verknüpfung durchgeführt chen. Die Maske sei beispielsweise 1110. Die an-
und die Adressen ohne Modifizierung entschlüsselt körnenden Daten ergeben daher infolge der Verknüp-
werden sollen. io fung mit der Maske die Form 1110 oder 1111. Zur
Die Vorteile der vorliegenden Erfindung gegen- Überprüfung der hochstelligen Bits muß die Maske
über den bekannten Mikroprogrammsteuereinrich- zu Olli gewählt werden, so daß sich als resultietungen
bestehen darin, daß bestimmte Adressen-Bits rende Werte entweder Olli oder 1111 ergeben,
der als nächstes auszuführenden Instruktion entwe- Durch das Überprüfen entweder der hochstelligen
der unverändert bleiben oder aber logisch mit be- 15 Bits oder der niedrigstelligen Bits kann sich ein Endstimmten
Datenbits einer Datenquelle verknüpft wer- wert von 1111 ergeben. Betrachtet man nun, was
den können, wodurch die Flexibilität der Steuerung, die Verknüpfung mit einer UND-Maske ergibt, wenn
bei verhältnismäßig geringen Gerätekosten, gesteigert die niedrigstelligen Bits untersucht werden, so müßte
werden kann. hier eine Maske mit dem Wert 0 0 01 verwendet wer-
Ferner schafft die Einrichtung der Erfindung die 20 den, so daß sich als Endresultat entweder 0 0 01 oder
Möglichkeit weiterer Maskierungen, wodurch eine 0000 ergibt. Zur Überprüfung der hochstelligen
Reihe neuer Eingangsfunktionen am Mikropro- Bits müßte die Maske 10 0 0 verwendet werden, die
grammspeicher erzeugt wird, wodurch die Flexibilität dann entweder 100 0 oder 0 0 0 0 ergeben würde,
der Anordnung weiter gesteigert wird. Auf diese Weise könnten wieder, wenn eine UND-
Im folgenden wird ein Ausführungsbeispiel der 25 Maske für die Überprüfung sowohl der hochstelligen
Erfindung an Hand der Zeichnungen beschrieben; als auch der niedrigstelligen Bits verwendet würde,
es zeigt sich das Resultat 0 0 0 0 ergeben. Deshalb werden die
Fig. 1 ein vereinfachtes Blockschaltbild einer Kombinationen der beiden Arten von Masken verSteuereinrichtung,
einer kleinen Datenverarbeitungs- wendet, um eine Sättigung zu vermeiden. So kann
anlage, in welcher Steuerschaltungen vorhanden sind, 30 beispielsweise die ODER-Maske dazu benutzt werwelche
die »USE«-Instruktion entsprechend der Er- den, die niedrigstelligen Bits, die als Resultat 1110
findung verarbeiten können, oder 1111 ergeben, zu prüfen. Die UND-Maske
F i g. 2 ein schematisches Blockschaltbild der kann dann dazu dienen, die hochstelligen Bits zu
(»USE«-)Modifizierschaltung, die in der Einrichtung überprüfen (die als Resultat die Werte 10 0 0 oder
nach F i g. 1 verwendet wird und 35 0 0 0 0 ergeben).
Fig. 3 ein schematisches Blockdiagramm eines Andererseits dient die exklusive ODER-Funktion
Teiles des Operations-Decoders, welcher ebenfalls in der Änderung von Bits infolge der Anwesenheit eines
der Einrichtung nach F i g. 1 eingebaut ist. Datenbits. Eine bereits bekannte Anwendnug wird
Zur Durchführung der Steuerfunktionen einer für die Modulo 2 Addition zwischen Datenbits und
Reihe von Steuerschaltungen in der Einrichtung nach 4° Adressen-Bits verwendet, wobei die Adressen-Bits
der Erfindung wird eine Reihe von »USE«-Mikro- indikativ für frühere Ergebnisse sind, die durch Zu-
instruktionen als Teil des Mikroinstruktionssatzes griff zu dem Festwertspeicher ROS gewonnen wurden,
des kleinen datenverarbeitenden Systems verwendet. F i g. 1 zeigt nun eine Steuerspeichereinrichtung 20,
Diese Instruktionen stellen Kommandos dar, welche welche einen Festwertspeicher 22, ein Ausgaberegister
der Steuereinrichtung angeben, daß sie die Daten, 45 24 für den Festwertspeicher und einen Wortauswahl-
die zu ihr übertragen werden, dazu verwendet werden decoder 26 zur Steuerung der Auswahl von einem
sollen, die Adresse der nächsten Instruktion zu modi- von drei Instruktionswörtern (IWA, IWB, IWC) aus
fizieren. dem Festwertspeicherwort enthält. Die Steuerspeicher-
Bei dem gewählten Ausführungsbeispiel werden einrichtung 20 enthält ebenfalls ein Adressenregister
drei »USE«-Instruktionen verwendet. Durch jede 50 28 für den Festwertspeicher und die niedrigstelligen
dieser Instruktionen werden die Daten, welche über und hochstelligen Binär-Decoder 30, 32, welche zur
die Hauptdatensammelleitung 36 des Rechners über- Decodierung der Adressen-Bits vorgesehen sind,
tragen werden, logisch (konjunktiv, disjunktiv oder wenn die Schaltkreise des Festwertspeichers direkt
antivalent) mit den Adressen-Bits der nächsten In- angesprochen werden sollen.
struktion kombiniert, so daß auf diese Weise ein 55 Das Ausgaberegister 24 für die Ausgangsdaten des
anderer Satz von Adressen-Bits der nächsten Instruk- Festwertspeichers ist unterteilt, so daß verschiedene
tion, entsprechend der ausgewählten logischen Ver- Bitkombinationen desselben auf verschiedene Schaltknüpfung,
entsteht. Deshalb gibt die mit »UOX« be- kreise geschaltet werden können. So können beizeichnete
Mikroinstruktion an, daß die Daten aus spielsweise die Bits 10 bis 17 direkt auf die entspredern
durch das Z-FeId spezifizierten Register dis- 60 chenden Bitpositionen des Adressenregisters 28 gejunktiv
mit den Adressen-Bits der nächsten Instruk- schaltet werden. Diese enthalten die hochstelligen
tion verknüpft werden. Die mit »UXX« bezeichnete Adressen-Bits 10 bis 15 der Adresse der nächsten
Mikroinstruktion gibt an, daß die Bits dieses Re- Instruktion und die Wortauswahlbits 16 und 17 der
gisters antivalent (exklusives ODER) mit den Adresse der nächsten Instruktion. Die niedrigstelligen
Adressen-Bits der nächsten Instruktion verknüpft 65 Bits 18 bis 21 der Adresse der nächsten Instruktion
werden. werden vom Ausgaberegister 24 des Festwertspeichers
Der Zweck, dem die verschiedenen Instruktionen zu der (»USE«-)Modifizierschaltung 34 übertragen
dienen sollen, ist unterschiedlich. Verknüpfungen, die (F i g. 2 zeigt die Modifizierschaltung 34). Die vor-
5 6
stehend genannten Bits können in der Modifizier- tung 38 bestimmt wird. Die Aufgabe der Operationsschaltung 34 mit einer gleichen Anzahl von Bits auf steuerung ist es, zu erkennen, ob eine »USE«-Opeder
Hauptdatensammelleitung 36 des Rechners ent- ratioa und welche von diesen Operationen ausgeführt
sprechend des Typs der »USE«-Instruktion ver- werden soll.
knüpft oder unverändert zu der niedrigstelligen Bit- 5 Die Decodierung der »USE«-Instruktion erfolgt in
position des Adressenregisters 28 übertragen werden. einem besonderen Teil der Steuerschaltung 38, wel- I
Die Bits 1 bis 9 des Ausgaberegisters 24 werden in eher in Fig. 3 ausführlicher dargestellt ist. Zur Ver- |
den verschiedensten Kombinationen zu verschiedenen einfachung der Schaltung erzeugt die Steuerschaltung !
Teilen einer Steuerschaltung 38 übertragen. Diese 38 auch dann ein geeignetes Signal, wenn eine ;
Steuerschaltung dient der Entschlüsselung des Ope- io »USE«-Instruktion nicht vorliegt. i
rationsschlüssels OP, einschließlich einer Steuerung R Die in F i g. 3 dargestellte UND-Schaltung 50 lie-
zur Rückstellung und nachfolgenden Einstellung der fert dann ein Ausgangssignal, wenn die in dem Aus- [
Arbeitsregister 44, einer Steuerung K zur Auswahl gaberegister 24 enthaltene Information die Bits 1, 2
verschiedener Funktionen von Ein-Ausgabe-Geräten und 3 nicht enthält. Die Eingangsleitungen dieser I
E/A und der Steuerung G zur Durchschaltung der 15 UND-Schaltung führen demgemäß zu den entspre- !
Daten von ausgewählten Stufen des Arbeitsregisters chenden Stufen des Ausgaberegisters 24. Das Aus- j
44 auf eine Datensammelleitung. Die Steuerstufe R gangssignal des UND-Tores 50 wird über die Leitung j
ist mit einer Steuerstufe 48 verbunden, die als Puffer- 52 zu einem von jeweils vier Eingängen der UND-register
ausgeführt ist, so daß diese Steuerstufe noch Schaltungen 54, 55 und 56 übertragen. Jede dieser
die Steuerung der Stufen des Arbeitsregisters 44 zu 20 UND-Schaltungen spricht auf eine von verschiedeeinem
bereits sehr spaten Zeitpunkt innerhalb eines nen Kombinationen der Bits 4, 5 und 6 der im Re- J
Zyklus ermöglicht. gister 24 gespeicherten Information an, so daß die -J.
Der Operationsschlüssel OP in der Steuerschaltung Signale auf ihren Ausgangsleitungen für eine von drei i j
38, welcher zur Angabe der drei »USE«-Instruktio- »USE«-Instruktionen repräsentativ sind. Die UND-nen
oder zur Anzeige dafür vorgesehen ist, daß keine 25 Schaltung 54 spricht an, wenn alle drei Bits 4 bis 6 in
dieser Instruktionen vorliegt und damit, daß andere dem Ausgaberegister 24 vorhanden und die Bits 1 j
Bitkombinationen Mikroinstruktionen entschlüsseln, bis 3 nicht vorhanden sind. Das Ausgangssignal der j
ist in F i g. 3 dargestellt. Der Ausgang der Steuer- UND-Schaltung 54 auf der Leitung UOR ist für die ;
schaltung 38 ist ebenso wie die Taktsteuerung 40 ODER-Verknüpfungsform der »USE«-Instruktion
über die Steuerung genannte Systemsteuerung mit 30 repräsentativ. Die UND-Schaltung 55 spricht an bei
verschiedenen Teilen des Rechners verbunden. Zu der Anwesenheit der Bits 4 bis 6 und der Abwesendiesen
Teilen gehören ein Hauptspeicher 42, Arbeits- heit der Bits 5 im Festwertspeicher 24. In diesem
register 44, eine Erhöhungsschaltung (ES) 46 sowie Fall erzeugt sie auf der Leitung UAX ein Signal, wel- j
andere in F i g. 1 nicht dargestellte, für den Rechner ches für die UND-Verknüpfung der »USE«-Instruk- j
jedoch benötigte Teile. Wie aus F i g. 1 zu sehen ist, 35 tion repräsentativ ist. Schließlich spricht die UND- j
ist die Art des Rechners für die Erfindung ohne Schaltung 56 auf das Vorhandensein der Bits 5 |
große Bedeutung; die Einheiten 42, 44 und 46 sollen und 6 und die Abwesenheit des Bits 4, an, so daß sie i
nur die wichtigsten Abschnitte des Datenflusses eines auf der Leitung UXX ein Signal erzeugt, welches für
Rechners verdeutlichen, welcher den Gegenstand der die exklusive ODER-Verknüpfung der »USE«-In-Erfindung
benutzt. 40 struktion repräsentativ ist. Die in F i g. 3 gezeigte
Während des Betriebes wird in jedem Mikro- Steuerschaltung 38 kann auch Schaltungen zur Deinstruktionszyklus
von dem Festwertspeicher 22 ein codierung anderer Bitkombinationen enthalten, wie
Speicherwort bereitgestellt, welches drei Instruktions- es der untere Teil der F i g. 3 zeigt. Über den Einwörter
(IWA, IWB und IWC) enthält, von denen gang ABK der Steuerschaltung werden die anderen
eines von dem Wortauswahldecoder 26 ausgewählt 45 Bitkombinationen übertragen. Diese erstellt auf den
wird, so daß entweder 22 oder 16 Bits zu dem Aus- Ausgangsleitungen /ίΟΡ-Signale, welche für andere
gaberegister 24 übertragen werden. Wenn ein 16 Bit Operationen repräsentativ sind. Schließlich enthält
langes Wort (IWA) ausgewählt wurde, dann bleiben die Steuerschaltung auch noch eine ODER-Schaltung
die Bits 10 bis 15 des Ausgaberegisters 24 unbeein- 58, die bei Anwesenheit der Bits 1 bis 3 anspricht
flußt. 50 und auf der Leitung V ein Signal erzeugt, wel-
Im darauffolgenden Zyklus wird ein Speicherwort ches in Kombination mit den Signalen auf den Leiim
Festwertspeicher 22 in Abhängigkeit von dem tungen UOR bis UXX bei der Operation der in
Vorhandensein der Bits 10 bis 21 ausgewählt. Diese F i g. 2 gezeigten Modifizierschaltung 34 verwendet
Abhängigkeit erstreckt sich auch auf die Bits 0 wird.
bis 3 der Datensammelleitung 36, wenn eine »USE«- 55 In F i g. 2 ist dargestellt, wie eine Reihe von EinInstruktion
ausgeführt wird. Daher bestimmt jeder gangsleitungen des Adressenregisters 28, die den Bits
Zyklus, zumindest teilweise, die Adresse des nach- 18 bis 21 der Festwertspeicheradresse zugeordnet
sten Zyklus. Jeder Zyklus bringt auch die Operations- sind, über entsprechende ODER-Schaltungen 60 bis
bits 1 bis 9 sowohl für die Steuerung der Modifizier- 62, von denen jede über vier UND-Schaltungen 64
schaltung 34 als auch für die Steuerung der übrigen 60 bis 71 angesteuert wird, mit Steuersignalen versorgt
Teile des Rechners, 42, 44, 46, hervor. werden. Die UND-Schaltungen 67 und 71 besitzen
Gemäß einem weiteren Merkmal der Erfindung vorgeschaltete exklusive ODER-Schaltungen 72 und
besitzt die Schaltung nach Fig. 1 die Fähigkeit, die 73. Die Aufgabe der ODER-Schaltungen60 bis 62
Bits 18 bis 21 des Ausgaberegisters 24 zu modifizie- und ihrer zugeordneten Eingangsschaltungen 64 bis
ren, bevor diese Bits zur Adressierung des nächsten 65 73 ist es, die Übertragung der Ausgaberegisterbits 18
Zyklus verwendet werden. Dieses geschieht in Ab- bis 21 ohne Veränderung, oder aber die Verknüpfung
hängigkeit von einer Operationssteuerung, die von dieser Bits mit den zugeordneten Bits auf der Datendem
Operationsdecoder innerhalb der Steuerschal- Sammelleitung 36 entweder in ODER-, UND- oder
Exklusiver-Form zu ermöglichen. Um die Übertragung
der Bits des Ausgaberegisters ohne Modifizierung zu gestatten, wenn keine »USE«-Instruktion
durchgeführt werden soll, muß die ODER-Schaltung 74 über die Leitung Z7 ein besonderes Signal von der
Steuerschaltung 38 erhalten, damit auf diese Weise die UND-Schaltungen 64 und 68 geöffnet werden
können. Dann erst können die besonderen Bits des Ausgaberegisters über die ODER-Schaltungen 60 bis
62 die entsprechenden Ausgangssignale auf den Eingangsleitungen des Adressenregisters 28 erzeugen. Die
ODER-Schaltung 74 spricht auch auf ein Signal auf der Leitung UOX an. Ihr Ausgangssignal wird zu
den UND-Schaltungen 64 und 68 während einer »USE-ODER«-Instruktion übertragen, so daß die
ODER-Schaltungen 60 bis 62 ein Signal entweder von diesen UND-Schaltungen oder von den UND-
Schaltungen 65 bis 69, entsprechend den zugeordneten Bits auf der Datensammelleitung, empfangen.
Die UND-Schaltungen 66 bis 70 erfordern die Anwesenheit entsprechender Bits sowohl von dem Ausgaberegister
24 als auch von der Datensammelleitung 36 zusammen mit einem Signal auf der Leitung UAX,
um so eine der betreffenden ODER-Schaltungen 60 bis 62 während einer »USE-UND«-Instruktion zu betreiben.
In ähnlicher Weise gestattet ein Signal auf der Leitung UXX, daß die UND-Schaltungen 67 bis
71 ein Signal von einer der zugeordneten exklusiven ODER-Schaltungen 72 bis 73 übertragen, wenn ein
entsprechendes Bit von der Datensammelleitung oder aus dem Festwertspeicherregister vorliegt. Während
einer »USE-EXKLUSIV-ODER«-Instruktion darf allerdings nur eine der beiden vorstehend genannten
Bedingungen vorliegen.
Hierzu 1 Blatt Zeichnungen 209 522/416
Claims (3)
1. Einrichtung zur Modifizierung von Informationswörtern, insbesondere Steuerwörtern, die
einen Adressenteil besitzen, der die Adresse des nächsten, dem Speicher zu entnehmenden Wortes
enthält, bestehend aus einem Speicher mit zugeordnetem Adressen- und Ausgaberegister und
einer Datenquelle, dadurch gekennzeichnet,
daß eine Modifizierschaltung (34 in Fi g. 1) zur auswählbaren Art der logischen Verknüpfung
(z. B. UND, ODER, EXKLUSIV-ODER), zumindest eines Teils (z. B. Bits 18 bis 21) der
im ausgelesenen Speicherwort enthaltenen jeweils nächsten Adresse mit zumindest einem Teil der
Daten (z. B. bestimmte Bits eines Datenwortes) der Datenquelle (Leitung 36) und eine Steuerschaltung
(OP, 38), die mit der Modifizierschaltung verbunden ist, für die Erzeugung der Selektionssignale
für die Art der logischen Verknüpfung aus einem bestimmten Teil (z. B. Bits 1 bis 6) des ausgelesenen Speicherwortes, vorgesehen
sind.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Datenquelle (36 in Fig. 1)
aus mehreren Datenquellen (Stufen des Arbeitsregisters 44) besteht, von denen jeweils eine für
die selektive Verknüpfung von einer weiteren Steuerschaltung (X-REG. 48) ausgewählt wird.
3. Einrichtung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß abhängig von dem
Operationsteil (z. B. Bits 1 bis 6) eines Speicherwortes von der Steuerschaltung (OP, 38 in
Fig. 1) über entsprechende Steuersignale auch angebbar ist, daß keine logische Verknüpfung
durchgeführt und die Adressen ohne Modifizierung entschlüsselt werden sollen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US502195A US3391394A (en) | 1965-10-22 | 1965-10-22 | Microprogram control for a data processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1499722B1 DE1499722B1 (de) | 1972-05-25 |
DE1499722C2 true DE1499722C2 (de) | 1975-05-22 |
Family
ID=23996763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1499722A Expired DE1499722C2 (de) | 1965-10-22 | 1966-10-11 | Einrichtung zur Modifizierung von Informationswörtern |
Country Status (10)
Country | Link |
---|---|
US (1) | US3391394A (de) |
AT (1) | AT267229B (de) |
BE (1) | BE688707A (de) |
CH (1) | CH442429A (de) |
DE (1) | DE1499722C2 (de) |
ES (1) | ES332386A1 (de) |
FR (1) | FR1497334A (de) |
GB (1) | GB1107486A (de) |
NL (1) | NL158627B (de) |
SE (1) | SE329033B (de) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH486071A (de) * | 1967-03-31 | 1970-02-15 | Kienzle Apparate Gmbh | Speicherprogrammierte elektronische Rechenmaschine und Verfahren zu deren Betrieb |
US3493936A (en) * | 1967-05-04 | 1970-02-03 | Ncr Co | Low cost high capability electronic data processing system |
US3478322A (en) * | 1967-05-23 | 1969-11-11 | Ibm | Data processor employing electronically changeable control storage |
US3544972A (en) * | 1967-12-13 | 1970-12-01 | California Computer Product In | Digital plotting system |
US3541528A (en) * | 1969-01-06 | 1970-11-17 | Ibm | Implicit load and store mechanism |
US4558411A (en) * | 1969-05-19 | 1985-12-10 | Burroughs Corp. | Polymorphic programmable units employing plural levels of sub-instruction sets |
US3983541A (en) * | 1969-05-19 | 1976-09-28 | Burroughs Corporation | Polymorphic programmable units employing plural levels of phased sub-instruction sets |
US3983539A (en) * | 1969-05-19 | 1976-09-28 | Burroughs Corporation | Polymorphic programmable units employing plural levels of sub-instruction sets |
US3631400A (en) * | 1969-06-30 | 1971-12-28 | Ibm | Data-processing system having logical storage data register |
BE757967A (fr) * | 1969-10-25 | 1971-04-23 | Philips Nv | Memoire pour microprogramme |
JPS4939852B1 (de) * | 1969-11-19 | 1974-10-29 | ||
US3700873A (en) * | 1970-04-06 | 1972-10-24 | Ibm | Structured computer notation and system architecture utilizing same |
US3675214A (en) * | 1970-07-17 | 1972-07-04 | Interdata Inc | Processor servicing external devices, real and simulated |
US3702988A (en) * | 1970-09-14 | 1972-11-14 | Ncr Co | Digital processor |
US3696340A (en) * | 1970-11-09 | 1972-10-03 | Tokyo Shibaura Electric Co | Microprogram execution control for fault diagnosis |
US3713108A (en) * | 1971-03-25 | 1973-01-23 | Ibm | Branch control for a digital machine |
US3916387A (en) * | 1971-04-23 | 1975-10-28 | Ibm | Directory searching method and means |
US3728689A (en) * | 1971-06-21 | 1973-04-17 | Sanders Associates Inc | Program branching and register addressing procedures and apparatus |
US3704448A (en) * | 1971-08-02 | 1972-11-28 | Hewlett Packard Co | Data processing control system |
US3728690A (en) * | 1971-08-26 | 1973-04-17 | Honeywell Inf Systems | Branch facility diagnostics |
BE795789A (fr) * | 1972-03-08 | 1973-06-18 | Burroughs Corp | Microprogramme comportant une micro-instruction de recouvrement |
US4011547A (en) * | 1972-07-17 | 1977-03-08 | International Business Machines Corporation | Data processor for pattern recognition and the like |
US3959777A (en) * | 1972-07-17 | 1976-05-25 | International Business Machines Corporation | Data processor for pattern recognition and the like |
US3878514A (en) * | 1972-11-20 | 1975-04-15 | Burroughs Corp | LSI programmable processor |
GB1443064A (en) * | 1973-07-18 | 1976-07-21 | Int Computers Ltd | Microprogramme unit for a data processor |
FR2249596A5 (de) * | 1973-10-24 | 1975-05-23 | Honeywell Bull Soc Ind | |
IT1002275B (it) * | 1973-12-27 | 1976-05-20 | Honeywell Inf Systems | Sistema di elaborazione dati a piu canali di ingresso uscita a risorse orientate per livelli di servizio distinti e interrompi bili |
US3860908A (en) * | 1974-02-04 | 1975-01-14 | Honeywell Inf Systems | Rom multiple code conversion apparatus |
US3938103A (en) * | 1974-03-20 | 1976-02-10 | Welin Andrew M | Inherently micro programmable high level language processor |
US3958227A (en) * | 1974-09-24 | 1976-05-18 | International Business Machines Corporation | Control store system with flexible control word selection |
US4016546A (en) * | 1974-10-30 | 1977-04-05 | Motorola, Inc. | Bus switch coupling for series-coupled address bus sections in a microprocessor |
US4032896A (en) * | 1974-10-30 | 1977-06-28 | Motorola, Inc. | Microprocessor having index register coupled to serial-coupled address bus sections and to data bus |
US4040035A (en) * | 1974-10-30 | 1977-08-02 | Motorola, Inc. | Microprocessor having index register coupled to serial-coupled address bus sections and to data bus |
US3990054A (en) * | 1974-11-05 | 1976-11-02 | Honeywell Inc. | Microprogram organization techniques |
US4084229A (en) * | 1975-12-29 | 1978-04-11 | Honeywell Information Systems Inc. | Control store system and method for storing selectively microinstructions and scratchpad information |
JPS52119832A (en) * | 1976-04-01 | 1977-10-07 | Toshiba Corp | Electroinc calculator of microprogram control system |
US4047247A (en) * | 1976-04-07 | 1977-09-06 | Honeywell Information Systems Inc. | Address formation in a microprogrammed data processing system |
US4156925A (en) * | 1976-04-30 | 1979-05-29 | International Business Machines Corporation | Overlapped and interleaved control store with address modifiers |
US4101967A (en) * | 1976-05-19 | 1978-07-18 | Tendy Electronics Co. | Single bit logic microprocessor |
US4047245A (en) * | 1976-07-12 | 1977-09-06 | Western Electric Company, Incorporated | Indirect memory addressing |
US4327407A (en) * | 1979-02-26 | 1982-04-27 | Sanders Associates, Inc. | Data driven processor |
JPS5619150A (en) * | 1979-07-25 | 1981-02-23 | Fujitsu Ltd | Microprogram control system |
JPS5654546A (en) * | 1979-10-08 | 1981-05-14 | Hitachi Ltd | Arithmetic device |
US4771281A (en) * | 1984-02-13 | 1988-09-13 | Prime Computer, Inc. | Bit selection and routing apparatus and method |
US5454088A (en) * | 1985-11-15 | 1995-09-26 | Mitsubishi Denki Kabushiki Kaisha | Microprogram control device for controlling data path section including designation of instruction cycle values |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL243168A (de) * | 1957-12-23 | |||
NL262931A (de) * | 1960-03-29 | |||
NL267513A (de) * | 1960-07-25 | |||
NL271109A (de) * | 1960-11-07 | |||
US3261000A (en) * | 1961-12-22 | 1966-07-12 | Ibm | Associative memory logical connectives |
DE1160222B (de) * | 1962-01-04 | 1963-12-27 | Siemens Ag | Schaltungsanordnung zur Adressenmodifikation bei einer programmgesteuerten digitalen Rechenmaschine |
NL301901A (de) * | 1963-01-30 | 1900-01-01 | ||
US3325785A (en) * | 1964-12-18 | 1967-06-13 | Ibm | Efficient utilization of control storage and access controls therefor |
-
1965
- 1965-10-22 US US502195A patent/US3391394A/en not_active Expired - Lifetime
-
1966
- 1966-08-25 GB GB38140/66A patent/GB1107486A/en not_active Expired
- 1966-10-10 AT AT944166A patent/AT267229B/de active
- 1966-10-11 DE DE1499722A patent/DE1499722C2/de not_active Expired
- 1966-10-11 FR FR8077A patent/FR1497334A/fr not_active Expired
- 1966-10-18 ES ES0332386A patent/ES332386A1/es not_active Expired
- 1966-10-21 CH CH1534766A patent/CH442429A/de unknown
- 1966-10-21 SE SE14378/66A patent/SE329033B/xx unknown
- 1966-10-21 BE BE688707D patent/BE688707A/xx not_active IP Right Cessation
- 1966-10-21 NL NL6614995.A patent/NL158627B/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
ES332386A1 (es) | 1967-08-01 |
NL6614995A (de) | 1967-04-24 |
DE1499722B1 (de) | 1972-05-25 |
US3391394A (en) | 1968-07-02 |
AT267229B (de) | 1968-12-27 |
SE329033B (de) | 1970-09-28 |
GB1107486A (en) | 1968-03-27 |
FR1497334A (fr) | 1967-10-06 |
NL158627B (nl) | 1978-11-15 |
CH442429A (de) | 1967-08-31 |
BE688707A (de) | 1967-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499722C2 (de) | Einrichtung zur Modifizierung von Informationswörtern | |
EP0097725B1 (de) | Einrichtung im Befehlswerk eines mikroprogrammgesteuerten Prozessors zur direkten hardwaregesteuerten Ausführung bestimmter Instruktionen | |
DE2364408C3 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE69124437T2 (de) | Verfahren und Vorrichtung zum Umkehren von Byteordnung in einem Rechner | |
DE2755273C2 (de) | ||
DE68928213T2 (de) | Inhaltadressierte Speicherzellenanordnung | |
DE2555963A1 (de) | Einrichtung zur funktionsmodifizierung | |
DE68907518T2 (de) | Inhaltsadressierte Speicheranordnung. | |
DE2524046C2 (de) | Elektronische Datenverarbeitungsanlage | |
DE2907181A1 (de) | Befehlssatz-modifizierregister fuer einen datenprozessor | |
DE1549523B2 (de) | Datenverarbeitungsanlage | |
DE1499203B1 (de) | Schaltungsanordnung zum Speicherschutz bei Datenverarbeitungsanlagen mit Simultanbetrieb | |
DE2505384A1 (de) | Steuerteil fuer eine elektronische datenverarbeitungsanlage | |
DE2719635A1 (de) | Anordnung fuer eine erweiterung einer mikroprogrammsteuerung einer datenverarbeitungsanlage | |
DE2234867A1 (de) | Anordnung in datenverarbeitungsanlagen zum steuern der verarbeitung zweier voneinander unabhaengiger programme | |
DE2532125C2 (de) | Modularbaustein für Datenverarbeitungsanlagen | |
DE2908691A1 (de) | Digitalrechner | |
DE2718110A1 (de) | Datenverarbeitungseinheit | |
DE2900586C2 (de) | Anordnung zum Decodieren von Codewörtern variabler Länge | |
DE2551741A1 (de) | Datenverarbeitungseinrichtung | |
DE1115488B (de) | Datenverarbeitungssystem | |
DE2245284A1 (de) | Datenverarbeitungsanlage | |
DE2747304A1 (de) | Einrichtung zur mikrobefehlssteuerung | |
DE2723706A1 (de) | Einrichtung zum adressenvergleich | |
DE68926915T2 (de) | Informationsverarbeitungsgerät und -methode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |