DE68922142T2

DE68922142T2 - Verfahren und Vorrichtung zur Aufzeichnung und Wiedergabe von Zwischenzeilensignalen.

Info

Publication number: DE68922142T2
Application number: DE68922142T
Authority: DE
Inventors: Larry G Phillips
Original assignee: Philips Electronics North America Corp
Current assignee: Philips North America LLC
Priority date: 1988-06-15
Filing date: 1989-06-09
Publication date: 1995-11-02
Anticipated expiration: 2009-06-10
Also published as: FI92538B; HK164496A; EP0346980A2; ATE121252T1; EP0346980A3; FI892865A; DE68922142D1; KR900001251A; JPH0233272A; CA1321017C; KR970011510B1; FI892865A0; EP0346980B1; FI92538C

Description

Bereich der Erfindung

Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zum Aufzeichnen und Wiedergeben von Zwischenzeilensignalen, wie beispielsweise Fernsehsignalen.

Hintergrund der Erfindung

Da die vorliegende Erfindung anhand eines Fernsehempfängers mit einer Bild-in-Bildeigenschaft (PIP) beschrieben wird, wird die Basisfernsehtheorie, insofern dies zum Verständnis der Erfindung erforderlich ist, kurz zusammengefaßt.
Ein vollstandiges Fernsehbiid wird als Bild bezeichnet und besteht aus zwei Teilbildern, die zeitlich und räumlich verschoben sind. Bei dem Fernsehempfänger müssen die Teilbilder in einwandfreier Ordnung versprungen sein um das übertragene Bild rekonstruieren zu können. Dies erfolgt dadurch, daß die Vertikal-Synchronisation gegenüber der Horizontal-Synchronisation um eine halbe Horizontal-Zeile von Teilbild zu Teilbild verschoben wird. Die Vertikal-Synchronimpulsflanke fällt mit der Horizontal-Synchron in dem Teilbild eins zusammen, während die Vorderflanke in dem Teilbild 2 halbwegs der Horizontal-Zeile ist.
Herkömmliche Verarbeitung von Zwischenzeilenfernsehsignalen basiert auf der Voraussetzung, daß die geradzahligen Teilbilder (d.h. die Teilbilder mit den geradzahligen Zeilen) und die ungeradzahligen Teilbilder (Teilbilder mit den ungeradzahligen Zeilen) als solche über die ganze Verarbeitung hindurch beibehalten werden müssen.
Vertikal-Synchronisation wird in dem Fernsehempfänger durch einen Integrationsprozeß detektiert oder durch einen Abzählprozeß, der die genaue Beziehung zwischen Horizontal- und Vertikai-synchronisation, wie oben stehend beschrieben, zerstört, obschon die Halbzeilenverschiebung beibehalten wird. Dies reicht für Fernsehempfänger-Zeilensprungverfahren, macht aber Teilbilddetektion (d.h. Bestimmung, welches Teilbild das geradzahlige Teilbild und welches Teilbild das ungeradzahlige Teilbild ist, wenn beide Teilbilder in dem Speicher gespeichert oder aus demselben ausgelesen werden müssen) schwierig.
Bei einem PIP-System wird ein Fernsehsignal von einem zweiten Kanal oder von einer anderen Quelle unterabgetastet zur Verringerung der Größe und innerhalb eines größeren Fernsehsignals wiedergegeben. Insbesondere wird in der Vertikalen Richtung jede dritte Zeile beibehalten, während die zwei übrigen Zeilen fallen gelassen werden. Auf ähnliche Weise wird das Bild in horizontaler Richtung unterabgetastet um die Breite zu verringern. Dieses verringerte Bild wird in dem Speicher in Schreibzyklen gespeichert, die durch die PIP-Quellensynchronisationssignale gesteuert werden.
Um als Teil des Haupt-Fernsehsignals wiedergegeben zu werden, muß das PIP-Signal synchron zu dem Hauptsignal aus dem Speicher gelesen werden. Das aus dem Speicher ausgelesene Signal muß danach mit dem Hauptfernsehsignal kombiniert werden (in diesem Fall als Beispiel mit dem Hauptieuchtdichtesignal) um ein Hauptleuchtdichtesignal mit eingefügtem PIP zu erhalten.
In diesem System sind die PIP-Quelle und die Hauptbildquelle synchron und neigen dazu zueinander zu triften. Durch diesen Trift und weil das Auslesen schneller erfolgt als das Aufzeichnen in dem Speicher wird die Wiedergabezeit zu einer bestimmten Zeit aus dem Speicher dieselbe Zeile in demselben Teilbild auslesen, die zu dem Zeitpunkt aufgezeichnet wird. Für den restlichen Teil des PIP wird die aus dem Speicher ausgelesene Information ein Dreißig einer Sekunde älter als die unmittelbar vorhergehende Information. Dasselbe wird auftreten bei nachfolgenden PIPS. Dies verursacht eine sichtbare Verzerrung, insbesondere in Aktionszenen und bei Kamerawechsel.
In der US-A-4.724.487 wird ein Zeilensprungdetektor für einen PIP- Videosignalgenerator beschrieben, zum Erzeugen eines Signals, daß eine Zeilensprunginversionsbedingung in Antwort auf Hauptsignaie und PIP ungeradzahligen/geradzähligen Teilbildsignale erhalten aus den Haupt- und PIP-Synchronanteilamplitudensieben. Eine Korrektur des Zeilensprungverfahrens erfolgt in Antwort auf das Zeilensprungumkehrsignal.
In EP-A-0.249.281 wird eine Fernsehbildwiedergabeanordnung beschrieben, die ein komprimiertes Unterbild einer zweiten Videosignalquelle in einem Hauptbild einer ersten Videosignalquelle wiedergeben kann. Eine einwandfreie gegenseitige Lage der Bildinformation in dem Unterbild gegenüber dem Hauptbild wird immer mittels einer ersten Teilbildkennschaltung für das Unterbild, einer zweiten Gerade-Ungerade-Teilbildkennschaltung für das Hauptbild, einer Zeilensprungschaltung und einer Zeilensprungkorrekturschaltung erhalten. Auf diese Weise sind zwei störungsempfindliche Teilbildkennschaltungen erforderlich um eine einwandfreie gegenseitige Lage der Bildinformation in dem Unterbild gegenüber dem Hauptbild zu erhalten.

Zusammenfassung der Erfindung

Es ist eine Hauptaufgabe der vorliegenden Erfindung zu gewährleisten, daß ein Basisband-Zeilensprungvideosignal in den Speicher eingeschrieben und aus demselben ausgelesen wird und zwar auf eine Art und Weise, welche die zeit- und Raumbeziehung zwischen den Zeilen der beiden Teilbildern beibehält. Dies erfolgt ohne die Anforderung einer Identifikation der geradzahligen und ungeradzahligen Teilbildern in dem empfangenen Signal.
Eine weitere Aufgabe der vorliegenden Erfindung ist, Zeilensprungfehler zu minimalisieren, die durch eine Kreuzung des Vertikal-Synchronsignals über ein Horizontal-Synchronsignal auftritt (vertikales Jitter). Zum Schluß sollen die Aufzeichnungs- und Auslesetechnik der vorliegenden Erfindung zu dem NTSC- sowie dem PAL-System kompatibel sein.
Um diese Hauptaufgabe zu erreichen, schafft ein erster Aspekt der Erfindung eine Anordnung wie definiert in dem Anspruch 1. Ein zweiter Aspekt der Erfindung schafft ein Verfahren wie definiert in Anspruch 18. Vorteilhafte Ausführungsformen sind in den Unteransprüchen definiert.
Nach einer Ausführungsform der vorliegenden Erfindung werden die Horizontal- und Vertikal-Synchronsignale aus einem eintreffenden zeilenversprungenen Signal mit einem ungeradzahligen Teilbild und geradzahligen Teilbild getrennt. Ein regeneriertes Vertikal-Synchronsignal wird in Antwort auf das erste Horizontal-Synchronsignal nach einem Vertikal-Synchronsignal in wechselnden Teilbildern geliefert. Diese wechselnden Teilbilder sind Hauptteilbilder. Dieses regenerierte Vertikal- Synchronsignal stellt ebenfalls einen Zähler zurück. Der Zähler zählt Horizontal- Synchronsignale wiederholt zu einem Zählerstand entsprechend fünf. In den restlichen Teilbildern, hier als Unter-teilbilder bezeichnet, wird das regenerierte Vertikai-Synchronsignal geliefert in Antwort auf das Horizontal-Synchronsignal nach der Zählung von fünf an dem obengenannten Zähler nach dem Empfang eines Vertikal-Synchronsignals. Es sei bemerkt, daß es nach der vorliegenden Erfindung keinen Unterschied macht, ob das geradzahlige Teilbild oder das ungeradzahlige Teilbild Hauptteilbild wird. Die Teilbildbezeichnung kann sogar im Betrieb umgeschaltet werden, wie dies nachher noch dargelegt wird.
Bei einer bevorzugten Ausführungsform sperrt ein Horizontal-Rahmensignal jedes Vertikal-Synchronsignal, das innerhalb einer vorbestimmten Nähe eines Horizontal-Synchronsignals auftritt.
Diese Sperrung vermeidet, daß ein Teilbild sich ändert von Unter- zu Ober-Teilbild. Diese Änderung wird dann durchgeführt bei Empfang des nächsten Vertikal-Synchronsignals. Mit anderen Worten, wenn ein Vertikal-Synchronsignal zunahe bei einem Horizontal-Synchronsignal auftritt, tritt ein Teilbildwechsel auf. Das Teilbild, das vorher Unter-Teilbild war, wird Ober-Teilbild und umgekehrt.
Nach einer weiteren bevorzugten Auführungsform wird ein Teilbildwechsel, d.h. ein Wechsel von Ober- zu Unter- oder von Unter- zu Ober-Teilbild, was sonst nach dem nächsten empfangenen Vertikal-Synchronsignal auftreten würde, vermieden, wenn die aus dem Speicher auf der Wiedergabeseite ausgelesene Zeile dieselbe ist wie die Zeile, die zur Zeit an derselben Specherstelle aufgezeichnet wird. Dadurch wird die bereits beschriebene sichtbare Verzerrung mit minimaler Hinzufügung zu dem Teilbildgenerator korrigiert, wobei dieser Generator benutzt wird um das Ober-Teilbild und das Unter-Teilbild nach der Erfindung anzugeben und insbesondere für eine Ausführungsform dieser Erfindung mit separaten Specherstellen für das Ober-Teilbild und das Unter- Teilbild.
Asuführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben.

Kurze Beschreibung der Zeichnungen

Figur 1 zeigt die Teilbilder, die zusammen ein Bild eines Fernsehbildes mit Zeilensprungverfahren bilden,
Figur 2 zeigt die relative Lage der Vertikal- und Horizontal-Synchronsignale in aufeinanderfolgenden Teilbildern;
Figur 3a und 3b zeigen die Austauschbarkeit des Teilbildes 1 und Teilbildes 2 als Ober- und Unter-Teilbild in einem zeilenversprungenen Fernsehsignal;
Figur 4 ein Blockschaltbild nach der Erfindung, verbunden mit einem Bild-in-Bild)PIP)-System;
Figur 5 ein Zeitdiagramm, das die Basismethode der Erfindung darstellt,
Figur 6 ein Zeitdiagramm, das ein Teilbildwechsel erläutert;
Figur 7 eine schematische Darstellung, die einen Teilbildgenerator nach der Erfindung darstellt;
Figur 8a zeigt einen Ober-Zeilen-Zähler;
Figur 8b ist ein Horizontal-Rahmengenerator;
Figur 9 ist eine alternative Ausführungsform eines Teilbildgenerators;
Figur 10 eine schematische Darstellung eines nicht-vollstandigen Teilensignalgenerators; und
Figur 11 eine schematische Darstellung eines anderen Teilbildgenerators nach der Erfindung.

Beschreibung der bevorzugten Ausführungsform

Figur 1 zeigt die zeitliche und räumliche Verschiebung der Teilbilder, die zusammen ein Bild eines zeilenversprungenen Fernsehbildes darstellen. Die Zeilen des ersten Teilbildes sind nicht unterbrochen, die Zeilen des zweiten Teilbildes sind unterbrochen.
Figur 2 zeigt die relative Lage der Vertikal- und Horizontal-Synchronsignale in aufeinanderfolgenden Teilbildern, wobei:
S1 den Start des Teilbildes 1 bezeichnet;
S2 den Start des Teilbildes 2 bezeichnet,
I1 ein Vorerzerrungsimpulsintervall bezeichnet;
I2 ein Vertikal-Synchronimpulsintervall bezeichnet;
I3 ein Nachentzerrungsimpulsintervall bezeichnet; und
I4 das Farbteilbild II-Vertikal-Austastintervall bezeichnet.
Das Basiskonzept der vorliegenden Erfindung ist in den Figuren 3a und 3b dargestellt. B1 bezeichnet den Anfang der Teilbild-1-Speicherung und B2 bezeichnet den Anfang der Teilbild-2-Speicherung.
In Figur 3a fängt der Speichervorgang mit einer Zeile in dem Teilbild 1 an. Die oberste Zeile des Teilbildes 2 liegt räumlich unterhalb der obersten Zeile des Teilbildes 1 bei der Speicherung, ebenso wie alle nachfolgenden Zeilen des Teilbildes 2 unterhalb der betreffenden Zeilen des Teilbiides 1 liegen. Deswegen ist das Teilbild 1 das Ober- Teilbild und Teilbild 2 das Unter-Teilbild. Auf ähnliche Weise liegt in Figur 3b das Teilbild 1 räumlich unterhalb des Teilbildes 2. Desegen ist das Teilbild 1 das Unter- Teilbild und das Teilbild 2 ist das Ober-Teilbild. Es sei bemerkt, daß unabhängig von der Frage, welches Teilbild das Ober-Teilbild und welches das Unter-Teilbild ist, dies keinen Unterschied bildet solange Zeilen von Teilbild 1 beispielsweise die über den Zeilen des Teilbildes 2 gespeichert wurden, diese Lage in der schlußendlichen Wiedergabe beibehalten und umgekehrt.
Die spezifische Ausführungsform der zubeschreibenden Erfindung ist die eines Teilbildgenerators in einem PIP-SFernsehsystem. Nur die jenigen Teile eines PIP- Systems die erforderlich sind zum Verstandnis der vorliegenden Erfindung werden beschrieben.
Bei einem PIP-System wird ein Fernsehsignal von einem zweiten Kanal einer anderen Quelle unterabgetastet um die Größe zu verringern und in einem größeren Fernsehsignal wiedergegeben. Insbesondere in der vertikalen Richtung wird jede dritte Zeile beibehalten, während die zwei übrigen Zeilen fallen gelassen werden. Auf ähnliche Weise wird das Bild in horizontaler Richtung unterabgetastet um die Breite zu verringern. Dieses reduzierte Bild wird in dem Speicher gespeichert und zwar in Schreibezyklen, die durch die PIP-Synchronsignale gesteuert werden. Um als Teil des Hauptfernsehsignals wiedergegeben zu werden muß das PIP-Signal danach synchron zu dem Hauptsignal aus dem Speicher ausgelesen werden. Das aus dem Speicher ausgelesene Signal muß danach mit dem Hauptfernsehsignal kombiniert werden (in diesem Fall beispielsweise mit dem Hauptleuchtdichtesignal) um ein Hauptleutdichtesignal mit einem eingefügten PIP zu erhalten.
Das gesamte Diagramm des PIP-Systems, wobei analoger Schalter benutzt wird und wobei der Teiibildgenerator nach der Erfindung verkörpert ist, ist in Figur 4 dargestellt. In dieser Figur bezeichnet
CVBS das Farbvideosignalgemisch,
H das Horizontal-Synchronsignal,
V das Vertikal-Synchronsignal,
Vsync das regenerierte Vertikal-Synchronsignal,
F die Ober-/Unter-Teilbildauflösung;
TOP ist aktiv an der obersten Zeile,
Ym die Hauptsignalleuchtdichte; und
-YPIP die Leuchtdichte des PIP-Signals.
Eine PIP-Abstimm-und-Demodulatoreinheit 10 liefert ein PIP-Basisbandsignal. Ein Synchronsignalprozessor 12 entfernt die Horizontal-(H)- und VertikaI-(V)-Synchronimpulse aus dem Basisbandsignal. Gleichzeitig wird das leuchtdichte Signal extrahiert und einem Unterabtastfilter 14 zugeführt. Der Ausgang des Unterabtastfilters wird einer Analog-Digital-Umwandlung ausgesetzt. Der Ausgang des Analog-Digital-Wandlers 16 wird in einem Speicher 18 an Adressen gespeichert, die durch einen Adressenzähler 19 unter Ansteuerung einer Speichereinschreibzyklussteuerung 20 erzeugt wird. Die Steuerung 20 ist teilweise unter Ansteuerung der PIP-H-und-V-Synchronsignale wirksam.
Zwischen dem Synchronsignal prozessor 12 und der Speicherschreibzyklussteuerung 20 ist ein Teilbildgenerator 22 und ein Ober-Zeilen-Zähler 24 vorgesehen. Der Teilbildgenerator bildet eine Ausführungsform der vorliegenden Erfindung. Der Teilbildgenerator 22 erhält die Horizontal- und Vertikal-Synchronimpulse von dem Ausgang des Synchronsignalprozessors 12. Der Ausgang des Teilbildgenerators 22 enthält ein regeneriertes Vertikal-Synchronsignal, VSYnc, und ein sogenanntes Selektorsignal, dessen Aufgabe und Ursprung untenstehend beschrieben wird. Die beiden Signale an dem Ausgang des Teilbildgenerators 22 werden einem Ober-Zeilen-Zähler 24 zugeführt, der ebenfalls untenstehend beschrieben wird, der weiterhin die Horizontal- Synchronsignale an dem Ausgang des Synchron-signalprozessors 12 erhält. Der Ausgang des Ober-Zeilen-Zählers 24 ist ein Ober-Zeilensignal, das einen Teil der Steuerung für die Speichereinschreibzyklussteuerung 20 bildet.
Das Hauptsignal, in das das PIP-Signal verkörpert werden muß, wird an einer Abstimm- und Demodulatoreinheit 26, die in allen Hinsichten der PIP-Abstimmeinheit 10 entspricht, wenn PIP und die Hauptsignale Sendesignale sind. Das Ausgangssignal der Stufe 26 ist ein Basisbandsignal, das einem Amplitudensiebvorgang in einem Synchronsignalprozessor 28 ausgesetzt wird. Die Ausgangssignale, V und H, werden einem Teilbildgenerator 30 zugeführt, der im wesentlichen dem Teilbildgenerator 22 entspricht. Das Ausgangssignal dieses Teilbildgenerators sowie das Ausgangssignal des Teilbildgenerators 23 sind ein Selektorsignal und ein regeneriertes Vertikal-Synchronsignal VSYNC. Diese Signale werden einem Ober-Zeilen-Zähler 33 zugeführt. Der Ober- Zeilen-Zähler 32 empfängt ebenfalls das Haupt-Horizontal-Synchronsignal H. Das Ausgangssignal des Ober-Zeilen-Zählers 32 wird einer Speicherauslese-Zyklussteuerstufe 34 zugeführt. Das Ausgangssignal der Stufe 34 steuert die Auslesung des Speichers 18.
Das Ausgangssignal des Speichers 18, das unter Ansteuerung der Stufe 34 geliefert wird, wird einem Digital-Analog-Wandler 38 zugeführt, dessen Ausgangssignal seinerseits einem analogen Schalter zugeführt wird. Das zweite Eingangssignal zum analogen Schalter 40 ist das von der Stufe 26 abgeleitete Hauptleichtdichtesignal. Das Ausgangssignal des analogen Schalters 40 ist auf diese Weise ein Hauptleuchtdichtesignal mit eingefügtem PIP.
Auf entsprechende Weise könnten die Haupt- und PIP-Signale in einer Multiplexstufe digital kombiniert werden und das Ausgangssignal des Multiplexers könnte einer Digital-Analog-Umwandlung ausgesetzt werden. Dieses Verfahren oder diese Apparatur zum Kombinieren der beiden Signale bildet keinen Teil der Erfindung. Das Problem der vorliegenden Erfindung ist das Aufzeichnen und das Auslesen des Speichers 18, so daß das resultierende PIP-Bild auf einwandfreie Weise im Zeilensprungverfähren verarbeitet wird.
Vor der Beschreibung der Wirkungsweise und der Konstruktion der beiden Teilbildgeneratoren und der Ober-Zeilen-Zähler zeigen die Figuren 5a und 5b daß entweder das Teilbild 1 oder das Teilbild 2 das Ober-Teilbild ist, wenn ein zeilenversprungenes Bild im Speicher eingelesen beziehungsweise aus demselben ausgelesen wird.
In Figur 5 bezeichnen die
Zeilen a) eine 5-Zeilen-Zählung;
Zeilen b) eine Bildoberzählung;
Zeilen c) Anzahl Fernsehzeilen,
T den Anfang des Ober-Teilbildes;
R5 5 Zeilen-Zählung-Rückstellung; und
B den Anfang des Unter-teilbildes.
Ein fünf-Zeilen-Zähler, der fünf horizontale Zeilen zählt, wird benutzt. Da die Anzahl Zeilen je Bild für das NTSC- sowie PAL-System durch fünf teilbar ist, wird der Teilbildgenerator für beide Fernsehsysteme kompatibel sein. Der fünf-Zeilen- Zähler wird durch das erste Horizontai-Synchronsignal für jedes andere Teilbild rückgestellt. Dieses Horizontal-Synchronsignal schaltet ebenfalls das Teilbildselektorsignal von "1" zu "0". Das Teilbild, an dem der Rückstellvorgang durchgeführt wird, wird Ober-Teilbild. Folglich ist entsprechend der Ober-Zeile nach Figur 5a das Teilbild 1 das Ober-Teilbild, während in Figur 5b das Teilbild 2 das Ober-Teilbild ist.
Für andere Teilbilder gibt es keine Rückstellung für das dem ersten Horizontal-Synchronsignal folgenden Vertikal-Synchronisation.? Die Ober-zu-Unter- Teilbild-Änderung tritt auf, wenn der fünf-Zeilen-Zähler den Zählerstand von 5 nach dem Empfang des nächsten Vertikal-Synchronsignals erreicht. Wie in den Figuren 5a und 5b dargestellt, wird, da diese 262-1/2 Zeilen je Teilbild haben, das nächste Vertikal-Synchronsignal bei dem Zählerstand 2-1/2 des fünf-Zeilen-Zählers empfangen. Der Zählerstand von 5, d.h. der angegebene Start des Unter-Teilbildes, wird um 2-1/2 Zählungen später stattfinden. Da die gewünschte Verschiebung zwischen dem Ober- und Unter-Teilbild 1/2 Horizontal-Zeile für den Hauptkanai und 1-1/2 Horizontal-Zeilen für den PIP-Kanal beträgt, ist eine ein- oder zwei-Zeilenkorrektur erforderlich. Wie dies erreicht wird, wird untenstehend bei der Beschreibung der Wirkungsweise und der Konstruktion des Teilbildgenerators und des Ober-Zeilen-Zählers untenstehend erläutert.
Es sei jedoch bemerkt, daß das Zeitverhältnis zwischen den Horizontal- und Vertikal-Synchronsignalen bei dem Unter-Teilbild irrelevant ist, da das Selektorsignal immer in Antwort auf das Horizontal-Synchronsignal folgend auf den Zählerstand von fünf am Zähler sich ändert.
Bei dem Ober-Teilbild kann eine Bewegung des Vertikal-Synchronsignals über das Horizontal-Synchronsignal Verschachtelungsfehler herbeiführen. Deswegen ist es erwünscht, daß das V-Signal am Eingang des Teilbildgenerators nur dann effektiv wird, wenn außerhalb einer bestimmten Zeitzone (das schraffierte Gebiet in Figur 6) um das Horizontal-Synchronsignal herumbefindet. Diese Zeitzone soll groß genug sein, damit es nur eine geringe Gefahr gibt, daß das V-Signal hin und zurück springt. Andererseits, wie untenstehend noch näher erläutert, kann ein Verschachtelungsfehler auftreten, wenn das V-Signal in den schraffierten Bereich gelangt. Auf diese Weise muß ein Kompromiß erreicht werden. Bei einer bevorzugten Ausführungsform ist der schraffierte Bereich etwa ein Viertel der Horizontal-Zeile oder etwa 16 us.
Das Horizontal-Rahmensignal (HW), das dem in Figur 7, 9 oder 11 dargestellten Teilbildgenerator zugeführt wird, erzeugt diese Zone. Für abwechselende Teilbilder wird die Teilbildänderung vermieden, wenn ein Vertikal-Synchronsignal innerhalb der vorbestimmten Zone des Horizontal-Synchronsignals liegt. In Figur 6 bezeichnen
A und B Teilbilder;
P ein Ober-Teilbild, das vor einer Teilbildumschaltung anfängt;
L ein Ober-Teilbild, das nach einer Teilbildumschaltung anfängt;
A&sub1; einen VSYNC-Bereich vor einer Teilbildumschaltung;
A&sub2; einen VSYNC-Bereich nach einer Teilbildumschaltung;
G bezeichnet, daß die Vertikal-Synchronisation im richtigen Bereich der beiden Teilbilder liegt; und
S bezeichnet, daß die Vertikal-Synchronisation in den schlechten Bereich gelangt bei dem Ober-Teilbild wodurch eine Teilbildumschaltung stattfindet. Es sei bemerkt, daß der Horizontal-Rahmen vermeidet, daß ein V-Signal auftritt, und zwar in der Zeit, daß HW hoch ist, und der Teilbildausgang des Teilbildgenerators hoch ist. Auf diese Weise würde für die Position (Zeitgabe) des Vertikal-Synchronsignals gegenüber dem Horizontal-Synchronsignal ganz auf der rechten Seite "v" in dem Teilbild A nach Figur 6 kein Teilbild auftreten. Dies bildet einen Verschachtelungsfehler, der jedoch am Anfang des nächsten Teilbildes korrigiert wird.
Wenn das Vertikal-Synchronsignal in der Nähe des Horizontal-Synchronsignals indem einen Teilbild auftritt, wird die Position des nächsten Teilbildes etwa halbwegs zwischen zwei Horizontal-Synchronimpulsen liegen. Da die Änderung von Unter-Teilbild zu Ober-Teilbild, der in dem Teilbild A auftreten sollte, nicht stattgefünden hat, wird diese Änderung für das Teilbild B durchgeführt. Mit anderen Worten das Teilbild B, das vorher Unter-Teilbild war, wird nun Ober-Teilbild. Dies bedeutet einen Teilbildwechsel. Aber der durch einen nicht-stattfindende Änderung zu Ober-Teilbild für das Teilbild A eingeführte Fehler dauert nur wahrend eines Teilbildes A und wird unmittelbar durch das Teilbild B korrigiert, das bei Auftritt des nächsten Vertikal-Synchronsignals Ober-Teilbild wird. Weiterhin findet die Situation, in der das Vertikal-Synchronsignal innerhalb des schraffierten Bereiches im allgemeinen nur dann statt, wenn die Apparatur zunächst eingeschaltet wird. Zu dem Zeitpunkt ist ein Verschachtelungsfehler, der nur 1/60. einer Sekunde dauert, völlig unbemerkbar.
Die Konstruktion und die Wirkungsweise des Teilbildgenerators wird nun näher erläutert. In Figur 7 ist ein Schaltplan des Teilbildgenerators dargestellt. Dieser Teilbildgenerator hat drei Eingänge und zwar einen Horizontal-Rahmeneingang HW, einen Vertikal-Synchroneingang V und einen Horizontal-Synchroneingang H. Das Horizontal-Rähmeneingangssignal wird einem ersten Eingang eines NAND-Gatters 70 zugeführt, dessen Ausgangssignal dem D-Eingang einer Flipflopschaltung 72 zugeführt wird. Der Takteingang der Flipflopschaltung 72 erhält das Vertikal-Synchronsignal. Der Q-Ausgang der Flipflopschaltung 72 ist mit dem ersten Eingang eines NAND-Gatters 74 und mit dem ersten Eingang eines NAND-Gatters 76 verbunden. Der Ausgang des NAND-Gatters 74 ist als "VTOP" bezeichnet und bildet ein Teilbildsignal, das als Eingangssignal einem NAND-Gatter 78 zugeführt wird. Der zweite Eingang des NAND-Gatters 78 ist das "VBOT"-Signal (auch als Teilbildsignal bezeichnet), das von dem Ausgang des NAND-Gatters 76 abgeleitet wird. Der Ausgang des NAND-Gatters 78 ist mit dem D-Eingang einer Flipflopschaltung 80 verbunden, deren Takteingang das Horizontal-Synchronsignal H erhält, dessen inverser Q-Ausgang mit dem Löscheingang CLR der Flipflopschaltung 72 verbunden ist. Der Q-Ausgang der Flipflopschaltung 80 ist mit dem Takteingang einer Flipflopschaltung 82 verbunden, deren inverser Q- Ausgang mit dem D-Eingang derselben verbunden ist. Das Q-Ausgangssignal der Flipflopschaltung 82 ist das Selektorsignal F. Dieses Signal ist für das Ober-Teilbild 0, für das Unter-Teilbild 1. Diese 0- und 1-Signale werden auch als erstes beziehungsweise zweites Selektorsignal bezeichnet. Das Selektorsignal wird dem zweiten Eingang des NAND-Gatters 70 und dem zweiten Eingang des NAND-Gatters 74 zugeführt.
Das Horizontal-Synchronsignal wird ebenfalls dem Takteingang eines fünf-Zeilen-Zählers 84 zugeführt. Der Zähler 84 hat einen Zählerausgang TC, der mit dem zweiten Eingang des NAND-Gatters 76 verbunden ist. Der Ausgang des NAND- Gatters 74 ist mit dem Rückstelleingang R des Zählers 84 verbunden.

Der obenstehend beschriebene Teilbildgenerator funktioniert wie folg:

in der Zeit eines Horizontal-Rahmens ist der erste (HW)-Eingang zum NAND-Gatter 70 niedrig. Der Ausgang des NAND-Gatters 70 wird folglich hoch sein, unabhängig von dem Teilbildsignal. Das nächste V-Signal wird verursachen, daß das VGATE-Ausgangssignal der Flipflopschaltung 72 hoch ist. Das Ausgangssignal des NAND-Gatters 74 wird während des Ober-Teilbildes 1 sein und während des Unter- Teilbildes 0 bis die Flipflopschaltung 72 rückgestellt wird. Andererseits wird das Ausgangssignal des NAND-Gatters 76 1 sein bis der Zählerstand des Zählers 84 auftritt, zu welcher Zeit das Signal 0 wird. Dieses Signal bleibt 0 bis zur nächsten Zählung des Zählers 84, da wie untenstehend noch erläutert, die Flipflopschaltung 72 nicht früher rückgestellt wird.
Es wird nun zunächst vorausgesetzt, daß das System in dem Ober-Teilbild ist, d.h. das Ausgangssignal des NAND-Gatters 74 und des NAND-g=Gatters 76 ist 1, wonach das Ausgangssignal des NAND-Gatters 78 0 ist und keine weitere Aktion auftritt bis der Zähler 84 den Endzählerstand erreicht. Zu dieser Zeit schaltet das NAND-Gatter 76 auf 0, wodurch das Ausgangssignal des NAND-Gatters 78 auf 1 schaltet. Das nächste Horizontal-Synchronsignal (H) taktet das 1-Signal, das an dem D- Eingang der Flipflopschaltung 80 auftritt, zu dem Ausgang, wodurch das VSYNC- Signal erzeugt wird und die Flipflopschaltung 82 in den Zustand schaltet, indem das Selektorsignal das Unter-Teilbild bezeichnet, d.h. eine 1 an dem Q-Ausgang. Das Umschalten der Flipflopschaltung 80 verursacht ebenfalls ein Rückstellen der Flipflopschaltung 72, wodurch das VGATE-Signal am Ausgang der Flipflopschaltung 72 0 wird. Dadurch wird das Ausgangssignal der NAND-Gatter 74 und 76 1, unabhängig von dem Teilbild und unabhängig von der Zählung des fünf-Zeilen-Zählers 84. Die Flipflopschaltung 80 wird auf 0 gesetzt durch das nächste H-Signal, wodurch das VSYNC-Ausgangssignal auf 0 zurückkehrt und der Ausgang der Flipflopschaltung 82 ungeändert bleibt bis das nächste Vertikal-Synchronsignal empfangen wird. VSYNC ist folglich für die Dauer einer einzigen Zeile während des Unter-Teilbiides aktiv.
Wenn ein V-Signal eintrifft, während HW niedrig ist, und eine 1 an dem Ausgang der Flipflopschaltung 82 vorhanden ist, wird das Ausgangssignal des NAND- Gatters 74 0 sein, während das Ausgangssignal des NAND-Gatters 76 1 sein wird. Das Ausgangssignal des NAND-Gatters 78 ist also 1. Bei Empfang des nächsten Horizontal- Synchronsignals wird die 1 an dem Setzeingang der Flipflopschaltung 80 zu dem Q- Ausgang übertragen. Das VSYNC-Signal wird auf diese Weise erzeugt und die Flipflopschaltung 82 wird ihren Zustand ändern. Rücksetzung der Flipflopschaltung 72 wird stattfinden, wie dies obenstehend beschrieben wurde wodurch das VGATE-Signal auf 0 geht. Es sei bemerkt, daß die Umschaltung der Flipflopschaltung 82 bei Empfang des ersten Horizontal-Synchronsignals nach der Vertikal-Synchronisation stattgefunden hat. Das VSYNC-Signal, das, wie obenstehend, eine Zeile lang beibehalten wird, ist ebenfalls aufgetreten bei Empfang des ersten Horizontal-Synchronsignals nach der Vertikal-Synchronisation.
Andererseits wurde, wie obenstehend erwähnt, das VSYNC-Signal um 2- 1/2-Zählungen gegenüber der Vertikal-Synchronisation für das Unter-Teilbild verzögert. Da es zwischen den zwei Teilbildern für eine einwandfreie Verschachtelung in dem Hauptteilbild nur eine Verschiebung entsprechend einer halben Zeile gibt, und eine 1- 1/2-Zeilenverschiebung für PIP-Aufzeichnung, muß eine Korrektur durchgeführt werden.
Figur 8a zeigt einen Ober-Zeilen-Zähler, d.h. die Blöcke 24 und 32 in Figur 4. Der Ober-Zeilen-Zähler zählt Horizontal-Synchronsignale von der Zeit, wo er geladen wird bis er den Zählerstand erreicht, der die erste aktive Zeile zur Speicherung oder Wiedergabe darstellt. Zu der bestimmten Zeit erzeugt er das Ober-Zeilensignal, das die Aufzeichnung oder die Auslesung startet.
Der Zähler 90 wird durch jedes VSYNC-Signal an dem Ausgang der Flipflopschaltung 80 in Figur 7 geladen.
Der Zähler 90 hat einen Takteingang CLK, dem das Horizontal-Synchronsignal H zugeführt wird. Weiterhin hat er P0, P1, P2 und P3-Eingänge, die alle mit Ausnahme von P1 nach Erde verbunden sind. P1 erhält das Selektorsignal F, d.h. das Ausgangssignal der Flipflopschaltung 82 in Figur 7. Der Zähler 90 hat ebenfalls vier Ausgänge Q0, Q1, Q2 beziehungsweise Q3.
Wenn das Selektorsignal F eine 1 ist, was ein Unter-Teilbild bezeichnet, lädt das VSYNC-Signal den Zähler mit einer zwei. Andererseits wird der Zähler während eines Ober-Teilbildes mit 0 geladen. Eine etwaige Schaltungsanordnung zur Erzeugung des HW-Signals ist in Figur 8(b) dargestellt. Die H-Signale und das Taktsignal CLK mit einer Frequenz von wenigstens der fünffachen FH werden einem Zähler 94 zugeführt. Das HW-Signal wird durch Decodierung der Zählerausgangssignale, wie diese durch den logischen Block 96 in der Figur dargestellt ist, erzeugt.
Eine andere Ausführungsform des Teilbildgenerators ist in Figur 9 dargestellt. Entsprechende Teile der Schaltungsanordnung haben dieselbe Bezugszeichen wie in Figur 7.
Der Hauptunterschied zwischen der Ausführungsform nach Figur 9 und der nach Figur 7 ist, daß die Zeitgabe des ersten Selektorsignals, und zwar der Anfang der Umschaltung der Flipflopschaltung 80 und 82 während des Ober-Teilbildes. In der Ausführungsform nach Figur 7 wird die Umschaltung in der Flipflopschaltung durch das Horizontal-Synchronsignal unmittelbar nach dem Vertikal-Synchronsignal getriggert. In Figur 9 wird die Triggerung der Flipflopschaltung 82 um zwei Zählungen verzögert und zwar durch die Flipflopschaltungen 90 und 91. Der Ober-nach-Unter- und der Unternach-Ober-Übergang der Flipflopschaltung 82 wird folglich für dieselbe Zeile in jedem Teilbild auftreten. Es gibt keine Notwendigkeit, den Ober-Zeilen-Zähler vorzuladen indem er um zwei Schritte für das Unter-Teilbild gegenüber dem Ober-Teilbild vorgeschoben wird.
Das spezifische Problem, das durch die Ausführungsform nach den Figuren 10 und 11 gelöst wird, ist, daß das PIP- und das Hauptsynchronsignal gegenüber einander triften, d.h. nicht synchron sind. Weitere Signale werden in dem Speicher 18 aufgezeichnet und zwar während der Zeit, die für ein Vollbild erforderlich ist. Andererseits werden sie aus dem Speicher ausgelesen mit einer viel höheren Rate, da das unterabgetastete PIP-Bild in nur einem Neuntel des Bereiches des Hauptbildes erscheinen wird. Folglich wenn eine Auslesung derselben Zeile desselben Teilbildes erfolgt wie dies zur Zeit in dem Speicher eingegeben wird, wird das Auslesen die Aufzeichnung Ubernehmen und der Teil des PIP-bildes das Ausgelesen wird, nach der Zeile, in der Gleichheit zwischen Aufzeichnung und Auslesung auftritt, wird älter sein als der Teil bevor. Derselbe Umstand wird auftreten in achfolgenden Teilbildern, da die Trift des Hauptbildes gegenüber dem PIP-Bild im allgemeinen ziemlich langsam ist. Die vorliegende Erfindung hat deswegen zur Aufgabe, eine Umschaltung zu dem anderen Teilbild entweder bei der Aufzeichnung oder bei dem Auslesen, so daß Information beim Auslesen von oben nach unten progressiv neuere Information ist, wie dies der Fall ist bei konventinellem Fernsehen.
Die Erzeugung eines Signals, daß eine Anzeige dafür ist, daß dieselbe Zeile ausgelesen wird, die zur Zeit aufgezeichnet wird, erfolgt, wie in Figur 10 dargestellt. Das Signal wird dabei als unvollständiges Zeilensignal bezeichnet. In Figur 10 erzeugen der Haupt- und der PlP-Adressenzähler, entsprechend den Adressenzählern 19 und 36 in Figur 4, Adressen an einer Vielzahl von Ausgangszeilen. Die Adressennummern werden einer Vergleichsanordnung 50 zugeführt. Diese Vergleichsanordnung 50 erhält ebenfalls ein Selektorsignal, das das Ausgangssignal des Hauptteilbildgenerators und des PIP-Teilbildgenerators ist und vergleicht diese zwei. Insbesondere werden die Selektorsignalausgänge als die signifikanteste Adressenbits verarbeitet. Wenn die Adressen und die Ausgangssignale des Teilbildselektors des Hauptfernsehbildes und die entsprechenden Größen des PIP-Bildes einander entsprechen, erscheint einen Ausgang der Größenvergleichsanordnung 50 eine 1. Dieses "1"-Signal verursacht, daß an dem Q- Ausgang der Flipflopschaltung 52 ein "1"-Signal erscheint. Das Ausgangssignal der Flipflopschaltung 52 ist das unvollstandige Zeilensignal INCL. In Figur 10 ist dies angegeben als zugeführt zu dem PIP-Teilbildgenerator 22. Es könnte ebenfalls dem Hauptteilbildgenerator 30 zugeführt werden. Das VSYNC-Ausgangssignal des Teilbildgenerators, dem das INCL-Signal zugeführt wurde, stellt die Flipflopschaltung 52 zurück.
Ein PIP-Teilbildgenerator, der ein unvollstandiges Zeilensignal erhält, ist in Figur 11 dargestellt. In Figur 11 wird das unvollstandige Zeilensignal (INCL) von der Flipflopschaltung 52 einem Eingang eines OR-Gatters 86 zugeführt, dessen anderer Eingang das inverse Q-Ausgangssignal der Flipflopschaltung 82 enthält. Das Ausgangssignal des OR-Gatters 86 wird einem Eingang des AND-Gatters 70 zugeführt, dessen anderer Eingang das Horizontal-Rahmensignal (HW) erhält. Das Ausgangssignal des AND-Gatters 70 wird den D-Eingang der Flipflopschaltung 82 zugeführt. Das Q- Ausgangssignal der Flipflopschaltung 82 ist das Teilbildselektorsignal.
Die Flipflopschaltung 82 hat einen Takteingang, der das eintreffende Vertikal-Synchronsignal (V) erhält von dem Synchronisationsprozessor 12 oder von dem Synchronisationsprozessor 28. Für diese Ausführungsform ist der Teilbildgenerator 30 gewählt worden, so daß das V-Signal von dem Synchronisationsprozessor 28 geliefert wird. Die V-Signale werden ebenfalls dem Takteingang der Flipflopschaltung 72 zugeführt. Der D-Eingang der Flipflopschaltung 72 wird auf die DC-Speisespannungs VCC gebunden. Der Q-Ausgang der Flipflopschaltung 72 liefert ein V-Gattersignal, das je einem Eingang der zwei NAND-Gatter 74, 76 zugeführt wird. Der zweite Eingang des NAND-Gatters 74 erhält das Teilbildselektorsignal. Der zweite Eingang des NAND- Gatters 76 wird auf den Endzählungsausgang (TC) eines Zählers 84 gebunden. Die Ausgangssignale der NAND-(3atter 74 und 76 werden dem Eingang des NAND-Gatters 78 zugeführt. Das Ausgangssignal des NAND-Gatters 74 wird ebenfalls auf den Rückstelleingang R des Zählers 84 gebunden. Der Zähler 84 zählt Horizontal-Synchronsignale (H), die dem Zähleingang zugeführt werden. Die Horizontal-Synchronsignale werden ebenfalls dem Takteingang der Fiipflopschaltung 80 zugeführt, deren D- Eingang das Ausgangssignal des NAND-Gatters 78 erhält. Das Q-Ausgangssignal der Flipflopschaltung 80 ist das VSYNC-Signal. Das inverse Q-Ausgangssignal der Flipflopschaltung 80 wird auf den Löscheingang CLR der Flipflopschaltung 72 gebunden.
Im Betrieb dieses Teilbildgenerators ist im Gegensatz zu der Beschreibung in Figur 7 das Horizontal-Rahmensignal (HW) hoch, wenn das Vertikal-Synchronsignal auftritt in einem akzeptierbaren Abstand von dem Horizontal-Synchronsignal. Der Zähler 84 geht in die ursprüngliche Lage zu ruck, wenn das VTOP Signal niedng ist.
Es wird nun vorausgesetzt, daß das Teilbildselektorsignal "0" ist, was für diese spezielle Ausführungsform ein Unter-Teilbild bezeichnet, dann wird dem ersten Eingang des OR-Gatters 86 ein "1"-Signal zugeführt. Das Ausgangssignal des OR- Gatters 86 ist folglich eine "1", unabhängig von dem Vorhandensein oder das Fehlen des unvollständigen Zeilensignals. Während der Zeit, in der das HW-Signal hoch ist, wird das AND-Gatter 70 einen "1"-Ausgang haben. In Antwort auf ein eintreffendes V- Signal, das während der Zeit auftritt, in der das Ausgangssignal des AND-Gatters 70 hoch ist, wird an dem Q-Ausgang der Flipflopschaltung 82 ein "1"-Signal erscheinen. Auf diese Weise hat das Teilbildselektorsignal zu dem Ober-Teilbild umgeschaltet, unabhängig von dem Vorhandensein oder von dem Fehlen des INCL-Signals. Dieses Signal wird nur bei wechselnden Teilbildern in dieser Ausführungsform effektiv.
Das V-Signal, das dafür sorgt, daß das Selektorsignal von 0 auf 1 umschaltet, verursacht ebenfalls, daß das VGATE-Signal auf 1 umschaltet, einigermaßen verzögert gegenüber dem Teilbildselektorsignalwechsel. Das Ausgangssignal des NAND-Gatters 74 wird 0, wodurch der fünf-Zeilen-Zähler 84 rückgestellt wird. Das NAND-Gatter 76 hat eine 1 am Ausgang. Das Ausgangssignal des NAND-Gatters 78 ist eine 1. Das H-Signal, das dem V-Signal folgt, das das Teilbildselektorsignal umschaltete, taktet nun eine 1 am Ausgang der Flipflopschaltung 80, wodurch ein VSYNC- Signal erzeugt wird. Das invertierte Q-Ausgangssignal der Flipflopschaltung 80 ist eine 0, wodurch die Flipflopschaltung 72 gelöscht wird. Dies verursacht, daß das VGATE- Signal 0 wird, wobei das Ausgangssignal des NAND-Gatters 74 1 wird, wodurch der Zähler 84 aufhört zu zählen. Das Ausgangssignal des NAND-Gatters 76 bleibt 1, wodurch das Ausgangssignal des NAND-Gatters 78 0 ist. Bei dem nächsten Horizontal- Synchronimpuls wird das VSYNC-Ausgangssignal 0. Das VSYNC-Signal besteht dadurch während eines Intervalls entsprechend einer einzigen Zeile und verursacht das Rückstellen des Zählers 84.
Wenn das Selektorsignal eine 1 ist und das invertierte Q-Ausgangssignal der Flipflopschaltung 82 eine 0, wird das Ausgangssignal des OR-Gatters 86 eine 1 oder eine 0 sein, je nach dem Zustand des INCL-Signals. Wenn das INCL-Signal 0 ist, was bedeutet, daß die Auslesung von Speicherstellen anderen als die jenigen in denen aufgezeichnet wird, stattfindet, ist das Ausgangssignal des OR-Gatters 86 0, wodurch das Ausgangssignal des AND-Gatters 70 eine 0 ist, unabhängig von dem Zustand des HW-Signals. Das nächste V-Signal verursacht dann daß am Ausgang der Flipflopschaltung 82 eine 0 getaktet wird, d.h. ein Teilbildwechsel von Ober- zu -Unter- Teilbild.
Wenn jedoch das INCL-Signal 1 ist, wird das Ausgangssignal des OR- Gatters 86 eine 1 sein, wodurch das Ausgangssignal des NAND-Gatters 70 während der Zeit des HW-Signals eine 1 ist. Das nächste V-Signal wird deswegen nicht effektiv sein, d.h. das Selektorsignal wird nach wie vor eine 1 sein. Es wird ein Teilbildwechsel aufgetreten sein, d.h. der Wechsel in dem Teilbild, der zu dieser Zeit stattgefunden hätte, ist unterdrückt worden.
Wenn das Selektorsignal nach wie vor eine 1 ist, ist die Wirkungsweise wie oben beschrieben. Wenn andererseits der Teilbildwechsel aufgetreten ist, d.h. wenn das Selektorsignal 0 ist, wird das VTOP-Signal 1 sein, während das VBOT-Signal 1 sein wird, bis die Endzählung erreicht worden ist. Wenn die Endzählung erreicht ist, wird das VBOT-Signal nach 0 gehen, wodurch das Ausgangssignal des NAND-Gatters 78 nach 1 geht. Wie obenstehend, wird die 1 an dem Ausgang des NAND-Gatters 78 zu dem Q-Ausgang der Flipflopschaltung 80 durch das nächste H-Signal getaktet. Es wird also wieder ein VSYNC-Signal erzeugt.
Die Wirkungsweise des Teilbildgenerators in Figur 11 ist derart, daß für jedes eintreffende V-Signal ein VSYNC-Signal erzeugt wird. Das VSYNC-Signal dauert während des Intervalls einer einizgen Horizontal-Zeile. Weiterhin wird beim Fehlen eines unvollstandigen Zeilensignals (INCL-Signal) jedes eintreffende V-Signal ein Wechsel in dem Teilbildselektorsignal herbeiführen. Dieser Wechsel wird vermieden für ein eintreffendes INCL-Signal während eines Ober-Teilbildes. Die Tatsache, daß das INCL-Signal für Ober-zuUnter-Wechsel effektiv ist, verursacht nicht nur jede visuelle Schwierigkeit in der Wiedergabe, da die Dauer eines Teilbildes nur 1/60 einer Sekunde dauert. Es wäre selbstverstandlich möglich, eine Schaltungsanordnung zu schaffen, bei der das INCL-Signal für beide Teilbilder effektiv ist oder nur wahrend der Unter-bilder. Eine derartige Ausführungsform dürfte dem Fachmann einleuchten und es wird hiermit besagt daß dies in den Ansprüchen enthalten ist.
Weiterhin sei bemerkt, daß während die Teiibildselektorsignale als das signifikanteste Adressenbit in der in dieser Ausführungsform dargestellten Ausführungsform benutzt wird, dies nur eine Sache der Bequemlichkeit ist und andere Ausführungsformen könnten für den in Figur 10 dargestellten Adressenvergleichsplan geschaffen werden.
Aus den obenstehenden Beschreibungen dürfte es einleuchten, daß der Teilbildgenerator nach der Erfindung eine einfache Art und Weise schafft ein eintreffendes Zeilensprungsignal zu verarbeiten zur Gewährleistung des einwandfreien Raum- und Zeitverhältnisses zwischen den beiden Teilbildern ohne daß es erforderlich ist, daß ein vorbestimmtes Teilbild das Ober-Teilbild und das Andere das Unter-Teilbild ist. Beide Teilbilder können Ober- und beide können Unter-Teilbild sein.
Außerdem ist die Erregung nur eines der beiden Teilbilder, in diesem Fall des oberen Teilbildes, abhängig von der relativen Zeitgabe der Horizontal- und Vertikal-synchronsignale. Artifakte, resultierend aus einem nicht-einwandfreien Zeilensprungverfahren durch Überspringen des Vertikal-Synchronsignals über das Horizontal-Synchronsignal werden auf diese Weise minimalisiert.
Obschon die Erfindung anhand einiger bevorzugten Ausführungsformen dargestellt wurde, wird die Erfindung nicht darauf beschränkt. Im Rahmen der Erfindung sind andere Ausführungsformen durchaus möglich.

Claims

1. Vorrichtung zur Verarbeitung eines Zeilensprung-Videosignals mit geradzahligen und ungeradzahligen Teilbildern mit Speichermitteln (18) mit einer ersten und einer zweiten Gruppe von Speicherstellen; wobei diese Vorrichtung gekennzeichnet ist durch:

Mittel (10, 12, 22, 24), die das genannte Zeilensprungsignal empfangen zur Erzeugung eines ersten Teilbildselektorsignals (F), das ein bliebigselektiertes Teilbild der genannten geradzahligen und ungeradzahligen Teilbilder als Ober-Teilbild bezeichnet, und eines zweiten Teilbildselektorsignal (1-F), das das Andere der genannten geradzahligen und ungeradzahligen Teilbilder als Unter-Teilbild bezeichnet;

Mittel (19), die mit den genannten Erzeugungsmitteln (10, 12, 22, 24) gekoppelt sind zur Aufzeichnung von Ober-Teilbildinformation an den genannten ersten Speicherstellen und Unter-Teilbildinformation an den genannten zweiten Speicherstellen und zwar unter Ansteuerung des genannten ersten (F) und des zweiten (1-F) Teilbildselektorsignals; und

Mittel (28-36) zum Auslesen der genannten Ober-Teilbildinformation und der genannten Unter-Teilbildinformation aus den genannten ersten und zweiten Speicherstellen.

2. Vorrichting nach Anspruch 1, wobei das genannte Zeilensprung-Videosignal Vertikal-(V)- und Horizontal-(H)-Synchronsignale aufweist und wobei die genannten Erzeugungsmittel (10, 12, 22, 24) die folgenden Elemente aufweisen:

Mittel (80, 72, 74) zum Liefern eines Ober-Teilbildsignals (VTOP) in Antwort auf ein Vertikal-Synchronsignal (V) mit einem nachfolgenden Horizontal- Synchronsignal (H);

Zählenmittel (84) die in Antwort auf das genannte Ober-Teilbildsignal (VTOP) rückgestellt werden zum Zählen von Horizontal-Synchronsignalen (H);

Mittel (76) zum Erzeugen eines Unter-Teilbildsignals (VBOT) bei Empfang eines nachfolgenden Signals der genannten Vertikal-Synchronsignale (V) und einer vorbestimmten Zählung an den genannten Zählmitteln (84); und

Mittel (78-82) zum Erzeugen der genannten Selektorsignale (F, 1-F) in Antwort auf das genannte Ober-(VTOP)- und Unter-(VBOT)-Teilbildsignals.

3. Vorrichtung nach Anspruch 1, wobei das genannte Videosignal Vertikal- (V)- und Horizontal-(H)-Synchronsignale aufweist und wobei die genannten Erzeugungsmittel (10, 12, 22, 24) die folgenden Elemente aufweisen:

Eingangsmittel (10,12) zum Empfangen des genannten Zeilensprungsignals,

erste Mittel (22; 74-76), die mit den genannten Eingangsmitteln (10, 12) gekoppelt sind und die wenigstens teilweise auf die genannten Vertikal-Synchronsignale (V) reagieren zum Erzeugen eines Ober-Teilbildsignals (VTOP), indem das dann vorhandene Teilbild als Ober-Teilbild bezeichnet wird und eines Unter-Teilbildsignals (VBOT), wobei das nächste Teilbild als Unter-Teilbild bezeichnet wird; und

Zeitmittel (22; 78-82), die mit den genannten ersten Mitteln (22; 74-76) gekoppelt sind und die wenigstens teilweise für die genannten Horizontal-Synchronsignale (H) sorgen zum Erzeugen eines ersten Selektorsignals (F), das indikativ ist für das Vorhandensein eines Ober-Teilbildes und eines zweiten Selektorsignals (1-F), das indikativ ist für das Vorhandensein eines Unter-Teilbildes in Antwort auf die genannten Ober- und Unter-Teilbildsignale (VTOP, VBOT).

4. Vorrichtung nach Anspruch 3, weiterhin mit Mitteln (80-74) zum Zuführen des genannten zweiten Selektorsignals (1-F) zu den genannten ersten Mitteln (22; 74-76), so daß die genannten ersten Mittel das genannte erste Teilbildsignal (VTOP) liefern in Antwort auf ein Vertikal-Synchronsignal (V), das beim Vorhandensein des genannten zweiten Selektorsignals (1-F) empfangen worden ist.

5. Vorrichtung nach Anspruch 4, weiterhin mit Zählmitteln (84) mit einem Takteingang (CP), einem Rückstelleingang (R), und einem Endzählungsausgang (TC), der ein Endzählsignal liefert beim Empfang einer vorbestimmten Anzahl Horizontalsynchronimpulse (H), folgend auf das Rückstellen der genannten Zählmittel (84);

ersten Verbindungsmitteln zur Verbindung der genannten ersten Mittel (22; 74-76) mit dem genannten Rückstelleingang (R) zum Rückstellen der genannten Zählmittel (84) in Antwort auf das genannte erste Teilbildsignal (VTOP); und

Mittel zum Zuführen der genannten Horizontal-Synchronsignale (H) zu dem genannten Takteingang (CP).

6. Vorrichtung nach Anspruch 5, wobei die genannten ersten Mittel (22; 74- 76) die nachfolgenden Elemente aufweisen:

Schaltmittel (76) mit einem Schalteingang zum Erzeugen des genannten zweiten Teilbildsignals (VBOT) in Antwort auf ein Schaltsignal an dem genannten Schalteingang; und

Mittel zum Verbinden des genannten Endzählungsausgangs (TC) der genannten Zählmittel (84) mit dem Schalteingang, so daß das genannte zweite Teilbildsignal (VBOT) bei Empfang des genannten Endzählungssignals auftritt.

7. Vorrichtung nach Anspruch 6, wobei das genannte Endzählungssignal bei einer Zählung von 5 geliefert wird.

8. Vorrichtung nach Anspruch 3, wobei die genannten Zeitgebermittel (22; 78-82) Mittel aufweisen zum Liefern eines regenerierten Vertikal-Synchronsignals (VSYNC) in Antwort auf jedes der genannten Teilbildsignale (VTOP, VBOT) und zum Beenden jedes der genannten regenerierten Vertikal-Synchronsignale (VSYNC) bei Empfang einer vorbestimmten Anzahl Horizontal-Synchronsignale (H).

9. Vorrichtung nach Anspruch 8, wobei die genannten Zeitgebermittel (22; 78-82) weiterhin Flipflopmittel (82) aufweisen mit einem Q-Ausgang mit einem ersten Zustand, der das genannte erste Selektorsignal (F) liefert und mit einem zweiten Zustand, der das genannte zweite Selektorsignal (1-F) liefert und mit einem Takteingang (CLK) der das genannte regenerierte Vertikal-Synchronsignal (VSYNC) empfängt, wobei der genannte Zustand des genannten Q-Ausganges der genannten Flipflopmittel (82) in Antwort auf das genannte regenerierte Vertikal-Synchronsignal (VSYNC) sich ändert.

10. Vorrichtung nach Anspruch 9, wobei jedes der genannten Teilbilder des genannten Eingangssignals eine erste Anzahl Zeilen aufweist, wobei diese erste Anzahl von Zeilen eine zweite Anzahl Zeilen aufweist mit wiederzugebender Videoinformation; wobei die Vorrichtung weiterhin die nachfolgenden Elemente aufweist:

Ober-Zeilen-Zählermittel (24), die mit den genannten Zeitgebermitteln (22; 78-82) verbunden sind zum Zählen von Horizontal-Synchronsignalen (H) die dem Empfang jedes der genannten Selektorsignale (F) folgen und ein Ober-Zeilensignal (TOP) erzeugen, wenn die Zählung an den genannten Ober-Zeilen-Zählmittel (24) indikativ ist für das Vorhandensein der genannten Anzahl Zeilen.

11. Vorrichtung nach Anspruch 10, wobei die genannten Zeilen-Zählmittel (24) bis zu 5 zählen.

12. Vorrichtung nach Anspruch 5, wobei das genannte geradzahlige Teilbild und das genannte ungeradzahlige Teilbild je eine Anzahl Zeilen aufweisen; wobei die Vorrichtung weiterhin die nachfolgenden Elemente aufweist:

Horizontal-Rahmensignallieferungsmittel (94, 96) zum Erzeugen eines Horizontal-Rahmensignals (HW) mit einem ersten Wert für eine erste vorbestimmte Zeitperiode mit dem Auftritt eines Horizontal-Synchronsignals in jeder der genannten Zeilen und einen zweiten Wert für die restlichen Zeilen; und

Mittel (70) zum Sperren der genannten Vertikal-Synchronsignale gegenüber den genannten ersten Mitteln (22; 74-76), während des genannten Horizontal- Rahmensignals (HW) den genannten ersten Wert hat während des genannten Ausgangsunterteilbildes, und zum Übertragen der übrigen Signale der genannten Vertikal- Synchronsignale, wobei VGATE-Signale erzeugt werden.

13. Vorrichtung nach Anspruch 12, wobei die genannten Sperrmittel (70) ein NAND-Gatter aufweisen.

14. Vorrichtung nach Anspruch 12, weiterhin mit zweiten Mitteln (72), die mit den genannten Sperrmitteln (70) und den genannten ersten Mitteln (22; 74-76) verbunden sind zum Zuführen der genannten VGATE-Signale zu den genannten ersten Mitteln (22; 74-76) zum Schalten des genannten ersten Selektorsignals (F) und des genannten Endzählungssignals.

15. Vorrichtung nach Anspruch 1, wobei das genannte erste Selektorsignal (F) und das genannte zweite Selektorsignal (1-F) zusammen ein binäres Teilbildsignal bilden mit einem ersten Wert, der das genannte erste Selektorsignal (F) bildet und mit einem zweiten Wert, der das genannte Zweite Selektorsignal (1-F) bildet.

16. Vorrichtung nach Anspruch 1, wobei die genannte Ober-Teilbildinformation und die genannte Unter-Teilbildinformation aus den genannten ersten und zweiten Speicherstellen ausgelesen werden und zwar abhängig von einem zweiten Zeilensprung- Eingangssignal mit zweiten geradzahligen und ungeradzahligen Teilbildern und eines zweiten .... mit zweiten Vertikal-(V)- und Horizontal-synchronsignalen und wobei die genannten Auslesemittel (28-36) die nachfolgenden Elemente aufweisen:

zweite Teilbildsignalerzeugungsmittel (30; 74-76), die wenigstens teilweise für die genannten zweiten Vertikal-synchronsignale (V) verantwortlich sind zur Erzeugung von Teilbildsignalen (VTOP, VBOT), wobei eines der genannten zweiten Teilbilder als Ausgangsoberteilbild und das Andere der genannten Teilbilder als Ausgangsunterteilbild gewählt wird; und

zweite Zeitgebermittel (30; 78-82), die mit den genannten zweiten Teilbildsignalerzeugungsmitteln (30; 74-76) gekoppelt sind und wenigstens teilweise für die genannten zweiten Horizontal-Synchronsignale (H) verantwortlich sind zur Erzeugung eines ersten Selektorsignals (F), das indikativ ist für das Vorhandensein eines Ausgangsoberteilbildes und eines zweiten Selektorsignals (1-F), das indikativ ist für das Vorhandensein eines Ausgangsunterteilbildes in Antwort auf die genannten Teilbildsignale (VTOP, VBOT).

17. Vorrichtung nach Anspruch 1, weiterhin mit Mitteln (50, 52) zum Beibehalten des genannten ersten Teilbildselektorsignals (F) bei Empfang des Anderen der genannten geradzahligen und ungeradzahligen Teilbilder, wenn die genannten Aufzeichnungsmittel (19) und die genannten Auslesemittel (36) gleichzeitig in derselben Gruppe der genannten Gruppen von Speicherstellen wirksam sind.

18. Verfahren zum Erzeugen eines ersten Selektorsignals (F),, wobei ein geradzahliges Teilbild oder ein ungeradzahliges Teilbild eines Eingangszeilensprungsignals als Ober-Teilbild selektiert wird und eines zweiten Selektorsignals (1-F), wobei das andere des genannten geradzahligen Teilbildes und des genannten ungeradzahligen Teilbildes als Unter-Teilbild selektiert wird, wobei das genannte geradzahlige Teilbild und das genannte ungeradzahlige Teilbild geradzahlige Teilbild- und ungeradzahlige Teilbild-Vertikal-Synchronsignale aufweisen, wobei jedes der genannten Vertikal- Synchronsignale ein Folge zugeordneter Horizontal-Synchronsignale aufweist, wobei dieses Verfahren die nachfolgenden Verfahrensschritte umfaßt:

das Trennen (12) der genannten geradzahligen und ungeradzahligen Eingangs-Vertikal-Synchronsignale und der genannten zugeordneten Horizontal- Synchronsignale von den genannten geradzahligen und ungeradzahligen Teilbildern;

das Erzeugen (22; 80) eines ersten regenerierten Vertikal-Synchronsignals (VSYNC) in Antwort auf das genannte geradzahlige Teilbildeingangs-Vertikal-Synchronsignal oder das genannte ungeradzahlige Teilbild-eingangs-Vertikal-Synchronsignal und eines vorbestimmten Signals der Folge zugeordneter Horizontal-Synchronsignale (H);

das Erzeugen (80) eines zweiten regenerierten Vertikal-Synchronsignals (VSYNC) in Antwort auf das Andere der genannten Eingangs-Vertikal-Synchronsignale und eines vorselektierten Signals der genannten Folge zugeordneter Horizontal-Synchronsignale (H); und

das Erzeugen (82) der genannten Selektorsignale (F, 1-F) in Antwort auf die genannten ersten und zweiten regenerierten Vertikal-Synchronsignale (VSYNC).