DE68921004T2 - Schutzvorrichtung gegen den Kurzschluss eines MOS-Leistungsbauelementes mit einer vorherbestimmten Abhängigkeit von der Temperatur, bei welcher das Bauelement arbeitet. - Google Patents

Schutzvorrichtung gegen den Kurzschluss eines MOS-Leistungsbauelementes mit einer vorherbestimmten Abhängigkeit von der Temperatur, bei welcher das Bauelement arbeitet.

Info

Publication number
DE68921004T2
DE68921004T2 DE68921004T DE68921004T DE68921004T2 DE 68921004 T2 DE68921004 T2 DE 68921004T2 DE 68921004 T DE68921004 T DE 68921004T DE 68921004 T DE68921004 T DE 68921004T DE 68921004 T2 DE68921004 T2 DE 68921004T2
Authority
DE
Germany
Prior art keywords
transistor
mos
current
bipolar transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68921004T
Other languages
English (en)
Other versions
DE68921004D1 (de
Inventor
Sergio Palara
Giuseppe Scilla
Michele Zisa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno, SGS Thomson Microelectronics SRL filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Application granted granted Critical
Publication of DE68921004D1 publication Critical patent/DE68921004D1/de
Publication of DE68921004T2 publication Critical patent/DE68921004T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electronic Switches (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zum Kurzschlußschutz eines MOS-Typ-Leistungsbauelements mit einer voreingestellten Abhängigkeit von der Temperatur, bei der das Leistungsbauelement arbeitet.
  • Die Erreichung eines Kurzschlußschutzes eines MOS-Leistungsbauelements, der in demselben Chip integriert ist und ausschließlich die Technologie derartiger Leistungsbauelemente verwendet, ist ein am Markt ziemlich weit verbreitetes Erfordernis.
  • Die Bauelemente zum Schutz gegen Kurzschluß, die derzeit am Markt verfügbar sind, hängen wesentlich von der Temperatur ab. Eine derartige Abhängigkeit begrenzt die Fähigkeit, Strom in den Teil des Bauelements einzuspeisen, wenngleich dies aus Gründen des thermischen Schutzes als nützlich erachtet werden könnte.
  • Die DE-A-3 821 065 offenbart ein MOSFET-Leistungsbauelement, das mit einer Kurzschlußschutzvorrichtung nach dem Oberbegriff des Anspruchs 1 ausgestattet ist.
  • Das Ziel der vorliegenden Erfindung besteht darin, eine Vorrichtung zum Schutz gegen Kurzschluß eines MOS-Leistungsbauelements zu schaffen, bei der der begrenzende Strom eine voreingestellte Funktion der Temperatur ist.
  • Ein weiteres Ziel ist es, die Schutzvorrichtung in integrierter Form zusammen mit dem MOS-Leistungsbauelement auszubilden, ohne irgendeine Verarbeitungsstufe zusätzlich zu denen zu benötigen, die zur Ausbildung des eigentlichen Leistungsbauelements erforderlich sind.
  • Erfindungsgemäß wird dieses Ziel bei einer Vorrichtung zum Schutz gegen Kurzschluß eines MOS-Leistungsbauelements erreicht, die die weiteren Merkmale nach dem Kennzeichnungsteil des Anspruchs 1 aufweist.
  • Die Besonderheiten der vorliegenden Erfindung ergeben sich deutlicher aus einem beispielhaft in den beigefügten Zeichnungen dargestellten Ausführungsbeispiel. Es zeigen:
  • Figur 1 eine Schaltungsausführung der Einheit, die aus dem Leistungsbauelement und der erfindungsgemäßen Schutzvorrichtung besteht;
  • Figuren 2 bis 8 mögliche Ausführungsformen des Leistungs-MOS- Bauelements und der Komponenten der Schutzvorrichtung in integrierter Technologie.
  • Die in Figur 1 gezeigte Schaltung besteht im wesentlichen aus einem Hauptzweig 1 mit einem Leistungs-MOS-Transistor T1 und zwei parallelen Nebenzweigen 2 und 3, die jeweils einen MOS-Transistor T2 bzw. T3 enthalten, welche die gleichen Kennwerte aufweisen wie der Leistungstransistor, außerdem die Fähigkeit, einen Strom zu führen, der einem Bruchteil (zum Beispiel einem Tausendstel) desjenigen des Leistungstransistors entspricht. Das Gate und der Drain des Leistungs- MOS-Transistors T1 sind mit den Gates bzw. den Drains der Steuer- MOS-Transistoren T2, T3 verbunden. Die Source des Transistors T2 ist an die Basis des NPN-Bipolartransistors T6 angeschlossen, und - über einen Widerstand R3 - an den Kollektor eines NPN-Bipolartransistors T4. Der Emitter des Transistors T4 ist über einen Widerstand R2 an die Source des Transistors T1 und an den Emitter eines NPN-Bipolartransistors T5 angeschlossen. Die Basis des Transistors T4 ist direkt mit dessen Kollektor und mit der Basis des Transistors T5 verbunden. Der Kollektor des Transistors T5 ist mit der Source des Transistors T3 und mit dem Emitter des Transistors T6 verbunden. Der Kollektor des Transistors T6 ist mit dem Gate des Transistors T3 und - über einen Widerstand R1 - mit einem Signaleingang I gekoppelt.
  • Figur 2 zeigt eine mögliche Ausführungsform in integrierter Technologie des Leistungs-MOS-Transistors T1, dessen Gate G durch Polysilizium- Streifen 10 ausgebildet ist, während die Source bei N&spplus;-Zonen 11 ausgebildet ist, die ihrerseits im Inneren einer P-Substratzone 16 liegen, ausgebildet auf einer epitaktischen N-Schicht 12, die ihrerseits auf einem N&spplus;-leitenden Substrat 17 ausgebildet ist, welches auch den Drain des Transistors T1 bildet.
  • Figur 3 zeigt eine mögliche Ausführungsform in integrierter Vertikal- DMOS-Technologie der Steuer-MOS-Transistoren T2, T3, deren Gate G durch Polysilizium-Streifen 13 gebildet ist, während die Source S durch N&spplus;-Zonen 14 gebildet ist, die ihrerseits in einer P-Bauelementzone 18 gebildet sind, die sich auf einer epitaktischen N-Schicht 15 befindet, welche ihrerseits auf einem N&spplus;-Substrat 19 ausgebildet ist, welches auch den Drain der Transistoren T2, T3 bildet.
  • Figuren 4, 5 und 6 zeigen unterschiedliche Ausführungsformen der Bipolartransistoren T4, T5 und T6 in integrierter Technologie.
  • Wie in Figur 4 gezeigt ist, ist auf einem N&spplus;-Substrat 20 eine epitaktische N-Schicht 21 gebildet, in der eine P-leitende Zone 22 ausgebildet ist, welche die Basis des einzelnen Transistors T4, T5, T6 bildet, dessen Kollektor in N&spplus;-Zonen 23 und dessen Emitter in N&spplus;-Zonen 24 gebildet sind, wobei die Zonen 23 und 24 am oberen Ende der Zone 22 ausgebildet sind.
  • Die Kennwerte des Einzeltransistors T4, T5, T6 sind dadurch verbesserbar, daß man während der Fertigung eine P&spplus;-Maskierung vorsieht und die Zone 22 anreichert. Wie in Figur 5 gezeigt ist, wird dadurch in der Nähe des Bodens der Zone 22 eine weitere Zone 25 vom P&spplus;-Typ gebildet.
  • Als Alternative ist es gemäß Figur 6 möglich, einen weiteren Phosphor- Maskierschritt mit dem Ziel vorzunehmen, eine weitere P-Zone 26 der P-Zone 22 zu erzeugen.
  • Gemäß Figur 7 sorgt eine in integrierter Technologie ausgeführte Version von Widerständen R1, R2 und R3 für die Ausbildung einer N&spplus;- Zone 27, hergestellt durch Eindifundieren von Arsen in das Innere einer Bauelementzone 28 vom P-Typ, die mit Masse verbunden ist. Eine solche Zone 28 wird auf einer epitaktischen N-Schicht 29 erhalten, die ihrerseits über einem N&spplus;-Substrat 30 liegt.
  • Gemäß Figur 8 lassen sich solche Widerstände R1, R2 und R3 auch bilden mit Hilfe einer Polysiliziumschicht 31, die in einem Oberflächenoxid 32 liegt.
  • Aus den Figuren 2 bis 8 läßt sich ersehen, daß sämtliche Komponenten der Schutzvorrichtung (Schaltungszweige 2 und 3 nach Figur 1 mit der Hinzufügung des Transistors T6 und des Widerstands R1) auf demselben Chip wie das Leistungsbauelement T1 ausgebildet werden können, ohne irgendwelche Prozeßstufen hinzuzufügen, ausgenommen natürlich diejenigen, die für die Verbesserungen nach den Figuren 5 und 6 vorgesehen sind.
  • Bevor die Arbeitsweise der in Figur 1 dargestellten Schaltung beschrieben wird, müssen einige Betrachtungen zur Größe der Bauelemente angestellt werden, die in die Schutzvorrichtung eingefügt worden sind.
  • Eine erste Betrachtung bezieht sich auf den Umstand, daß die Fläche des Transistors T4 größer als diejenige des Transistors T5 ist, so daß der von dem Transistor T4 gelieferte Strom normalerweise stärker ist als der von dem Tansistor T5 gelieferte Strom.
  • Eine weitere Betrachtung bezieht sich auf den Umstand, daß der Widerstand R2 so dimensioniert worden ist, daß an seinen Anschlüssen ein Spannungsfall verursacht wird, welcher die durch T4 und T5 fließenden Ströme ausgleicht, falls der von dem Transistor T2 gelieferte Strom einen Schwellenwert erreicht, oberhalb dessen das Auslösen der Schutzvorrichtung erforderlich ist.
  • Bezugnehmend auf Figur 1, arbeitet die Schaltung wie folgt.
  • Unter normalen Betriebsbedingungen werden die Steuertransistoren T2 und T3 von Strömen durchflossen, die einem Bruchteil (zum Beispiel einem Tausendstel) dessen des Leistungstransistors T1 entsprechen, und der Spannungsabfall an R2 ist so groß, daß der von T5 gespiegelte Strom schwächer ist als der von T4 gespiegelte Strom, der seinerseits durch T2 vorgegeben wird. Unter diesen Bedingungen befindet sich der Punkt A, da ist die Basis des Transistors T6, auf einer hohen Spannung. T3, bei dem es sich um eine Stromquelle handelt, die in ähnlicher Weise bereitgestellt wird wie T2, versucht den gleichen Strom wie T2 zu liefern, so daß der Kollektor von T5 sich auf einer hohen Spannung befindet (etwa der Drain-Spannung von T3, T2, T1). Unter dieser Bedingung kann T6 deshalb nicht leiten, weil die Spannung zwischen Basis und Emitter negativ ist; denn die Spannung des Emitters von T6 ist in etwa gleich der Drain-Spannung des Transistors T1, und die Spannung an der Basis von T6 ist gleich der Spannung am Punkt A. Es gibt also keine Strombegrenzung.
  • Wenn der Strom von T2 den Schwellenwert erreicht hat, oberhalb dessen das Auslösen der Schutzvorrichtung erforderlich ist, das heißt, wenn eine potentielle Kurzschlußbedingung des Leistungstransistors T1 gegeben ist, gibt es an den Klemmen des Widerstands R2 einen Spannungsabfall, der zu dem Ergebnis führt, daß die durch T4 und T5 fließenden Ströme gleichgemacht werden. Der Kollektor von T5, der zwangsweise dazu gebracht wird, den gleichen Strom zu leiten, der von T3 geliefert wird, weil stets die Beziehung I(T3)=I(T2) gilt, und der mit dem Emitter von T6 zusammenfällt, wird in der Spannung abgesenkt, und sobald der Spannungsabfall an R2 etwas mehr ansteigt, gelangt T6 in den Leitungszustand und entfaltet die Schutzwirkung.
  • Mit dieser Schaltung ist es möglich, einen Schutz bei konstanter Temperatur zu erreichen (oder zumindest in sehr geringen Schwankungsgrenzen von unterhalb 9 %). Man erkennt also, daß der den Schutz auslösende Mechanismus die Differenz von Vbe zwischen T5 und T4 ist, der - wie bekannt - einen positiven Temperaturkoeffizienten besitzt.
  • Wenn die Abhängigkeit einer solchen Differenz von Vbe von der Temperatur gleich groß wäre wie die Abhängigkeit von R2 von der Temperatur, gäbe es einen Schutz gegen Kurzschlüsse, der unabhängig von der Temperatur wäre, das heißt mit der Temperatur konstant.
  • Wenn also ein Widerstand verwendet wird, der einen positiven Temperaturkoeffizienten aufweist, kann man einen Versuch machen, den gleichen Änderungskoeffizienten bei der Differenz von Vbe zu erhalten.
  • Es folgen einige Beispiele numerischer Betrachtungen der Schaltung.
  • Angenommen, der Strom im Leistungs-MOS-Transistor (T1) wäre auf 2,75A zu begrenzen.
  • Wenn wir annehmen, daß die Fläche von T2, T3 ein Tausendstel der Fläche von T1 entspricht, so ist der durch T2, T3 fließende Strom stets etwa so groß wie ein Tausendstel des durch T1 fließenden Stroms.
  • Das folgende Beispiel bezieht sich auf eine Beschränkung auf 25º C.
  • Angenommen, das Verhältnis zwischen den Flächen von T4, T5 betrage 2/1 (diese Verhältnis kann beliebig gewählt werden, so daß der Wert des Widerstands R2 am günstigsten ist).
  • Die Differenz von Vbe für dieses Verhältnis (T4/T5=2), damit die Ströme in den Transistoren T4 und T5 ausgeglichen sind, beträgt diff.Vbe=(KT)/q x 1g[A(T5)/A(T4)] x [I(T4)/I(T5)] = 18 x 10&supmin;³V,
  • wobei K = Boltzman-Konstante
  • q = Elektronenladung
  • A(T5) = Fläche des Emitters von T5
  • A(T4) = Fläche des Emitters von T4
  • I(T4) = Strom des T4-Kollektors
  • I(T5) = Strom des T5-Kollektors.
  • Dann gilt
  • R2 = diff.Vbe / IL2 = 18 x 10&supmin;³V / 2,75 x 10&supmin;³V A= 6,540 Ohm, mit IL2 als Grenzstrom von T2.
  • R3 wird derart dimensioniert, daß an seinen Anschlüssen ein Spannungsabfall von etwa 100 mV mit Sicherheit auftritt, um eine gewissen Dynamik für T5, R3 = 100Mv / 2,75mA = 36,36 Ohm zu erreichen, und man kann ihn in Polysilizium ausführen.
  • Die Größe von T6 und R1 kann derart gewählt werden, daß der richtige Betrieb für einen gewissen Strom am Schaltungseingang I erreicht wird.
  • Berücksichtigt man, daß der Koeffizient der Änderung der Differenz von Vbe mit der Temperatur bei einem Flächenverhaltnis von 10 0,2mV/º C beträgt, erhalten wir für ein Verhältnis von 2
  • (0,2mV x 1g2) / 1g10 = 0,06mV/º C.
  • Wenn darüber hinaus R2 in Aluminium ausgeführt wird, hat man mit Hilfe einer Bahn ähnlich derjenigen, die die verschiedenen Elemente der integrierten Schaltung nach dem Stand der Technik verbindet, einen Temperaturschwankungskoeffizienten von 4500 ppm/º C.
  • Angenommen, es sei erforderlich, das Bauelement bei einer Temperatur von 150º C in Betrieb zu setzen.
  • Bei dieser Temperatur wird die Differenz von Vbe zum Ausgleichen der Ströme von T5 und T4 25,5mV betragen, R2 sollte gleich 10,21 betragen, IL1 = IL2 x 1000 = 2.5mA mit IL1 als Grenzstrom von T1.
  • Erreicht wird dadurch eine Schwankung von lediglich 9 % in der Strombegrenzung gegenüber einer Schwankung von 125º C der Temperatur.
  • Angenommen, es sei erforderlich, eine Schutzvorrichtung mit einer voreingestellten Temperaturabhängigkeit zu erhalten.
  • Möglich ist dies durch Ersetzen des Widerstandes R2, der im vorhergehenden Fall in Aliminium ausgeführt ist, durch beispielsweise Widerstände aus Polysilizium oder Widerstände, die durch Diffusion von Arsen des Typs N&spplus; ausgebildet werden, und die mit ihren unterschiedlichen thermischen Änderungskoeffizienten unterschiedliche Temperaturabhängigkeiten ergeben sollen.
  • Da insbesondere ein Widerstand, der durch Diffundieren von Arsen des Typs N&spplus; einen Temperaturänderungskoeffizienten von etwa 1500 ppm/ºC (gegenüber 4500 ppm/ºC bei dem Aluminium-Widerstand) aufweist, könnte R2 mit der gleichen Schaltungsanordnung wie im vorhergehenden Fall, von 6,54 Ohm bis zu 7,76 Ohm gehen.
  • Gleichzeitig geht, wie bereits gesehen wurde, die Differenz von Vbe von 18mV bis 25,5mV, wiederum bei einer Temperaturänderung von 25º C bis 150º C.
  • In diesem Fall gilt IL1 = 25,5 / 7,76 = 3,28A.
  • Wir haben somit in diesem Fall einen Strom, der mit der Temperatur ansteigt.
  • In ähnlicher Weise gibt es, wenn R2 in Polysilizium ausgeführt ist, eine Zunahme des Begrenzungsstroms bei ansteigender Temperatur, die noch ausgeprägter ist als im vorhergehenden Fall (Widerstand gebildet durch N&spplus;-Arsendiffusion), da der Änderungskoeffizient für Silizium tatsächlich negativ ist.

Claims (1)

  1. Vorrichtung zum Schutz einer MOS-Typ-Leistungsvorrichtung, mit einem ersten und einem zweiten Nebenschaltungszweig (2, 3), die parallel zu einem Hauptschaltungszweig (1) mit einem MOS-Leistungstransistor (T1) angeordnet sind, wobei der erste Nebenzweig (2) einen ersten MOS-Steuertransistor (T2) und der zweite Nebenzweig (3) einen zweiten MOS-Steuertransistor (T3) aufweist und die MOS-Steuertransistoren (T2, T3) die gleichen Eigenschaften wie der gesteuerte MOS- Leistungstransistor (T1) haben und eine Fähigkeit aufweisen, einen Strom zu leiten, der gleich einem Bruchteil des durch den MOS- Leistungstransistor (T1) fließenden Stroms ist, und wobei deren Gates direkt mit dem des MOS-Leistungstransistors (T1) verbunden sind, wobei der erste und der zweite Nebenzweig (2, 3) auch eine auf Temperatur ansprechende Einrichtung (T4, T5, T6, R2, R3) aufweisen, die im Fall eines Stromflusses, der dem Kurzschlußstrom des MOS- Leistungstransistors (T1) entspricht, auf das den MOS-Steuer- und - Leistungstransistoren (T2, T3; T1) gemeinsame Gate wirken, um dessen Spannung herabzusetzen und somit deren Leiten zu begrenzen, dadurch gekennzeichnet, daß die Einrichtung (T4, T5, T6, R2, R3) einen in den ersten Nebenzweig (2) eingefügten ersten Bipolartransistor (T4) und einen in den zweiten Nebenzweig (3) eingefügten zweiten Bipolartransistor (T5) aufweist, wobei der erste Bipolartransistor (T4) so dimensioniert ist, daß er normalerweise einen Strom leitet, der größer ist als der durch den zweiten Bipolartransistor (T5) fließende Strom, daß die Einrichtung (T4, T5, T6, R2, R3) zusätzlich einen Widerstand (R2) aufweist, der zwischen den ersten Bipolartransistor (T4) und die Source des MOS- Leistungstransistors (T1) geschaltet und derart dimensioniert ist, daß der Fluß eines Stroms, der dem Kurzschlußstrom durch den MOS-Leistungstransistor (T1) entspricht, über diesem einen Spannungsabfall bewirkt, derart, daß gleiche Ströme durch den ersten und den zweiten Bipolartransistor (T4, T5) erzwungen werden, daß die Einrichtung (T4, T5, T6, R2, R3) schließlich einen dritten Bipolartransistor (T6) aufweist, der zwischen das gemeinsame Gate der MOS-Transistoren (T1, T2, T3) und den zweiten Bipolartransistor (T5) geschaltet ist und dessen Basis mit einem Punkt (A) des ersten Nebenzweiges (2) verbunden ist, der sich zwischen dem ersten MOS-Steuertransistor (T2) und dem ersten Bipolartransistor (T4) befindet, derart, daß die Gatespannung der MOS-Transistoren (T1, T2, T3) herabgesetzt wird, wenn der Spannungsabfall über dem Widerstand (R2) als eine Folge eines Kurzschlußstroms in dem MOS-Leistungstransistor (T1) festgestellt wird.
DE68921004T 1989-11-17 1989-11-17 Schutzvorrichtung gegen den Kurzschluss eines MOS-Leistungsbauelementes mit einer vorherbestimmten Abhängigkeit von der Temperatur, bei welcher das Bauelement arbeitet. Expired - Fee Related DE68921004T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP89830500A EP0428813B1 (de) 1989-11-17 1989-11-17 Schutzvorrichtung gegen den Kurzschluss eines MOS-Leistungsbauelementes mit einer vorherbestimmten Abhängigkeit von der Temperatur, bei welcher das Bauelement arbeitet

Publications (2)

Publication Number Publication Date
DE68921004D1 DE68921004D1 (de) 1995-03-16
DE68921004T2 true DE68921004T2 (de) 1995-09-21

Family

ID=8203248

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68921004T Expired - Fee Related DE68921004T2 (de) 1989-11-17 1989-11-17 Schutzvorrichtung gegen den Kurzschluss eines MOS-Leistungsbauelementes mit einer vorherbestimmten Abhängigkeit von der Temperatur, bei welcher das Bauelement arbeitet.

Country Status (5)

Country Link
US (1) US5177659A (de)
EP (1) EP0428813B1 (de)
JP (1) JPH03259614A (de)
KR (1) KR910010863A (de)
DE (1) DE68921004T2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4236334A1 (de) * 1992-10-28 1994-05-05 Bosch Gmbh Robert Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung
GB9423076D0 (en) * 1994-10-12 1995-01-04 Philips Electronics Uk Ltd A protected switch
US5999041A (en) * 1996-05-17 1999-12-07 Denso Corporation Load actuation circuit
DE19640446A1 (de) * 1996-09-30 1998-04-16 Siemens Ag Schutzschaltungsanordnung
JP3637848B2 (ja) 1999-09-30 2005-04-13 株式会社デンソー 負荷駆動回路
JP4069022B2 (ja) * 2003-06-12 2008-03-26 三菱電機株式会社 電力用半導体装置
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8193848B2 (en) * 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
ITMI20112278A1 (it) * 2011-12-15 2013-06-16 St Microelectronics Srl Struttura bipolare di potenza, in particolare per applicazioni ad alta tensione
CN108512295B (zh) * 2018-04-11 2021-08-10 上海空间电源研究所 航天器电源***分流调节电路防短路控制方法
US10679938B2 (en) * 2018-07-31 2020-06-09 Texas Instruments Incorporated Power transistor coupled to multiple sense transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3845405A (en) * 1973-05-24 1974-10-29 Rca Corp Composite transistor device with over current protection
IT1202895B (it) * 1979-02-27 1989-02-15 Ates Componenti Elettron Dispositivo di protezione termica per un componente elettronico a semiconduttore
JPS6084009A (ja) * 1983-10-14 1985-05-13 Omron Tateisi Electronics Co 電子スイツチの保護回路
US4893158A (en) * 1987-06-22 1990-01-09 Nissan Motor Co., Ltd. MOSFET device

Also Published As

Publication number Publication date
US5177659A (en) 1993-01-05
KR910010863A (ko) 1991-06-29
EP0428813A1 (de) 1991-05-29
JPH03259614A (ja) 1991-11-19
EP0428813B1 (de) 1995-02-01
DE68921004D1 (de) 1995-03-16

Similar Documents

Publication Publication Date Title
DE3821065C2 (de)
DE69108631T2 (de) Tunnelinjektions-Halbleiterbauelement und dessen Herstellungsverfahren.
DE69203168T2 (de) Schaltung zur Temperaturmessung.
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE69506520T2 (de) Geschützter schalter
DE2951835C2 (de)
DE3009447A1 (de) Integrierter cmos-halbleiterbaustein
DE69508735T2 (de) Vor Überströmen geschützter Leistungsschalter
DE3879850T2 (de) Eingangsschutzvorrichtung fuer eine halbleitervorrichtung.
DE69010034T2 (de) Halbleiteranordnung mit einer Schutzschaltung.
DE69806115T2 (de) SOI-Bauelement mit Ein-/Ausgabeschutz
DE68921004T2 (de) Schutzvorrichtung gegen den Kurzschluss eines MOS-Leistungsbauelementes mit einer vorherbestimmten Abhängigkeit von der Temperatur, bei welcher das Bauelement arbeitet.
EP0144978B1 (de) Schaltungsanordnung zum Ansteuern eines Thyristors mit einem Fototransistor
DE69525797T2 (de) Integrierte Halbleiterschaltung mit einer Stromspiegelschaltung
DE3881264T2 (de) Gate-steuerbare bilaterale Halbleiterschaltungsanordnung.
DE2831522A1 (de) Integrierte schaltung und verfahren zu deren herstellung
DE69316675T2 (de) Halbleiterbauelement mit einem Schutzmittel
DE2635218A1 (de) Anordnung zum schutz eines transistors
DE2822094C2 (de)
DE69421758T2 (de) Halbleiteranordnung mit einem Schutzmittel
DE19647398A1 (de) Bipolarer Transistor mit isoleirtem Gate
DE69131541T2 (de) Halbleiterbauelement mit vergrösserter elektrostatischer Durchbruchspannung
DE3879557T2 (de) Halbleiteranordnung mit einer Ladungsübertragungsanordnung.
DE68912778T2 (de) Mittel zum reduzieren von schäden an jfets durch elektrostatische entladungen.
DE2263075C3 (de) Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee