DE68919402T2

DE68919402T2 - Speicherkarte.

Info

Publication number: DE68919402T2
Application number: DE68919402T
Authority: DE
Inventors: Tetsuhiko Endoh; Katsuhiko Itakura; Hirosuke Komyoji; Masaru Masuyama; Yoshihiro Takemae; Ryuji Tanaka
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1988-09-28
Filing date: 1989-09-26
Publication date: 1995-03-30
Anticipated expiration: 2009-09-27
Also published as: JP2539012B2; US5025415A; DE68919402D1; KR930011349B1; EP0362050B1; EP0362050A2; JPH0290344A; EP0362050A3; KR900005328A

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft allgemein Speicherkarten, und insbesondere eine Speicherkarte, welche eine Speicherfunktion hat und eine Form von einer Kreditkarte, zum Beispiel, hat.
Es ist eine Speicherkarte vorgeschlagen worden, welche keine Zentralverarbeitungseinheit (CPU) hat, aber einen eingebauten Speicher hat, wie einen Speicher mit wahlfreiem Zugriff (RAM) und einen Nur-Lese-Speicher (ROM). Zum Beispiel, verwendet die Speicherkarte einen Datenbus mit einer Bitbreite von acht Bit oder sechzehn Bit, und es gibt Vorschläge, einen Datenbus zu verwenden mit einer Bitbreite, welche ein Vielfaches von acht ist, wie zweiunddreißig Bit und vierundsechzig Bit. Wenn solch eine Speicherkarte in eine Kartenschreib- und/oder -Leseeinrichtung (hiernach einfach als eine Karten-Schreib/Lese-Einrichtung bezeichnet) eingegeben wird, ist es möglich, eine beliebige Information in die Speicherkarte zu schreiben und/oder eine vorgespeicherte Information von der Speicherkarte zu lesen.
Fig. 1 zeigt ein Beispiel einer herkömmlichen Speicherkarte. Die Speicherkarte enthält einen Eingabepuffer 100, einen Speicher 101, einen Eingabe/Ausgabe-Puffer 102, und Anschlüsse 103 bis 107. Ein Adreßsignal ADR wird an den Anschluß 103 angelegt, ein Schreibfreigabesignal WE wird an den Anschluß 104 angelegt, ein Chipauswahlsignal CS wird an den Anschluß 105 angelegt, und ein Ausgabefreigabesignal OE wird an den Anschluß 106 angelegt. Schreibdaten, welche in den Speicher 101 zu schreiben sind, und Lesedaten, welche aus dem Speicher 101 zu lesen sind, werden über den Daten- Eingabe/Ausgabe-Anschluß 107 eingegegben und ausgegeben. Die Eingabe der Schreibdaten wird durch den Eingabe/Ausgabe-Puffer 102 in Ansprache auf das Schreibfreigabesignal WE gesteuert. Auf der anderen Seite wird die Ausgabe der Lesedaten durch den Eingabe/Ausgabe-Puffer 102 in Ansprache auf das Ausgabefreigabesignal OE gesteuert.
Gemäß der herkömmlichen Speicherkarte bestimmt die Bitbreite des Daten-Eingabe/Ausgabe-Anschlusses 107, das heißt die Bitbreite von einem Datenbus, die Karten-Schreib/Lese- Einrichtung, in welche die Speicherkarte eingegeben werden kann. In anderen Worten, eine Speicherkarte, welche einen Datenbus mit einer Bitbreite von acht Bit hat, wird ausschließlich an einer Karten-Schreib/Lese-Einrichtung verwendet, die einen Datenbus mit einer Bitbreite von acht Bit aufweist. Ähnlich wird eine Speicherkarte, welche einen Datenbus mit einer Bitbreite von 16 Bit hat, ausschließlich an einer Karten-Schreib/Lese-Einrichtung verwendet, die einen Datenbus mit einer Bitbreite von sechzehn Bit hat. Aus diesem Grund, wenn die Bitbreite von dem Datenbus der Karten-Schreib/Lese-Einrichtung von acht Bit auf sechzehn Bit geändert wird, ist es nicht länger möglich, die Speicherkarte zu verwenden, welche die Datenbusbreite mit der Bitbreite von acht Bit hat, und die an dieser Karten- Schreib/Lese-Einrichtung verwendeten Speicherkarten müssen alle den Datenbus mit der Bitbreite von sechzehn Bit haben. Als Ergebnis muß eine extrem umfangreiche Änderung vorgenommen werden, um die Funktionen der Karten-Schreib/Lese- Einrichtung zu erweitern, weil es notwendig ist, alle die Speicherkarten zu wechseln.
Daher bestimmt die Bitbreite von dem Datenbus der Karten- Schreib/Lese-Einrichtung herkömmlicherweise die Speicherkarten, welche daran verwendet werden können. Somit gibt es ein Problem dahingehend, daß eine Speicherkarte, welche einen Datenbus mit einer Bitbreite hat, die von der der Karten-Schreib/Lese-Einrichtung verschieden ist, nicht an dieser Karten-Schreib/Lese-Einrichtung verwendet werden kann.
Es ist möglich, die Fähigkeit einer kompatiblen Verwendung von der Speicherkarte, welche den Datenbus mit der Bitbreite von sechzehn Bit hat, auf der Karten-Schreib/Lese- Einrichtung, welche den Datenbus mit der Bitbreite von acht Bit hat, und der Karten-Schreib/Lese-Einrichtung, welche den Datenbus mit der Bitbreite von sechzehn Bit hat, in Betracht zu ziehen. In diesem Falle, wenn die verwendeten Speicherkarten den Datenbus mit der Bitbreite von sechszehn Bit haben, um damit zu beginnen, ist es möglich, die Benutzung dieser Speicherkarten fortzusetzen, selbst wenn die Bitbreite von dem Datenbus der Karten-Schreib/Lese-Einrichtung von acht Bit auf sechzehn Bit geändert wird, um deren Funktionen zu erweitern.
Fig. 2 zeigt ein weiteres Beispiel der herkömmlichen Speicherkarte. In Fig. 2 sind diejenigen Teile, welche im wesentlichen die gleichen sind wie die entsprechenden Teile in Fig. 1, durch die gleichen Bezugsziffern bezeichnet, und eine Beschreibung davon soll weggelassen werden. Die in Fig. 2 gezeigte Speicherkarte hat einen Datenbus mit einer Bitbreite von sechzehn Bit. Die Speicherkarte enthält zwei 256 k x 8 Bit RAM's 101L und 101H, einen Anschluß 105L zum Empfangen eines Chipauswahlsignals CS0, welches ein unteres Byte auswählt (das heißt, das RAM 101L), und einen Anschluß 105H zum Empfangen eines Chipauswahlsignals CS1, welches ein oberes Byte (das heißt, das RAM 101H) auswählt. Die folgende Tabelle 1 zeigt einen Betriebsmodus der Speicherkarte, der durch die Chipauswahlsignale CS0 und CS1 bestimmt ist, wo "H" einen hohen Logikpegel und "L" einen niedrigen Logikpegel bezeichnet. Tabelle 1 Betriebsmodus Nicht auswählen Unteres Byte auswählen Oberes Byte auswählen Wortzugriff
Wenn die in Fig. 2 gezeigte Speicherkarte an der Karten- Schreib/Lese-Einrichtung verwendet wird, die den Datenbus mit der Bitbreite von acht Bit hat, ist es notwendig, die Chipauswahlsignale CS0 und CS1 zu erzeugen, indem eine Decoderschaltung innerhalb der Karten-Schreib/Lese-Einrichtung vorgesehen wird, weil die Karten-Schreib/Lese-Einrichtung mit dem Datenbus mit der Bitbreite von acht Bit ursprünglich nicht die Funktion einer Erzeugung der Chipauswahlsignale CS0 und CS1 hat. Dementsprechend besteht in diesem Falle ein Problem dahingehend, daß die Karten- Schreib/Lese-Einrichtung mit dem Datenbus mit der Bitbreite von acht Bit in großem Umfang überarbeitet werden muß, um die Decoderschaltung einzubringen, indem eine Signalverzögerung in Kauf genommen wird, welche innerhalb der Decoderschaltung auftritt. Weiter, nachdem eine solche Überarbeitung erfolgt ist, ist es nicht länger möglich, die Speicherkarte zu verwenden, welche den Datenbus mit der Bitbreite von acht Bit hat.
Ein System zur Informationsübertragung zwischen einem lokalen und einem Hauptbus, das ersonnen ist, um die Verwendung von sowohl acht- und sechzehn-Bit-Maschinen zu gestatten, ist aus der GB-A-2 021 823 bekannt. Die digitale Information wird in einen unteren Bereich und einen oberen Bereich unterteilt, um einen selektiven Transfer von Bytes kompatibel mit beider Byte- und Wortlängendigitalinformation zu gestatten.

ZUSAMMENFASSUNG DER ERFINDUNG

Dementsprechend ist es ein allgemeines Ziel der vorliegenden Erfindung, eine neue und nützliche Speicherkarte zu schaffen, bei welcher die oben beschriebenen Probleme beseitigt werden.
Ein anderes und spezifischeres Ziel der vorliegenden Erfindung ist es, eine tragbare Karte zur Verwendung an einer Karten-Schreib- und/oder -Leseeinrichtung zu schaffen, welche eine Datenbus mit einer beliebigen Bitbreite hat und Daten auf die und/oder von der Karte schreibt und/oder liest, enthaltend eine Daten-Eingabe/Ausgabe-Anschlußeinrichtung, eine Speichereinrichtung mit einem Datenbus mit einer Bitbreite von mindestens n Bit zur Koppelung an den Datenbus der Karten-Schreib- und/oder -Leseeinrichtung über die Daten-Eingabe/Ausgabe-Anschlußeinrichtung, eine Adreßeingabeanschlußeinrichtung zum Empfangen eines Adreßsignals von der Karten-Schreib- und/oder -Leseeinrichtung, eine erste Eingabeanschlußeinrichtung zum Empfangen eines ersten Chipauswahlsignals von der Karten-Schreib- und/oder -Leseeinrichtung, welches ein erstes Byte auswählt, eine zweite Eingabeanschlußeinrichtung zum Empfangen eines zweiten Chipauswahlsignals von der Karten-Schreib- und/oder -Leseeinrichtung, welches ein zweites Byte auswählt, und eine Decodereinrichtung zur Bestimmung einer Bitbreite von dem Datenbus der Speichereinrichtung, die benutzt wird zur Datenkommunikation zwischen der Karten-Schreib- und/oder -Leseeinrichtung zu einem von n Bit und n/N Bit basierend auf den ersten und zweiten Chipauswahlsignalen und einem oder einer Anzahl von beliebigen Bit des Adreßssignals durch Zuführung von Steuersignalen zu der Speichereinrichtung, wobei n, N und n/N positive ganze Zahlen sind. Gemäß der Speicherkarte der vorliegenden Erfindung ist es möglich, die Speicherkarte an einer Karten-Schreib- und/oder -Leseeinrichtung zu verwenden, die Datenbusse mit verschiedenen Bitbreiten aufweist. Zusätzlich ist es möglich, die Funktionen der Karten-Schreib- und/oder -Leseeinrichtung zu erweitern ohne die Notwendigkeit, die Auslegung der Karten- Schreib- und/oder -Leseeinrichtung zu verändern.
Andere Ziele und weitere Merkmale der vorliegenden Erfindung werden ersichtlich aus der folgenden detaillierten Beschreibung beim Lesen in Verbindung mit den begleitenden Zeichnungen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Systemblockdiagramm, das ein Beispiel einer herkömmlichen Speicherkarte zeigt;
Fig. 2 ist ein Systemblockdiagramm, das ein weiteres Beispiel der herkömmlichen Speicherkarte zeigt;
Fig. 3 ist ein Systemblockdiagramm zur Erläuterung eines Arbeitsprinzips einer Speicherkarte gemäß der vorliegenden Erfindung;
Fig. 4 ist ein Systemblockdiagramm, das ein erstes Ausführungsbeispiel der Speicherkarte gemäß der vorliegenden Erfindung zeigt;
Fig. 5 ist ein Diagramm zur Erläuterung der Verwendung des ersten Ausführungsbeispiels der Speicherkarte an einer Karten-Schreib/Lese-Einrichtung, welche einen Datenbus mit einer Bitbreite von acht Bit hat;
Fig. 6A und 6B zeigen jeweils Ausführungsbeispiele der Verwendung des ersten Ausführungsbeispiels der Speicherkarte;
Fig. 7 ist ein Schaltungsdiagramm, das ein Ausführungsbeispiel einer Decoderschaltung zeigt, welche in dem ersten Ausführungsbeispiel der Speicherkarte verwendet werden kann;
Fig. 8(A) bis 8(E) sind Zeitdiagramme zur Erläuterung des Betriebs der in Fig. 7 gezeigten Decoderschaltung;
Fig. 9 ist ein Systemblockdiagramm, das ein zweites Ausführungsbeispiel der Speicherkarte gemäß der vorliegenden Erfindung zeigt; und
Fig. 10 ist eine perspektivische Ansicht, die allgemein ein Beispiel eines äußeren Erscheinungsbildes der Speicherkarte zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Zuerst soll eine Beschreibung gegeben werden von einem Arbeitsprinzip einer Speicherkarte gemäß der vorliegenden Erfindung, wobei auf Fig. 3 Bezug genommen wird. In Fig. 3 enthält eine Speicherkarte eine Speichereinrichtung 1, welche einen Datenbus mit einer Bitbreite von mindestens n Bit hat, einen Adreßeingabeanschluß 2 zum Empfangen eines Adreßsignals ADR, einen n-Bit-Datenausgabeanschluß 5 zur Ausgabe von Lesedaten, welche aus der Speichereinrichtung 1 ausgelesen werden, einen ersten Eingabeanschluß 7 zum Empfangen eines ersten Chipauswahlsignals CS0, welches ein erstes Byte auswählt, einen zweiten Eingabeanschluß 8 zum Empfangen eines zweiten Chipauswahlsignals CSN, welches ein zweites Byte auswählt, und eine Decoderschaltung 9.
Die Decoderschaltung 9 erzeugt Steuersignale CE0 und CEN basierend auf den ersten und zweiten Chipauswahlsignalen CS0 und CSN, welche über die ersten und zweiten Eingabeanschlüsse 7 und 8 aufgenommen werden, und einem vorgegebenen Bit des Adreßsignals ADR. Die Steuersignale CS0 und CSN steuern die Bitbreite der Speichereinrichtung 1 auf n Bit oder n/N Bit in Abhängigkeit von einer Bitbreite von einem Datenbus der Karten-Schreib/Lese-Einrichtung, an welcher die Speicherkarte zu verwenden ist, wobei n, N und n/N positive ganze Zahlen sind. Daher kann diese Speicherkarte verwendet werden an einer Karten-Schreib/Lese -Einrichtung, welche einen Datenbus mit einer Bitbreite von n Bit hat, und einer Karten-Schreib/Lese-Einrichtung, welche einen Datenbus mit einer Bitbreite von n/N Bit hat. In anderen Worten, wenn n = 16 und N = 2, zum Beispiel, kann die Speicherkarte gemäß der vorliegenden Erfindung verwendet werden an einer Karte-Schreib/Lese-Einrichtung, welche einen Datenbus mit einer Bitbreite von acht Bit hat, und einer Karten-Schreib/Lese-Einrichtung, welche einen Datenbus mit einer Bitbreite von sechzehn Bit hat.
Als nächstes soll eine Beschreibung gegeben werden von einem ersten Ausführungsbeispiel der Speicherkarte gemäß der vorliegenden Erfindung, wobei auf Fig. 4 Bezug genommen wird. Eine Speicherkarte, die in Fig. 4 gezeigt ist, enthält allgemein einen Eingabepuffer 11, 256 k x 8-Bit-RAM's 12 und 13, einen Eingabe/Ausgabe-Puffer 14, eine Decoderschaltung 15 und Anschlüsse 16 bis 21.
Bits A0 bis A18 des Adreßsignals ADR werden dem Anschluß 16 zugeführt, und das Bit A0 wird der Decoderschaltung 15 zugeführt, während die übrigen Bit A1 bis A18 dem Eingabepuffer 11 zugeführt werden. Ein Schreibfreigabesignal WE wird an den Anschluß 17 angelegt und jedem von dem Eingabepuffer 11, den RAM's 12 und 13 und dem Eingabe/Ausgabe-Puffer 14 zugeführt. Ein Ausgabefreigabesignal OE wird an den Anschluß 18 angelegt und dem Eingabe/Ausgabe-Puffer 14 zugeführt. Ein Chipauswahlsignal CS1, welches das obere Byte auswählt (das heißt, das RAM 12), wird an den Anschluß 19 angelegt und der Decoderschaltung 15 zugeführt. Ein Chipauswahlsignal CS0, welches das untere Byte auswählt (das heißt, das RAM 13), wird an den Anschluß 20 angelegt und der Decoderschaltung 15 zugeführt.
Basierend auf dem Bit A0 und den Chipauswahlsignalen CS0 und CS1 erzeugt die Decoderschaltung 15 Steuersignale CE0 und CE1, welche den jeweiligen RAM's 12 und 13 zugeführt werden. Bei diesem Ausführungsbeispiel, wenn die Logikwerte der Chipauswahlsignale CS0 und CS1 die gleichen sind, wird die Speicherbitbreite auf sechzehn Bit eingestellt, ohne Rücksicht auf den Logikwert von dem Bit A0. Auf der anderen Seite, wenn die Logikwerte der Chipauswahlsignale CS0 und CS1 voneinander verschieden sind, wird die Speicherbitbreite auf acht Bit eingestellt. Wenn die Speicherbitbreite auf acht Bit eingestellt ist, wird eines der RAM's 12 und 13 verwendet abhängig von dem Logikwert von dem Bit A0. Bei diesem Ausführungsbeispiel wird das RAM 12 wahlweise verwendet, wenn das Bit A0 einen niedrigen Logikpegel hat und die Logikwerte der Chipauswahlsignale CS0 und CS1 voneinander verschieden sind. Die folgende Tabelle 2 zeigt die Beziehungen der Chipauswahlsignale CS0 und CS1, des Bit A0 und der Steuersignale CE0 und CE1, wo "H" und "L" jeweils hohe und niedrige Logikwerte bezeichnen und "X" bezeichnet, daß es gleichgültig ist. Tabelle 2
Fig. 5 ist ein Diagramm zur Erläuterung der Verwendung des ersten Ausführungsbeispiels der Speicherkarte an einer Karten-Schreib/Lese-Einrichtung, welche einen Datenbus mit einer Bitbreite von acht Bit hat. In Fig. 5 sind der Bequemlichkeit halber nur die wesentlichen Teile einer Karten-Schreib/Lese-Einrichtung 40 und einer Speicherkarte 41 gezeigt. Wie gezeigt, ist der 8-Bit-Datenbus der Karten- Schreib/Lese-Einrichtung 40 mit einem Anschluß 30 verbunden, wie wenn es ein 16-Bit-Datenbus wäre. Das heißt, die scheinbare Bitbreite des Datenbusses ist sechzehn Bit. Der Anschluß 30 der Karten-Schreib/Lese-Einrichtung 40 ist mit dem Daten-Eingabe/Ausgabe-Anschluß 21 der Speicherkarte 41 verbunden. Zusätzlich sind die Anschlüsse 31, 32 und 33 der Karten-Schreib/Lese-Einrichtung 40 jeweils verbunden mit den entsprechenden Anschlüssen 19, 16&sub0; und 20 der Speicherkarte 41. Der Anschluß 31 ist verbunden mit einer Stromquellenspannung Vcc und somit konstant auf den hohen Logikwert festgelegt. Das Bit A0 des Adreßsignals ADR wird dem Anschluß 32 zugeführt, und das Chipauswahlsignal CS wird dem Anschluß 33 zugeführt.
Dementsprechend wird in Fig. 5 die Speicherkarte 41 an der Karten-Schreib/Lese-Einrichtung 40 verwendet, wie wenn es eine Speicherkarte mit einem Datenbus mit einer Bitbreite von acht Bit wäre. Darüber hinaus besteht keine Notwendigkeit, für eine Decoderschaltung oder dergleichen innerhalb der Karten-Schreib/Lese-Einrichtung 40 zu sorgen, und es ist unnötig, eine Änderung der Auslegung der Karten- Schreib/Lese-Einrichtung 40 abhängig von der Bitbreite von dem Datenbus der Speicherkarte vorzunehmen.
Daher kann die Speicherkarte 41 an einer Karten- Schreib/Lese-Einrichtung verwendet werden, welche einen Datenbus mit einer Bitbreite von acht Bit hat, und einer Karten-Schreib/Lese-Einrichtung, welche einen Datenbus mit einer Bitbreite von sechzehn Bit hat, ohne eine Änderung der Auslegung an den Karten-Schreib/Lese-Einrichtungen vorzunehmen. Aus diesem Grund kann eine Speicherkarte, welche einen Datenbus mit einer Bitbreite von acht Bit hat, noch an der Karten-Schreib/Lese-Einrichtung verwendet werden, welche den Datenbus mit der Bitbreite von acht Bit hat, und eine Speicherkarte, welche einen Datenbus mit einer Bitbreite von sechzehn Bit hat, kann noch an der Karten- Schreib/Lese-Einrichtung verwendet werden, welche den Datenbus mit der Bitbreite von sechzehn Bit hat.
Die folgende Tabelle 3 zeigt den Betriebsmodus der Speicherkarte, den Zustand des Daten-Eingabe/Ausgabe-Anschlusses 21 und den Zustand des Stromquellenstroms, welche an den Signalen CS0, CS1, A0, OE und WE bestimmt werden. In Tabelle 3 bedeutet "hohe Imp." einen Zustand hoher Impedanz, und es werden die gleichen Bezeichnungen verwendet wie in Tabelle 2. Tabelle 3 ist aufgrund des begrenzten Raums in einen Teil A und einen Teil B unterteilt. Tabelle 3A Betriebsmodus Zustand des PS-Stroms keine Auswahl Lese (x8 Bit) Schreib (x8 Bit) Ausgabesperrung Stand-by Betrieb Tabelle 3B Zustand von Anschluß 21 Oberes Byte Unteres Byte Ausgabedaten Eingabedaten
Fig. 6A und 6B jeweils zeigen Ausführungsbeispiele für die Benutzung des ersten Ausführungsbeispiels der Speicherkarte. Fig. 6A zeigt einen Fall, wo die Speicherkarte 41 verwendet wird an einer Karten-Schreib/Lese-Einrichung, welche eine CPU 50a, eine Hauptspeichereinrichtung 51a und einen 8-Bit-Datenbus 52a aufweist. Fig. 6B zeigt einen Fall, wo die Speicherkarte 41 verwendet wird an einer Karten-Schreib/Lese-Einrichtung, welche eine CPU 50b, eine Hauptspeichereinrichtung 51b und einen 16-Bit-Datenbus 52b aufweist.
Fig. 8 zeigt ein Ausführungsbeispiel der Decoderschaltung 15, die in Fig. 4 gezeigt ist. Die Decoderschaltung 15 enthält eine NICHT-UND-Schaltung 151, ODER-Schaltungen 152 und 153, sowie UND-Schaltungen 154 und 155, welche wie gezeigt verbunden sind. Das Steuersignal CE0 wird ausgegeben von der ODER-Schaltung 153 und das Steuersignal CE1 wird ausgegeben von der UND-Schaltung 154.
Fig. 9(A) bis 9(E) zeigen Zeitdiagramme zur Erläuterung des Betriebs der Decoderschaltung 15, die in Fig. 8 gezeigt ist, für verschiedene Eingangssignale CS0, CS1 und A0. Fig. 9(A) und 9(B) jeweils zeigen die Chipauswahlsignale CS0 und CS1, und Fig. 9(C) zeigt das Bit A0 des Adreßsignals ADR. Fig. 9(D) und 9(E) jeweils zeigen die Steuersignale CE1 und CE0, die von der Decoderschaltung 15 ausgegeben werden.
Als nächstes soll eine Beschreibung gegeben werden von einem zweiten Ausführungsbeispiel der Speicherkarte gemäß der vorliegenden Erfindung, wobei Bezug genommen wird auf Fig. 9. In diesem Ausführungsbeispiel enthält eine Speicherkarte 8-Bit-Speicher M0 bis M7, eine Decoderschaltung 61, Daten-Eingabe/Ausgabe-Anschlüsse 62a und 62b, sowie Anschlüsse 63 bis 70. Ein oberes Byte, das aus Bits I/O&sub0; bis I/O&sub7; von Eingabe-/Ausgabe-Daten I/O&sub0; bis I/O&sub1;&sub5; gebildet wird, wird über den Daten-Eingabe/Ausgabe-Anschluß 62a eingegeben und ausgegeben, und ein unteres Byte, das aus Bits I/O&sub8; bis I/O&sub1;&sub5; der Eingabe-/Ausgabe-Daten I/O&sub0; bis I/O&sub1;&sub5; gebildet ist, wird über den Daten-Eingabe/Ausgabe-Anschluß 62 eingegeben und ausgegeben. Ein Schreibfreigabesignal WE wird an den Anschluß 63 angelegt, und ein Ausgabefreigabesignal OE wird an den Anschluß 64 angelegt. Chipauswahlsignale CS1 und CS0 werden jeweils an Anschlüsse 65 und 66 angelegt. Aus einem Adreßsignal ADR, das aus Bits A0 bis AN+3 gebildet ist, werden Bits A0, AN+2 und AN+3 jeweils an die entsprechenden Anschlüsse 67, 68 und 69 angelegt, während die verbleibenden Bits A1 bis AN+1 an den Anschluß 70 angelegt werden. Bei diesem Ausführungsbeispiel ist kein Eingabepuffer noch ein Eingabe/Ausgabe-Puffer vorgesehen, welche denen des ersten Ausführungsbeispiels entsprechen. Jedoch ist es möglich, im wesentlichen die gleichen Effekte zu erhalten, wie die durch das erste Ausführungsbeispiel zu erhaltenden.
Die Bitbreite von dem Datenbus ist natürlich nicht beschränkt auf acht Bit und sechzehn Bit. Zum Beispiel können die Datenbusse Bitbreiten von acht Bit, sechzehn Bit und zweiunddreißig Bit haben.
Fig. 10 zeigt allgemein ein Ausführungsbeispiel vom äußeren Erscheinungsbild der Speicherkarte. In Fig. 10 enthält eine Speicherkarte 200 eine gedruckte Schaltung 201, integrierte Speicherschaltungen (IC's) 202, die mit der gedruckten Schaltung 201 verbunden sind, eine Schnittstellenverbindungseinrichtung 203, sowie eine Abdeckung 204 und dergleichen.

Claims

1. Tragbare IC-Karte zur Verwendung an einer Karten- Schreib- und/oder Lese-Einrichtung, welche einen Datenbus mit einer beliebigen Bitbreite aufweist und Daten auf die und/oder von der Speicherkarte schreibt und/oder liest, welche Karte enthält: eine Daten-Eingabe/Ausgabe-Anschlußeinrichtung (5, 21, 62a, 62b); eine Speichereinrichtung (1, 12, 13, M0 - M7) mit einem Datenbus mit einer Bitbreite von mindestens n Bit zur Koppelung an den Datenbus von der Karten-Schreib- und/oder Lese-Einrichtung über die Daten-Eingabe/Ausgabe-Anschlußeinrichtung; und eine Adreßeingabeanschlußeinrichtung (2, 16, 17) zum Empfangen eines Adreßsignals von der Karten-Schreib- und/oder Lese-Einrichtung, weiterhin enthaltend: eine erste Eingabeanschlußeinrichtung (7, 19, 66) zum Empfangen eines ersten Chipauswahlsignals von der Karten-Schreib- und/oder Lese-Einrichtung, welches ein erstes Byte auswählt; eine zweite Eingabeanschlußeinrichtung (8, 20, 65) zum Empfangen eines zweiten Chipauswahlsignals von der Karten-Schreib- und/oder Lese-Einrichtung, welche ein zweites Byte auswählt; und eine Decodereinrichtung (9, 15, 61) zur Bestimmung einer Bitbreite von dem Datenbus der Speichereinrichtung, die zu verwenden ist für eine Datenkommunikation zwischen der Karten-Schreib- und/oder Lese-Einrichtung zu einem von n Bit und n/N Bit basierend auf den ersten und zweiten Chipauswahlsignalen und einem oder einer Anzahl von beliebigen Bit des Adreßsignals durch Zuführung von Steuersignalen zu der Speichereinrichtung, wobei n, N und n/N positive ganze Zahlen sind.

2. Tragbare IC-Karte nach Anspruch 1, bei der die Speichereinrichtung (1, 12, 13, M0 - M 7) einen ersten n/2-Bit- Ausgabespeicher (12) und einen zweiten n/2-Bit-Ausgabespeicher (13) enthält, welche jeweils einen Ausgang von n/2 Bit haben, wobei die ersten und zweiten n/2-Bit-Ausgabespeicher durch die von der Decodereinrichtung (9, 15, 71) empfangenen Steuersignale freigegeben werden und die Bitbreite von dem verwendeten Datenbus bestimmen.

3. Tragbare IC-Karte nach Anspruch 2, bei der n = 16 und N = 2, der erste n/2-Bit-Ausgabespeicher (12) zum Schreiben und Lesen des ersten Daten-Byte verwendet wird, der zweite n/2-Bit-Ausgabespeicher (13) zum Schreiben und Lesen des zweiten Datenbyte verwendet wird.

4. Tragbare IC-Karte nach einem der Ansprüche 1 bis 3, weiterhin enthaltend: eine dritte Eingabeanschlußeinrichtung (17, 63) zum Empfangen eines Schreibfreigabesignals und eine Eingabepuffereinrichtung (11) zum Empfangen der ersten und zweiten Chipauswahlsignale und der Schreibfreigabesignale von den ersten, zweiten und dritten Eingabeanschlußeinrichtungen (7, 19, 66; 8, 20, 65; 17, 63) und des Adreßsignals von der Adreßeingabeanschlußeinrichtung (2, 16, 70), wobei die Eingabepuffereinrichtung das Schreibfreigabesignal und die Bit des Adreßsignals ausschließlich des einen oder einer Anzahl von beliebigen Bit zu der Speichereinrichtung (1, 12, 13, M0 - M7) zuführt, wobei Schreib- und Leseoperationen der Speichereinrichtung in Abhängigkeit von einem Logikwert des Schreibfreigabesignals freigegeben werden.

5. Tragbare IC-Karte nach Anspruch 4, dadurch gekennzeichnet, daß weiterhin vorgesehen sind: eine vierte Eingabeanschlußeinrichtung (18, 64) zum Empfangen eines Ausgabefreigabesignals und eine Eingabe/Ausgabe-Puffereinrichtung (14), die mit der Speichereinrichtung (1, 12, 13, M0 - M7) gekoppelt ist, zum Empfangen von über die Daten-Eingabe/Ausgabe-Anschlußeinrichtung (5, 21, 62a, 62b) in die Speichereinrichtung zu schreibenden Daten und zur Ausgabe von aus der Speichereinrichtung gelesenen Daten zu der Daten-Eingabe/Ausgabe-Anschlußeinrichtung in Abhängigkeit von einem Logikwert des Ausgabefreigabesignals.

6. Tragbare IC-Karte nach Anspruch 5, bei der das Schreibfreigabesignal und das Ausgabefreigabesignal jeweils von der Karten-Schreib- und/oder Lese-Einrichtung empfangen werden.

7. Tragbare IC-Karte nach einem der Ansprüche 1 bis 6, bei der n = 16 und N = 2.

8. Tragbare IC-Karte nach Anspruch 1, bei der die Speichereinrichtung (1, 12, 13, M0 - M7) eine Anzahl von n/2- Bit-Ausgabespeichern (M0 - M7) enthält, welche jeweils einen Ausgang von n/2 Bit haben, wobei die n/2-Bit-Ausgabespeicher jeweils durch die von der Decodereinrichtung (61) empfangenen Steuersignale freigegeben werden.

9. Tragbare IC-Karte nach einem der Ansprüche 1 bis 8, bei der die ersten und zweiten Chipauswahlsignale Logikwerte haben, welche ausgewählt werden in Abhängigkeit von der Bitbreite von dem Datenbus der Karten-Schreib- und/oder Lese-Einrichtung, welche die Speicherkarte verwendet.