DE68919401T2

DE68919401T2 - Zeitverzögerungsschaltung mit variabler Länge.

Info

Publication number: DE68919401T2
Application number: DE68919401T
Authority: DE
Inventors: James J Kubinec
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1988-09-30
Filing date: 1989-09-22
Publication date: 1995-05-04
Anticipated expiration: 2009-09-23
Also published as: ATE114201T1; US4894626A; EP0361806A3; JPH02122498A; EP0361806B1; EP0361806A2; DE68919401D1

Description

Die Erfindung betrifft eine Vorrichtung zur Erzeugung variabler Zeitverzögerung.

HINTERGRUND DER ERFINDUNG

Zeitverzögerungselemente oder Schieberegister werden in der Technologie integrierter Schaltungen auf einfache Weise hergestellt. Ein Eingangssignal, das dem Eingangsanschluß eines Schieberegisters zugeführt wird, erscheint nicht eher an dem Ausgangsanschluß des Schieberegisters, bis ein Zyklus des anwendbaren Taktes aufgetreten ist. Wenn man eine Folge von n dieser Schieberegistermodule aneinanderreiht, wie in Fig. 1 gezeigt, in der n = 5 ist, tritt ein Signal, das dem Eingangsanschluß eines ersten Registers D&sub1; zugeführt wird, n Taktzyklen später an dem Ausgangsanschluß des Registers Dn auf. Es weisen im wesentlichen alle Schieberegister oder Verzögerungsleitungen, die von verschiedenen Herstellern für den Markt hergestellt und angeboten werden, eine festgelegte hänge oder Zeitverzögerung auf, die üblicherweise im Bereich von acht Zeiteinheiten bis zu vielen Tausenden von Zeiteinheiten liegt.
Ein Schieberegister oder eine Verzögerungsleitung mit einer programmierbaren Länge, die über eine Folge von Zeiten nΔt variiert, wobei n gleich 1, 2, . . ., N ist, wäre ein nützliches Element bei der Konzeption von Computern für allgemeine und bestimmte Zwecke. Fig. 2 zeigt einen einfachen Ansatz zur Bereitstellung eines derartigen Schaltregisters. Wenn der Schalter SW1 geschlossen ist und alle anderen Schalter geöffnet sind, wird das Ausgangssignal relativ zu dem Eingangssignal um eine Zeiteinheit Δt verzögert. Wenn beispielsweise der Schalter SW5 geschlossen ist und alle anderen Schalter geöffnet sind, wird das Ausgangssignal relativ zu dem Eingangssignal um eine Zeit 5Δt verzögert.
Dieses Schieberegister mit variabler Verzögerung ist leicht und einfach zu verstehen, doch bringt es gewisse Probleme mit sich. Erstens werden für ein Schieberegister der maximalen hänge N, wobei N ein positives Ganzzahliges ist, zur Implementierung dieses Schieberegisters N Schalter benötigt. Dies bringt eine bedeutende Menge an zusätzlicher Schaltung und Logik mit sich, um auszuwählen, welcher Schalter zu schließen ist. Zweitens muß das Ausgangssignal von jedem Zeitverzögerungselement oder Schieberegistermodul zu zwei Stellen geleitet werden, nämlich zum Eingang des nächsten Zeitverzögerungselementes, was einfach ist, und zur Schaltmatrix, was wesentlich schwieriger sein kann. Dies bringt einen Chipflächenabzug mit sich und führt unweigerlich zu einer wesentlichen Kostensteigerung für ein solches Schieberegister gegenüber einem Standardschieberegister von festgelegter Länge. Drittens ist der Ausgangsanschluß mit N Schaltern verbunden. Obwohl sich lediglich einer dieser Schalter in der "Ein"-Position befindet, stellen die übrigen N-1 "Aus"-Schalter eine bedeutende parasitäre Last dar, die die Leistung eines derartigen Schieberegisters einschränken würde. Ein Beispiel für diesen Ansatz ist in U.S.-Patent Nr. 43 30 750, erteilt an Mayor für "Variable Delay Circuits", offenbart.
Fig. 3 zeigt einen anderen Ansatz für ein längenvariables Schieberegister aus dem Stand der Technik, das Zeitverzögerungen von Δt bis 32Δt in ganzzahligen Vielfachen der Zeiteinheit Δt ermöglicht. Beispielsweise betrüge die gesamte Verzögerung Δt + 2Δt + 4Δt = 7Δt, wenn (nur) die Schalter SW1, SW2, SW3, SW4 und SW5 aktiviert wären, so daß die Nebenschlüsse 1, 2 und 3 nicht benutzt, die übrigen Nebenschlüsse jedoch benutzt sind. Wenn, als anderes Beispiel, die Schalter SW2, SW3, SW6 und SW7 aktiviert sind, so daß die Nebenschlüsse Nummer 2 und Nummer 4 nicht benutzt sind, beträgt die entsprechende Zeitverzögerung 2Δt + 8Δt = 10Δt. Alle Zeitkombinationen von Δt bis 32Δt können unter Verwendung der in Fig. 3 gezeigten Vorrichtung nach dem Stand der Technik implementiert werden. Für eine maximale Zeitverzögerung von M = 2k Zeiteinheiten Δt (K = 1,2,3, . . .) werden genau 2K Schalter benötigt; bei dem in Fig. 3 gezeigten Beispiel ist K = 5. Bei einer Kombination von Zeitverzögerungen bis zu 1024Δt = 2¹&sup0; Δt wären zwanzig Schalter erforderlich. Die in Fig. 3 gezeigte Vorrichtung bietet eine kompaktere Implementierung eines längenvariablen Schieberegisters, wobei eine verringerte Anzahl von Schaltern verwendet wird. Eine die Technik von Fig. 3 berücksichtigende Konfiguration ist in U.S.-Patent Nr. 40 16 511, erteilt an Ramsey und Post für eine "Programmable Variable Length High Speed Digital Delay Line", offenbart.
Bestimmte Nachteile der in Fig. 3 dargestellten Konfiguration jedoch sind offensichtlich. Erstens sind die einzelnen Schalter komplexer, da z. B. die Schalter SW2 und SW3 zusammen arbeiten müssen. Zweitens bewirkt die Implementierung der Schalter, daß jeder Schalter seine eigene charakteristische Zeitverzögerung hat, und die Zeitverzögerung (zum Durchgehen durch den Schalter selbst) kann für einen Schalter im aktivierten oder im inaktivierten Zustand unterschiedlich sein. Dies wird über die durch Verwendung der in Fig. 3 gezeigten Vorrichtung gesuchte variable Zeitverzögerung hinaus eine variable inkrementale Zeitverzögerung (ein Bruchteil von Δt) einbringen. Drittens ist es, wenn die Länge des Schieberegisters während des Betriebs der Vorrichtung ("im Flug") verändert wird, recht komplex, die Anzahl der Taktzyklen zu bestimmen, die erforderlich sind, bevor die Vorrichtung sich für den anschließenden Betrieb gelöscht hat.
Eine interessante Abweichung von diesem allgemeinen Ansatz ist durch U.S.-Patent Nr. 45 30 107, erteilt an Williams für eine "Shift Register Delay Circuit", offenbart, bei der ein Satz Register zur Bestimmung der groben Zeitverzögerung (ganzzahlige Zeiteinheiten) und ein zweiter Satz Register zur Bestimmung der feinen Zeitverzögerung (Bruchteile einer Zeiteinheit) verwendet wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Die Erfindung stellt ein längenvariables Schieberegister für die zeitliche Verzögerung von Signalen zur Verfügung, das eine verringerte Anzahl von Schaltern verwendet und bei dem keine Koordinierung der Zustände von zwei oder mehr Schaltern erforderlich ist.
Demgemäß schafft die vorliegende Erfindung eine Vorrichtung zum Vorsehen von Zeitverzögerungen mit variabler Länge von Δt, 2Δt, 3Δt, . . ., MNΔt, wobei Δt ein vorbestimmtes Zeitintervall ist und M und N vorbestimmte positive ganze Zahlen sind, wobei N ≤ 2 ist und die Vorrichtung aufweist:
eine erste Zeitverzögerungseinrichtung mit einem Eingangsanschluß, einem Takteingangsanschluß, einem Ausgangsanschluß und einer ersten Vielzahl von programmierbaren Schalteinrichtungen, wobei jede Schalteinrichtung einen ersten Zustand und einen zweiten Zustand aufweist, wobei die erste Zeitverzögerungseinrichtung zur Erzeugung einer Zeitverzögerung in einer beliebigen der Längen Δt, 2Δt, 3Δt, . . ., MΔt durch Programmieren der ersten Vielzahl programmierbarer Schalteinrichtungen vorgesehen ist und der Eingangsanschluß der ersten Zeitverzögerungseinrichtung das zeitlich zu verzögernde Signal empfängt; und
eine zweite Zeitverzögerungseinrichtung mit einem mit dem Ausgangsanschluß der ersten Zeitverzögerungseinrichtung verbundenen Eingangsanschluß, einem Takteingangsanschluß, einem Ausgangsanschluß und einer zweiten Vielzahl von programmierbaren Schalteinrichtungen, wobei jede Schalteinrichtung einen ersten Zustand und einen zweiten Zustand aufweist, wobei die zweite Zeitverzögerungseinrichtung zur Erzeugung einer Zeitverzögerung in einer beliebigen der Längen 0, MΔt, 2MΔt, . . ., (N-1) MΔt am Ausgangsanschluß der zweiten Zeitverzögerungseinrichtung vorgesehen ist, wobei höchstens eine programmierbare Schalteinrichtung der ersten Zeitverzögerungseinrichtung und genau eine programmierbare Schalteinrichtung der zweiten Zeitverzögerungseinrichtung so programmiert sind, daß sie für jede Operation der Vorrichtung in einem ersten Zustand sind; und
eine Quelle von periodischen Taktimpulsen mit einem Taktzyklus von einer Länge von im wesentlichen Δt, die mit dem Takteingangsanschluß sowohl der ersten Zeitverzögerungseinrichtung als auch der zweiten Zeitverzögerungseinrichtung verbunden ist.
Unter einem weiteren Aspekt schafft die Erfindung eine Vorrichtung zum Vorsehen von Zeitverzögerungen mit variabler Länge von 0, Δt, 2Δt, 3Δt, . . ., [(N+1)(M+1)-1]Δt, wobei Δt ein vorbestimmtes Zeitintervall ist und M und N vorbestimmte positive ganze Zahlen sind und die Vorrichtung aufweist:
eine erste Zeitverzögerungseinrichtung mit einem Eingangsanschluß, einem Takteingangsanschluß, einem Ausgangsanschluß und einer ersten Vielzahl von programmierbaren Schalteinrichtungen, wobei die erste Zeitverzögerungseinrichtung zur Erzeugung einer Zeitverzögerung in einer beliebigen der Längen 0, Δt, 2Δt, . . ., MΔt durch Programmieren der ersten Vielzahl programmierbarer Schalteinrichtungen vorgesehen ist und jede programmierbare Schalteinrichtung einen ersten Zustand und einen zweiten Zustand aufweist und wobei das zeitlich zu verzögernde Signal an dem Eingangsanschluß empfangen wird;
eine zweite Zeitverzögerungseinrichtung mit einem mit dem Ausgangsanschluß der ersten Zeitverzögerungseinrichtung verbundenen Eingangsanschluß, einem Takteingangsanschluß, einem Ausgangsanschluß und einer zweiten Vielzahl von programmierbaren Schalteinrichtungen, wobei die zweite Zeitverzögerungseinrichtung zur Erzeugung von Zeitverzögerungen in einer beliebigen der Längen (M+1)Δt, 2(M+1)Δt, . . ., N(M+1)Δt durch Programmieren der zweiten Vielzahl von programmierbaren Schalteinrichtungen vorgesehen ist und jede programmierbare Schalteinrichtung einen ersten-Zustand und einen zweiten Zustand aufweist, wobei der Eingangsanschluß der zweiten Zeitverzögerungseinrichtung mit dem Ausgangsanschluß der ersten Zeitverzögerungseinrichtung verbunden ist, wobei das zeitlich zu verzögernde Signal vom Ausgangsanschluß der zweiten Zeitverzögerungseinrichtung ausgegeben wird und wobei höchstens eine programmierbare Schalteinrichtung von der ersten Vielzahl und genau eine programmierbare Schalteinrichtung von der zweiten Vielzahl so programmiert sind, daß sie bei jeder Operation der Vorrichtung im ersten Zustand sind; und
eine Quelle von periodischen Taktimpulsen mit einem Taktzyklus von einer Länge von im wesentlichen Δt, die mit den Takteingangsanschlüssen der ersten Zeitverzögerungseinrichtung und der zweiten Zeitverzögerungseinrichtung verbunden ist.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist eine schematische Ansicht eines Schieberegisters oder Zeitverzögerungselementes von festgelegter Länge.
Fig. 2 und 3 sind schematische Ansichten von Vorrichtungen nach dem Stand der Technik, die längenvariable Schieberegister zur Verfügung stellen.
Fig. 4 ist eine schematische Ansicht eines Ausführungsbeispiels eines längenvariablen Schieberegisters gemäß der Erfindung, das eine maximale Zeitverzögerung 16 Δt bietet.
Fig. 5 ist eine schematische Ansicht des Ausführungsbeispiels von Fig. 4, das eine maximale Zeitverzögerung von 22nΔt bietet, wobei n&sub2; ein positives Ganzzahliges ≥ 2 ist.
Fig. 6 ist eine schematische Ansicht eines Ausführungsbeispiels der Erfindung, das eine maximale Zeitverzögerung von M(N+1)Δt bietet, wobei M und N positive Ganzzahlige sind.
Fig. 7 ist eine schematische Ansicht eines Ausführungsbeispiels der Erfindung, das Zeitverzögerungen von 0, Δt, [(M+1)(N+1)-1]Δt bietet, wobei M und N positive Ganzzahlige sind.
Fig. 8 entspricht Fig. 6, wobei angrenzend an den Eingangsanschluß ein zusätzlicher Zwei-Zustands-Schalter vorgesehen ist.

AUSFÜHRLICHE BESCHREIBUNG

Fig. 4 zeigt ein Ausführungsbeispiel der Erfindung, bei dem ein Schieberegister von variabler Länge Δt, 2Δt, 2Δt, . . ., 16Δt vorgesehen ist, wobei es sieben Zwei-Zustands-Schalter verwendet, welche nicht aufeinander abgestimmt sind, wie es bei der in Fig. 3 gezeigten Vorrichtung erforderlich wäre. Wenn beispielsweise eine Zeitverzögerung von 11Δt erwünscht ist, würde der Schalter SW1 in die "Ein"-Position gebracht, die Schalter SW2 und SW3 in die "Aus"-Position, die Schalter SW'1, SW'2 und SW'4 in die "Aus"-Position und der Schalter SW'3 in die "Ein"- Position, um, wie gewünscht, eine Gesamtzeitverzögerung von Δt + Δt + Δt + 4Δt + 4Δt = 11Δt zu erzeugen.
Bei einem dieses Ausführungsbeispiel verwendenden allgemeineren Ansatz würde ein erster Modul mit einer linearen Anordnung von 2n2 miteinander verbundenen Zeitverzögerungseinheiten, die jeweils eine Zeitverzögerung Δt einbringen, bereitgestellt, und es würden 2(n2-n19-1 zusätzliche Module bereitgestellt (Anm. d. Übs.: n2 und n1 sind in den Fig. als n&sub2; bzw. n&sub1; angegeben), die jeweils eine lineare Anordnung von 2n1 darin miteinander verbundenen Zeitverzögerungseinheiten aufweisen. Die gesamte Konfiguration würde dann längenvariable Zeitverzögerungen Δt, 2Δt, 3Δt, . . ., 22nΔt bereitstellen, wie in Fig. 5 dargestellt. Die in Fig. 5 gezeigte Konfiguration benötigt zur Implementierung dieses Schieberegisters 2(n2-n2) + 2n1 Zwei- Zustands-Schalter und 22n Zeitverzögerungseinheiten. Für die in Fig. 4 gezeigte bestimmte Konfiguration ist n2 = 4, n1 = 2, und es sind sieben Schalter erforderlich. Um die Gesamtzahl der benötigten Schalter zu reduzieren, würde n1 = n2/2 oder (n2 ± 1)/2 gewählt, je nachdem, ob n2 ein geradzahliges oder ein ungeradzahliges Ganzzahliges ist. In dem in Fig. 5 allgemein gezeigten Ausführungsbeispiel sind vorgesehen: (1) 2n1 erste Eingangspositionen, die jeweils durch eine Verzögerung von einer Zeiteinheit (Δt) voneinander getrennt sind, und (2) 2(n2-n1)-1 zweite Eingangspositionen, die jeweils durch eine Verzögerung von 2n1 Zeiteinheiten voneinander getrennt sind.
Das in Fig. 5 gezeigte Ausführungsbeispiel verwendet eine lineare Anordnung von 2n1 einzelnen Zeitverzögerungseinheiten D, wobei n2 ein Ganzzahliges ist, das größer oder gleich 2 ist. Ein erster Modul weist 2n1 Zeitverzögerungseinheiten auf, die k&sub1; = 1, 2, 3, . . ., 2n1 numeriert und linear so angeordnet sind, daß der Ausgangsanschluß von Einheit k&sub1; an den Eingangsanschluß der Verzögerungseinheit k&sub1; + 1 angrenzt, mit k&sub1; = 1, 2, . . ., 2n1-1. Ein Zwei-Zustands-Schalter SW k&sub1; verbindet den Eingangsanschluß der Verzögerungseinheit k&sub1; + 1 entweder mit dem Ausgangsanschluß der Verzögerungseinheit k&sub1; (dem "Aus"- Zustand) oder dem Eingangsanschluß der Vorrichtung (dem "Ein"- Zustand), mit k&sub1; = 1, 2, . . ., 2n1-1. Der Eingangsanschluß der Zeitverzögerungseinheit k&sub1; = 1 ist direkt mit dem Eingangsanschluß der Vorrichtung verbunden. Die übrigen Zeitverzögerungseinheiten in der Vorrichtung sind in Modulen angeordnet, die r = 2, 3, . . ., 2(n2-n1) numeriert sind, wobei jeder Modul eine lineare Anordnung von 2n1 Zeitverzögerungseinheiten D aufweist, wobei die einzelnen Zeitverzögerungseinheiten für den Modul r zur einfachen Bezugnahme kr = 1, 2, . . ., 2n1 numeriert sind. In dem Modul r = 2, 3, . . ., 2(n2-n1) ist der Ausgangsanschluß der Zeitverzögerungseinheit Nr. kr mit dem Eingangsanschluß der Zeitverzögerungseinheit Nr. kr + 1 verbunden, da kr = 1, 2, . . ., 2(n2-n1)-1 ist, und der Ausgangsanschluß der Zeitverzögerungseinheit Nr. kr = 2n1 des Moduls r = 2, 3, . . ., 2(n2-n1)-1 ist mit dem Eingangsanschluß der Zeitverzögerungseinheit Nr. kr+1 des Moduls r + 1 verbunden. Der Ausgangsanschluß der Zeitverzögerungseinheit Nr. kr = 2n1 des Moduls r = 2, 3, . . ., 2(n2-n1) ist durch einen Zwei-Zustands-Schalter SW'(r+1) mit dem Ausgangsanschluß der Vorrichtung verbunden; ein erster Zustand des Schalters bietet eine direkte Verbindung des Eingangsanschlusses dieser Zeitverzögerungseinheit mit dem Ausgangsanschluß der Vorrichtung, und ein zweiter Zustand des Schalters bricht diese direkte Verbindung ab oder unterbricht sie, so daß kein Signal direkt von dem Eingangsanschluß zu dem Ausgangsanschluß der Vorrichtung fließen kann. Ein Schalter SW'2, der im wesentlichen mit den anderen Schaltern SW' identisch ist, verbindet den Eingangsanschluß der Zeitverzögerungseinheit kr = 1 in dem zweiten Modul (r = 2) mit dem Ausgangsanschluß der Vorrichtung. Schließlich empfängt jede Zeitverzögerungseinheit D ein Taktsignal an ihrem Takteingangsanschluß. Das in Fig. 5 gezeigte Ausführungsbeispiel kann eine Zeitverzögerung eines Signals, das an dem Eingangsanschluß der Vorrichtung eingegeben wird, um die Beträge Δt, 2Δt, 3Δt, . . ., 2n2Δt schaffen, wenn der Zyklus des Taktsignales die Länge Δt aufweist. Die erforderliche Gesamtzahl der Schalter, 2(n2-n2) + 2n1, wird mit der Wahl n1 = n2 auf ein Minimum gebracht.
Das in Fig. 5 allgemein gezeigte Ausführungsbeispiel stellt ein längenvariables Schieberegister mit verringerten Anforderungen an die Anzahl der Schalter zur Verfügung, so daß sowohl Größe als auch Kosten des Chips entsprechend verringert sind. Zweitens sind für eine beliebige Länge Δt, 2Δt, . . ., 2n2Δt ein oder höchstens zwei Schalter in der "Ein"-Position zwischen dem Eingangsanschluß und dem Ausgangsanschluß, einer in Modul Nr. 1 und einer in der Ansammlung der anderen Module. Dies erzeugt aufgrund des Durchtritts durch das Schaltelement selbst eine gleichmäßige Zeitverzögerung. Drittens ist der Zustand des Schieberegisters leicht bestimmbar und vorhersagbar, wenn die Schieberegisterlänge sich von einem Wert zu einem anderen verändert.
Ein weiteres allgemeines Ausführungsbeispiel ist in Fig. 6 gezeigt und weist eine lineare Anordnung von M einzelnen Zeitverzögerungseinheiten D (mit 1, 2, . . ., M numeriert), denen jeweils eine Zeitverzögerung Δt zugeordnet ist, zusammen mit N-1 Zeitverzögerungsmodulen DM (mit 2, 3, . . ., N numeriert) auf, denen jeweils eine Zeitverzögerung MΔt zugeordnet ist. Die einzelnen Zeitverzögerungseinheiten D und Zeitverzögerungsmodule DM weisen jeweils einen Eingangsanschluß, einen Takteingangsanschluß und einen Ausgangsanschluß auf. Was die einzelnen Zeitverzögerungseinheiten D anbelangt, so verbindet ein den Schaltern SW in Fig. 5 ähnlicher Zwei-Zustands-Schalter SWk den Eingangsanschluß der Verzögerungseinheit k + 1 entweder mit dem Eingangsanschluß der Vorrichtung (dem "Eine- oder ersten Zustand) oder dem Ausgangsanschluß der einzelnen Zeitverzögerungseinheit k (dem "Aus"- oder zweiten Zustand), mit k = 1, 2, . . ., M-1. Der Eingangsanschluß der Zeitverzögerungseinheit (D) Nummer k = 1 ist direkt mit dem Eingangsanschluß der Vorrichtung verbunden. Was die Zeitverzögerungsmodule DM anbelangt, so ist der Ausgangsanschluß des Moduls m = 2, 3, . . ., N über einen Zwei-Zustands-Schalter SW'm, der in einer Position (erster Zustand) eine direkte Verbindung mit dem Ausgangsanschluß der Vorrichtung und in einem zweiten Zustand eine abgebrochene oder unterbrochene Verbindung bereitstellt, mit dem Ausgangsanschluß der Vorrichtung verbunden; ein ähnlicher Schalter SW'1 verbindet den Ausgangsanschluß einer einzelnen Zeitverzögerungseinheit (D) Nummer k = M mit dem Ausgangsanschluß der Vorrichtung. Die einzelne Zeitverzögerungseinheit (D) Nummer k = M ist direkt mit dem Eingangsanschluß des Zeitverzögerungsmoduls (DM) Nummer m = 2 verbunden und der Ausgangsanschluß des Zeitverzögerungsmoduls m ist direkt mit dem Eingangsanschluß des Zeitverzögerungsmoduls m + 1 verbunden, da m = 2, 3, . . ., N-1 ist. Die einzelnen Zeitverzögerungseinheiten D und die Zeitverzögerungsmodule DM empfangen alle ein Taktsignal von einer Taktquelle CLK an ihren betreffenden Eingangsanschlüssen. Die in den Fig. 5 und 6 gezeigten Ausführungsbeispiele können in allgemeinerer Form durch einen ersten Modul mit einer ersten programmierbaren Schalteinrichtung realisiert werden, die eine Zeitverzögerung von Δt, 2Δt, 3Δt, . . ., MΔt erzeugt, wobei dieser mit einem zweiten Modul mit einer zweiten programmierbaren Schalteinrichtung verbunden ist, die eine Zeitverzögerung von 0, MΔt, 2MΔt, 3MΔt, . . ., (N-1)MΔt erzeugt, wobei N und N vorbestimmte positive Ganzzahlige sind, wobei N ≤ 2 ist und genau ein Schalter bei jeder der ersten und zweiten programmierbaren Schaltereinrichtungen für eine beliebige Wahl einer Gesamtzeitverzögerung Δt, 2Δt, 3Δt, . . ., MNΔt in der "Ein"-Position ist. Durch geeignetes Einstellen der Schalter SW und SW' kann das in Fig. 6 gezeigte Ausführungsbeispiel eine Verzögerung von Δt, 2Δt, 3Δt, . . ., NMΔt einbringen, wenn der Zyklus des Taktsignales die Länge Δt aufweist. Wieder durchläuft das Signal, das an dem Eingangsanschluß der Vorrichtung eingegeben wird, einen oder höchstens zwei Schalter in dem "Ein"-Zustand oder ersten Zustand, bevor dieses Signal, nunmehr zeitlich verzögert, durch den Ausgangsanschluß der Vorrichtung geht. Bei dem in Fig. 6 dargestellten Ausführungsbeispiel ist die Gesamtzahl der Schalter M + N auf ein Minimum gebracht, da M = N ist.
Fig. 7 zeigt ein weiteres Ausführungsbeispiel der Erfindung, wobei M einzelne Zeitverzögerungseinheiten D verwendet werden, die wie in den Fig. 5 und 6 miteinander verbunden sind und wobei N Zeitverzögerungsmodule DM+1 verwendet werden, jeweils mit einer zugeordneten Zeitverzögerung (M+1)Δt, wobei sie wie die Zeitverzögerungsmodule DM in Fig. 6 miteinander verbunden sind. In Fig. 7 ist dem Eingangsanschluß des ersten Zeitverzögerungsmoduls DM+1 durch einen Zwei-Zustands-Schalter SWM eine einzelne Zeitverzögerungseinheit D mit der Nummer M zugeordnet, wobei der Eingangsanschluß der Vorrichtung in einem ersten Zustand des Schalters direkt mit dem Eingangsanschluß des Zeitverzögerungsmoduls DM+1 mit der Nummer m = 2 verbunden ist und der Ausgangsanschluß der einzelnen Zeitverzögerungseinheit M in einem zweiten Zustand dieses Schalters direkt mit dem Eingangsanschluß des Zeitverzögerungsmoduls DM+1 mit der Nummer m = 2 verbunden ist. Unter Verwendung der in Fig. 7 gezeigten Konfiguration wird durch geeignete Programmierung der Schalter eine Zeitverzögerung von 0, Δt, 2Δt, . . ., [(M+1)(N+1)-1]Δt erzielt. Wiederum ist die Anzahl der Schalter minimiert, wenn M und N so gewählt sind, daß sie im wesentlichen gleich sind.
Um zu gewährleisten, daß in jeder der Fig. 5, 6 und 7 das Ausgangssignal der Gesamtvorrichtung genau zwei Schalter in der "Ein"-Position oder dem ersten Zustand durchlaufen hat, kann zwischen den Eingangsanschluß der Vorrichtung und den Eingangsanschluß der ersten der einzelnen Zeitverzögerungseinheiten D in diesen Figuren ein weiterer Zwei-Zustands-Schalter eingesetzt werden. Fig. 8 zeigt als Beispiel die Veränderung in dem Ausführungsbeispiel von Fig. 6 mit diesem zusätzlichen Zwei-Zustands-Schalter SWO, der zwischen den Eingangsanschluß der Vorrichtung und den Eingangsanschluß der ersten Zeitverzögerungseinrichtung D eingesetzt ist; im zweiten Zustand des Schalters SWO ist die Verbindung zwischen diesen beiden Eingangsanschlüssen abgebrochen oder unterbrochen.
Zwar ist hier das bevorzugte Ausführungsbeispiel der Erfindung gezeigt und beschrieben, aber es können Variationen und Modifikationen vorgenommen werden, ohne vom Umfang der Erfindung abzuweichen.

Claims

1. Vorrichtung zum Vorsehen von Zeitverzögerungen mit variabler Länge von Δt, 2Δt, 3Δt, . . ., MNΔt, wobei Δt ein vorbestimmtes Zeitintervall ist und M und N vorbestimmte positive ganze Zahlen sind, wobei N ≤ 2 ist und die Vorrichtung aufweist:

eine erste Zeitverzögerungseinrichtung mit einem Eingangsanschluß, einem Takteingangsanschluß, einem Ausgangsanschluß und einer ersten Vielzahl von programmierbaren Schalteinrichtungen, wobei jede Schalteinrichtung einen ersten Zustand und einen zweiten Zustand aufweist, wobei die erste Zeitverzögerungseinrichtung zur Erzeugung einer Zeitverzögerung in einer beliebigen der Längen Δt, 2Δt, 3Δt, . . ., MΔt durch Programmieren der ersten Vielzahl programmierbarer Schalteinrichtungen vorgesehen ist und der Eingangsanschluß der ersten Zeitverzögerungseinrichtung das zeitlich zu verzögernde Signal empfängt; und

eine zweite Zeitverzögerungseinrichtung mit einem mit dem Ausgangsanschluß der ersten Zeitverzögerungseinrichtung verbundenen Eingangsanschluß, einem Takteingangsanschluß, einem Ausgangsanschluß und einer zweiten Vielzahl von programmierbaren Schalteinrichtungen, wobei jede Schalteinrichtung einen ersten Zustand und einen zweiten Zustand aufweist, wobei die zweite Zeitverzögerungseinrichtung zur Erzeugung einer Zeitverzögerung in einer beliebigen der Längen 0, MΔt, 2MΔt, . . ., (N-1) MΔt am Ausgangsanschluß der zweiten Zeitverzögerungseinrichtung vorgesehen ist, wobei höchstens eine programmierbare Schalteinrichtung der ersten Zeitverzögerungseinrichtung und genau eine programmierbare Schalteinrichtung der zweiten Zeitverzögerungseinrichtung so programmiert sind, daß sie für jede Operation der Vorrichtung in einem ersten Zustand sind; und

eine Quelle von periodischen Taktimpulsen mit einem Taktzyklus von einer Länge von im wesentlichen Δt, die mit dem Takteingangsanschluß sowohl der ersten Zeitverzögerungseinrichtung als auch der zweiten Zeitverzögerungseinrichtung verbunden ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Zeitverzögerungseinrichtung aufweist: M Zeitverzögerungseinheiten, wobei jede Einheit eine Zeitverzögerung von im wesentlichen Δt bewirkt und einen Eingangsanschluß, einen Takteingangsanschluß und einen Ausgangsanschluß aufweist, wobei ihr Eingangsanschluß ein Eingangssignal innerhalb der Zeitverzögerungseinheit empfängt und speichert, wenn der Takteingangsanschluß ein erstes Takteingangssignal empfängt, und wobei der Ausgangsanschluß der Zeitverzögerungseinheit ein Ausgangssignal, welches das darin gespeicherte Eingangssignal ist, ausgibt, wenn der Takteingangsanschluß ein zweites Takteingangssignal empfängt, wobei die Zeitverzögerungseinheiten des Moduls 1 fortlaufend k&sub1; = 1, 2, . . ., M numeriert sind; und

eine erste Vielzahl von M-1 Zwei-Zustands-Schaltern, die fortlaufend j = 1, 2, . . ., M-1 numeriert sind, wobei die Zeitverzögerungseinheit mit der Nummer K&sub1;-1 (k&sub1; = 2, 3, . . ., M) des ersten Moduls mit der Zeitverzögerungseinheit mit der Nummer k&sub1; durch den Schalter mit der Nummer j = k&sub1;-1 verbunden ist, wobei der erste Schalterzustand eine direkte elektrische Verbindung des Eingangsanschlusses der Zeitverzögerungseinheit k&sub1; mit dem Eingangsanschluß der Vorrichtung ist, und wobei der zweite Schalterzustand eine direkte elektrische Verbindung des Ausgangsanschlusses der Zeitverzögerungseinheit mit der Nummer k&sub1;-1 mit dem Eingangsanschluß der Zeitverzögerungseinheit mit der Nummer k&sub1; ist, wobei der Eingangsanschluß der Vorrichtung direkt mit dem Eingangsanschluß der ersten Zeitverzögerungseinheit mit der Nummer k&sub1; = 1 verbunden ist;

und daß die zweite Zeitverzögerungseinrichtung aufweist:

N-1 Zeitverzögerungsmodule, wobei jeder Modul eine Zeitverzögerung MΔt bewirkt und einen Eingangsanschluß, einen Takteingangsanschluß und einen Ausgangsanschluß aufweist, wobei diese Module fortlaufend m = 2, . . ., N numeriert sind, wobei der Ausgangsanschluß des Moduls m direkt mit dem Eingangsanschluß des Moduls m + 1 verbunden ist, und zwar für m = 2, . . ., N-1, und ,wobei der Eingangsanschluß des Moduls m = 2 mit dem Ausgangsanschluß der Zeitverzögerungseinheit mit der Nummer k&sub1; = M des ersten Moduls verbunden ist; und

eine zweite Vielzahl von n Zwei-Zustands-Schaltern, die fortlaufend n = 1, 2, 3, . . ., N numeriert sind, wobei der Schalter mit der Nummer n (n ≥ 2) zwischen den Ausgangsanschluß des Moduls n und den Ausgangsanschluß der Vorrichtung geschaltet ist, und zwar für n = 2, 3, . . ., N, und der Schalter mit der Nummer n = 1 zwischen den Ausgangsanschluß der Zeitverzögerungseinheit mit der Nummer k&sub1; = M des ersten Moduls und den Ausgangsanschluß der Vorrichtung geschaltet ist, wobei ein erster Zustand eines Zwei-Zustands-Schalters einen Ausgangsanschluß eines Moduls direkt mit dem Ausgangsanschluß der Vorrichtung verbindet und wobei diese direkte Verbindung in einem zweiten Zustand des Zwei-Zustands-Schalters abgebrochen oder unterbrochen wird.

3. Vorrichtung zum Vorsehen von Zeitverzögerungen mit variabler Länge von 0, Δt, 2Δt, 3Δt, . . ., [(N+1)(M+1)-1]Δt, wobei Δt ein vorbestimmtes Zeitintervall ist und M und N vorbestimmte positive ganze Zahlen sind und die Vorrichtung aufweist:

eine erste Zeitverzögerungseinrichtung mit einem Eingangsanschluß, einem Takteingangsanschluß, einem Ausgangsanschluß und einer ersten Vielzahl von programmierbaren Schalteinrichtungen, wobei die erste Zeitverzögerungseinrichtung zur Erzeugung einer Zeitverzögerung in einer beliebigen der Längen 0, Δt, 2Δt, . . ., MΔt durch Programmieren der ersten Vielzahl programmierbarer Schalteinrichtungen vorgesehen ist und jede programmierbare Schalteinrichtung einen ersten Zustand und einen zweiten Zustand aufweist und wobei das zeitlich zu verzögernde Signal an dem Eingangsanschluß empfangen wird;

eine zweite Zeitverzögerungseinrichtung mit einem mit dem Ausgangsanschluß der ersten Zeitverzögerungseinrichtung verbundenen Eingangsanschluß, einem Takteingangsanschluß, einem Ausgangsanschluß und einer zweiten Vielzahl von programmierbaren Schalteinrichtungen, wobei die zweite Zeitverzögerungseinrichtung zur Erzeugung von Zeitverzögerungen in einer beliebigen der Längen (M+1)Δt, 2(M+1)Δt, . . ., N(M+1)Δt durch Programmieren der zweiten Vielzahl von programmierbaren Schalteinrichtungen vorgesehen ist und jede programmierbare Schalteinrichtung einen ersten Zustand und einen zweiten Zustand aufweist, wobei der Eingangsanschluß der zweiten Zeitverzögerungseinrichtung mit dem Ausgangsanschluß der ersten Zeitverzögerungseinrichtung verbunden ist, wobei das zeitlich zu verzögernde Signal vom Ausgangsanschluß der zweiten Zeitverzögerungseinrichtung ausgegeben wird und wobei höchstens eine programmierbare Schalteinrichtung von der ersten Vielzahl und genau eine programmierbare Schalteinrichtung von der zweiten Vielzahl so programmiert sind, daß sie bei jeder Operation der Vorrichtung im ersten Zustand sind; und

eine Quelle von periodischen Taktimpulsen mit einem Taktzyklus von einer Länge von im wesentlichen Δt, die mit den Takteingangsanschlüssen der ersten Zeitverzögerungseinrichtung und der zweiten Zeitverzögerungseinrichtung verbunden ist.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Zeitverzögerungseinrichtung aufweist: M Zeitverzögerungseinheiten, wobei jede Einheit eine Zeitverzögerung von im wesentlichen Met bewirkt und einen Eingangsanschluß, einen Takteingangsanschluß und einen Ausgangsanschluß aufweist, wobei ihr Eingangsanschluß innerhalb der Zeitverzögerungseinheit ein Eingangssignal empfängt und speichert, wenn der Takteingangsanschluß ein erstes Takteingangssignal empfängt, und wobei der Ausgangsanschluß der Zeitverzögerungseinheit ein Ausgangssignal, welches das darin gespeicherte Eingangssignal ist, ausgibt, wenn der Takteingangsanschluß ein zweites Takteingangssignal empfängt, wobei die Zeitverzögerungseinheiten des Moduls 1 fortlaufend k&sub1; = 1, 2, . . ., M numeriert sind; und

eine erste Vielzahl von M Zwei-Zustands-Schaltern, die fortlaufend j = 1, 2, . . ., M numeriert sind, wobei die Zeitverzögerungseinheit mit der Nummer k&sub1;-1 des ersten Moduls mit der Zeitverzögerungseinheit mit der Nummer k&sub1; durch den Schalter mit der Nummer j = k&sub1;-1 (k&sub1; = 2, 3, . . ., M) verbunden ist, wobei der erste Zustandsschalter eine direkte elektrische Verbindung des Eingangsanschlusses der Zeitverzögerungseinheit k&sub1; mit dem Eingangsanschluß der Vorrichtung bildet, und wobei der zweite Zustandsschalter eine direkte elektrische Verbindung der Zeitverzögerungseinheit k&sub1;-1 mit dem Eingangsanschluß der Zeitverzögerungseinheit k&sub1; bildet, wobei der Eingangsanschluß der Vorrichtung direkt mit dem Eingangsanschluß der ersten Zeitverzögerungseinheit mit der Nummer k&sub1; = 1 verbunden ist;

und daß die zweite Zeitverzögerungseinrichtung aufweist: N Zeitverzögerungsmodule, wobei jeder Modul eine Zeitverzögerung (M+1)Δt bewirkt und einen Eingangsanschluß, einen Takteingangsanschluß und einen Ausgangsanschluß aufweist, wobei diese Module fortlaufend m = 2, 3, . . . N, N+1 numeriert sind, wobei der Ausgangsanschluß des Moduls m direkt mit dem Eingangsanschluß des Moduls m + 1 verbunden ist, und zwar für m = 2, 3, . . ., N-1, N, wobei der Eingangsanschluß des Moduls m = 2 mit dem Ausgangsanschluß der Zeitverzögerungseinheit mit der Nummer k&sub1; = M des ersten Moduls durch den Schalter mit der Nummer j = M der ersten Vielzahl von Schaltern verbunden ist, wobei ein erster Zustand dieses Schalters eine direkte Verbindung des Eingangsanschlusses des zweiten Moduls mit dem Eingangsanschluß der Vorrichtung ist und wobei ein zweiter Zustand dieses Schalters eine direkte elektrische Verbindung des Eingangsanschlusses des zweiten Moduls mit dem Ausgangsanschluß der Zeitverzögerungseinheit mit der Nummer k&sub1; = M des ersten Moduls ist; und

eine zweite Vielzahl von N + 1 Zwei-Zustands-Schaltern, die fortlaufend n = 1, 2, 3, . . ., N+1 numeriert sind, wobei der Schalter mit der Nummer 1 zwischen den Ausgangsanschluß des Moduls n und den Ausgangsanschluß der Vorrichtung geschaltet ist, und zwar für n = 2, 3, . . ., N+1, und Schalter n = 1 zwischen den Ausgangsanschluß der Zeitverzögerungseinheit k&sub1; = M des ersten Moduls und den Ausgangsanschluß der Vorrichtung geschaltet ist, wobei der erste Zustand eines Zwei-Zustands-Schalters einen Ausgangsanschluß eines Moduls direkt mit dem Ausgangsanschluß der Vorrichtung verbindet, und wobei, in einem zweiten Zustand des Zwei-Zustands-Schalters, diese direkte Verbindung abgebrochen oder unterbrochen wird.

5. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die ganze Zahl M im wesentlichen gleich der ganzen Zahl N ist.