DE3838939C2 - - Google Patents

Info

Publication number
DE3838939C2
DE3838939C2 DE3838939A DE3838939A DE3838939C2 DE 3838939 C2 DE3838939 C2 DE 3838939C2 DE 3838939 A DE3838939 A DE 3838939A DE 3838939 A DE3838939 A DE 3838939A DE 3838939 C2 DE3838939 C2 DE 3838939C2
Authority
DE
Germany
Prior art keywords
circuit
test
input
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3838939A
Other languages
English (en)
Other versions
DE3838939A1 (de
Inventor
Hiroshi Segawa
Hideyuki Itami Hyogo Jp Terane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3838939A1 publication Critical patent/DE3838939A1/de
Application granted granted Critical
Publication of DE3838939C2 publication Critical patent/DE3838939C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Die vorliegende Erfindung betrifft eine Schaltung mit Testfunktion nach dem Oberbegriff des Patentanspruches 1.
Da der Aufbau von Schaltungen, wie zum Beispiel hochintegrier­ ten Schaltungen, immer komplizierter wird, wird auch das Testen dieser Schaltungen immer komplizierter. Manchmal ist eine Testschaltung zwischen Schaltungsabschnitten, die die Schaltung bilden, eingefügt, um ein geeignetes Testen jedes dieser Schaltungsabschnitte für sich zu ermöglichen.
Fig. 1 zeigt eine Schaltung mit Testfunktion der eingangs beschriebenen Art, insbesondere vom Abtastregistertyp, die zwi­ schen Schaltungsabschnitten zum Testen jedes der Schaltungs­ abschnitte eingefügt ist. Eine derartige Schaltung ist aus Tsui, Frank F., LSI/VLSI Testability Design, 1987, Seiten 102 bis 109 bekannt.
Beim Testen gibt die Testschaltung Testdaten in einen ge­ wünschten Schaltungsabschnitt ein und gibt die von dem be­ stimmten Abschnitt verarbeiteten Daten aus, um die Ausgangs­ daten zu überprüfen. Wenn die Schaltung den Schaltungsab­ schnitt nicht testet, arbeitet die gesamte, von einer Mehrzahl von Schaltungsabschnitten gebildete Schaltung normal.
Gemäß der Figur sind die Schaltungsabschnitte 1a, 2a und 3a, die die Schaltung darstellen, zum Beispiel zusammengesetzte Logikschaltungen mit n Eingangsanschlüssen 11, 21 bzw. 31 und n Ausgangsanschlüssen 12, 22 bzw. 32.
Die Testschaltung weist n Abtastverriegelungsschaltungen 9 1-9 n, die zwischen dem ersten Schaltungsabschnitt 1a und dem zweiten Schaltungsabschnitt 2a angeordnet sind, und n Abtastverriegelungsschaltungen 9 n + 1-9 2 n, die zwischen dem zweiten Schaltungsabschnitt 2a und dem dritten Schaltungsab­ schnitt 3a angeordnet sind, auf. Jede der Abtastverriegelungs­ schaltungen 9 1-9 2 n hat einen ersten Eingangsanschluß a, einen zweiten Eingangsanschluß b, einen Steueranschluß c und einen Ausgangsanschluß d. Ein am ersten Eingangsanschluß a eingegebenes Signal oder ein am zweiten Eingangsanschluß b eingegebenes Signal wird entsprechend eines am Steueranschluß c eingegebenen Steuersignals C wahlweise am Ausgangsanschluß d abgegeben.
Fig. 2 ist eine schematische Darstellung eines Aufbaus einer allgemeinen Abtastverriegelungsschaltung, wie er auf die Ab­ tastverriegelungsschaltungen 9 1-9 n von Fig. 1 angewendet ist.
Die Abtastverriegelungsschaltung wird von einem Mulitplexer 7 mit einem Inverter 4 und zwei Übertragungsgattern 5 und 6 und von einer Verriegelungsschaltung 8 gebildet. Wenn das am Steueranschluß c eingegebene Steuersignal C sich auf "L"- Pegel befindet, ist im Multiplexer 7 das Übertragungsgatter 5 leitend und das Übertragungsgatter 6 gesperrt. Folglich wird ein am ersten Eingangsanschluß a eingegebenes Signal DI1 zur Verriegelungsschaltung 8 übertragen. Befindet sich das Steuersignal C dagegen auf "H"-Pegel, ist das Übertra­ gungsgatter 5 gesperrt und das Übertragungsgatter 6 leitend. Folglich wird das am zweiten Eingangsanschluß b eingegebene Signal DI2 zur Verriegelungsschaltung 8 übertragen.
Die Verriegelungsschaltung 8 ist eine Verriegelungsschaltung vom Master-Slave-Typ, ist mit einem Taktsignal Φ synchroni­ siert und nimmt die Daten DI vom Multiplexer 7 an, wenn das Taktsignal Φ sich auf "H"-Pegel befindet, und hält und gibt die Daten DI ab, wenn sich das Taktsignal Φ auf dem "L"-Pegel befindet. Und zwar nimmt die Abtastverriegelungsschaltung das am ersten Eingangsanschluß a eingegebene Signal DI1 an, wenn das Steuersignal C sich auf dem "L"-Pegel befindet. Wenn sich das Steuersignal C auf dem "H"-Pegel befindet, nimmt sie das am zweiten Eingangsanschluß b eingegebene Signal DI2 an.
In Fig. 1 sind die ersten Eingangsanschlüsse a der Abtastver­ riegelungsschaltungen 9 1-9 n der ersten bis n-ten Stufe je­ weils mit den Ausgangsanschlüssen 12 des ersten Schaltungsab­ schnitts 1a verbunden. Die Ausgangsanschlüsse d sind mit den Eingangsanschlüssen 21 des zweiten Schaltungsabschnitts 2a und mit den jeweiligen zweiten Eingangsanschlüssen b der Ab­ tastverriegelungsschaltungen 9 2-9 n + 1 der nachfolgenden Stufe verbunden.
Die ersten Eingangsanschlüsse a der Abtastverriegelungsschal­ tungen 9 n + 1-9 2 n der (n + 1)-ten bis 2n-ten Stufen sind jeweils mit den Ausgangsanschlüssen 22 des zweiten Schaltungsab­ schnitts 2a verbunden. Die Ausgangsanschlüsse d sind jeweils mit den Eingangsanschlüssen 31 des dritten Schaltungsab­ schnitts 3a verbunden. Die Ausgangsanschlüsse d der Abtast­ verriegelungsschaltungen 9 n + 1-9 2 n - 1 der (n + 1)-ten bis (2n - 1)-ten Stufen sind jeweils mit den zweiten Eingangsan­ schlüssen b der Abtastverriegelungsschaltungen 9 n + 2-9 2 n der nachfolgenden Stufe verbunden.
Die Steueranschlüsse c aller Abtastverriegelungsschaltungen 9 1-9 2 n sind miteinander verbunden und empfangen das Steuer­ signal C. Die Eingangsanschlüsse 11 des ersten Schaltungsab­ schnitts 1a sind jeweils mit den Dateneingangsanschlüssen I1-In verbunden. Die Ausgangsanschlüsse 32 des Schaltungsab­ schnitts 3a sind jeweils mit den Datenausgangsanschlüssen O1-On verbunden.
Im nachfolgenden wird der Betrieb der Testschaltung beschrie­ ben.
Der Betrieb der Testschaltung kann in den Arbeitsbetrieb, bei dem sich das Steuersignal C auf "L"-Pegel befindet, und den Verschiebebetrieb, bei dem sich das Steuersignal C auf "H"-Pegel befindet, unterteilt werden.
Beim Arbeitsbetrieb sind alle Abtastverriegelungsschaltungen 9 1-9 2 n so angepaßt, daß sie das an den ersten Eingangsan­ schlüssen a eingegebene Signal aufnehmen. Daher werden die parallel von den Dateneingangsanschlüssen I1-In eingegebenen Daten in den ersten Schaltungsabschnitt 1a eingegeben, und die im ersten Schaltungsabschnitt 1a verarbeiteten Daten wer­ den über die Abtastverriegelungsschaltungen 9 1-9 n auf den zweiten Schaltungsabschnitt 2a übertragen. Die im zweiten Schaltungsabschnitt 2a verarbeiteten Daten werden über die Abtastverriegelungsschaltungen 9 2 n-9 n + 1 auf den dritten Schaltungsabschnitt 3a übertragen, und die im dritten Schal­ tungsabschnitt 3a verarbeiteten Daten werden von den Daten­ ausgangsanschlüssen O1-On parallel abgegeben. Damit führt beim Arbeitsbetrieb die aus den Schaltungsabschnitten 1a, 2a und 3a gebildete gesamte Datenverarbeitungsschaltung fort­ laufend normale Datenverarbeitung synchron mit dem Taktsignal Φ durch.
Beim Schiebebetrieb sind alle Abtastverriegelungsschaltungen 9 1-9 2 n so angepaßt, daß sie an den zweiten Eingangsanschlüs­ sen b eingegebene Signale aufnehmen, so daß die Abtastver­ riegelungsschaltungen 9 1-9 2 n ein Schieberegister darstellen. Damit werden die am zweiten Eingangsanschluß der Abtastver­ riegelungsschaltungen 9 1 der ersten Stufe eingegebenen seriel­ len Daten SI aufeinanderfolgend zu den Abtastverriegelungs­ schaltungen 9 2-9 2 n der nachfolgenden Stufen synchron mit dem Taktsignal Φ verschoben und vom Ausgangsanschluß d der Abtastverriegelungsschaltung 9 2 n der letzten Stufe als Aus­ gangsdaten SO abgegeben. Durch Verbinden dieser zwei Betriebs­ arten können die Schaltungsabschnitte einzeln getestet werden.
Im folgenden wird der Test des zweiten Schaltungsabschnittes 2a als Beispiel beschrieben.
Zuerst wird die Testschaltung durch Setzen des Steuersignals C auf den "H"-Pegel auf Schiebebetrieb gesetzt. Testdaten zum Testen des zweiten Schaltungsabschnittes 2a werden vom zweiten Eingangsanschluß b der Abtastverriegelungsschaltung 9 1 der ersten Stufe seriell eingegeben und in den Abtastver­ riegelungsschaltungen 9 1-9 n der ersten bis n-ten Stufe ge­ speichert. Danach wird die Testschaltung durch Setzen des Steuersignals C auf "L"-Pegel in den Arbeitsbetrieb gezogen, und die Ausgangsdaten der vom zweiten Schaltungsabschnitt 2a verarbeiteten Testdaten werden zu den Abtastverriegelungs­ schaltungen 9 n + 1-9 2 n der (n + 1)-ten-2n-ten Stufe übernom­ men. Danach wird die Testschaltung wieder auf den Schiebe­ betrieb umgeschaltet, und die in den Abtastverriegelungsschal­ tungen 9 n + 1-9 2 n gehaltenen Daten werden vom Ausgangsanschluß d der Abtastverriegelungsschaltung 9 2 n der letzten Stufe durch Schiebebetrieb seriell nach außen abgegeben, um die Daten zu überprüfen.
In der vorstehend beschriebenen Testschaltung müssen die Test­ daten zum Testen jedes Schaltungsabschnittes seriell eingege­ ben werden, und die in jedem Schaltungsabschnitt verarbeiteten Daten müssen seriell abgenommen werden. Damit erfordert der Test einen langen Zeitabschnitt, und es ist schwierig, die Testdaten vorzubereiten.
Aufgabe der Erfindung ist es daher, eine Schaltung mit Test­ funktion, die einfach, wirksam und in kurzer Zeit zu testen ist, zu schaffen.
Diese Aufgabe wird gelöst durch eine Schaltung mit Testfunk­ tion, die erfindungsgemäß durch die Merkmale des Patentanspruches 1 gekennzeichnet ist.
Die wie oben beschrieben aufgebaute Schaltung mit Testfunk­ tionen kann an gewünschten Schaltungsabschnitten Testdaten parallel empfangen und kann das Resultat des Testens parallel ausgeben. Dadurch wird die Vorbereitung der Testdaten einfach, und die zum Testen erforderliche Zeit kann reduziert werden.
Weiterhin erfordert die wie oben beschrieben aufgebaute Schaltung mit Testfunktion eine geringere Anzahl von die Test­ schaltung steuernden Signalen, wodurch die zum Steuern er­ forderlichen externen Anschlüsse reduziert werden können und das Steuern des Testens erleichtern.
Es folgt die Beschreibung von Ausführungsbeispielen der Erfindung anhand der Figuren. Von den Figuren zeigt
Fig. 1 ein Blockschaltbild einer herkömmlichen Schaltung mit Testfunk­ tion vom Abtastregistertyp,
Fig. 2 ein Blockschaltbild, das den Aufbau einer allgemei­ nen Abtastverriegelungsschaltung zeigt
Fig. 3 ein Blockschaltbild, das eine Schaltung mit Test­ funktion in einer erfindungsgemäßen Ausführungsform zeigt;
Fig. 4 ein Blockschaltbild, das eine Schaltung mit Test­ funktion in einer weiteren Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 5 ein Blockschaltbild, das einen bestimmten Aufbau der in Fig. 4 gezeigten Steuerschaltung zeigt;
Fig. 6 ein Impuls-Zeit-Diagramm zum Erläutern des Betriebs der in Fig. 5 gezeigten Steuerschaltung und
Fig. 7 ein Blockschaltbild einer Steuerschaltung mit Test­ funktion in einer weiteren erfindungsgemäßen Aus­ führungsform.
Fig. 3 ist ein Blockschaltbild, das eine Schaltung mit Testfunktion zeigt, bei der Testschaltungen vom Parallelabtastregistertyp zum Testen jedes der eine Daten­ verarbeitungsschaltung darstellenden Schaltungsabschnitte auf der Ausgangsseite jedes der Schaltungsabschnitte einge­ fügt sind.
Gemäß der Figur ist jeder der Schaltungsabschnitte 1a, 2a, . . ., ma zum Beispiel aus einer zusammengesetzten Logikschal­ tung gebildet und weist n Eingangsanschlüsse 11, 21, . . ., m 1 und n Ausgangsanschlüsse 12, 22, . . ., m 2 auf.
Die Testschaltungen sind aus n Parallelregistern (Einheits­ testschaltung) 1, 2, 3, . . ., m mit n jeweiligen Abtastver­ riegelungsschaltungen 1 1-1 n, 2 1-2 n, . . ., m1-mn darge­ stellt. Jede der Abtastverriegelungsschaltungen 1 1-1 n, 2 1-2 n, . . ., m1-mn weist einen ersten Eingangsanschluß a, einen zweiten Eingangsanschluß b, einen Steueranschluß c und einen Ausgangsanschluß d auf. Entsprechend eines am Steuer­ anschluß c eingegebenen Steuerungssignals C (C1-Cm) wird wahlweise entweder ein am ersten Eingangsanschluß a eingege­ benes Signal oder ein am zweiten Eingangsanschluß b eingegebe­ nen Signal am Ausgangsanschluß d abgegeben.
Die Funktion der Abtastverriegelungsschaltungen 1 1-1 n, 2 1-2 n, . . ., m1-mn wird zum Beispiel durch den in Fig. 2 gezeigten Aufbau erhalten. Und zwar nimmt die Schaltung, wenn das Steuerungssignal C sich auf "L"-Pegel befindet, ein am ersten Eingangsanschluß eingegebenes Signal synchron mit einem Taktsignal Φ auf und gibt dasselbe direkt ab, und wenn sich das Steuerungssignal C auf "H"-Pegel befindet, nimmt die Schaltung ein am zweiten Eingangsanschluß b eingegebenes Signal synchron mit einem Taktsignal Φ auf und gibt dasselbe direkt ab.
Das erste Parallelregister 1 ist auf der Ausgangsseite des ersten Schaltungsabschnittes 1a angeordnet, das zweite Paral­ lelregister ist auf der Ausgangsseite des zweiten Schaltungs­ abschnittes 2a angeordnet, und die gleiche Anordnung wird bis zum m-ten Parallelregister auf der Ausgangsseite des m-ten Schaltungsabschnittes ma wiederholt. Auf diese Weise sind Parallelregister 1-m auf der Ausgangsseite der entspre­ chenden Schaltungsabschnitte 1a-ma angeordnet. Eine Reihen­ verbindung eines Schaltungsabschnittes und eines Parallel­ registers stellt einen Satz Schaltungselemente dar, und eine Reihenverbindung der Schaltungsabschnitte 1a-ma stellt die gesamte Datenverarbeitungsschaltung dar.
Die n Eingangsanschlüsse 11 des ersten Schaltungsabschnittes 1a sind jeweils mit den Dateneingangsanschlüssen I1-In ver­ bunden. Die ersten Eingangsanschlüsse a der Abtastverriege­ lungsschaltungen 1 1-1 n, die das erste Parallelregister 1 darstellen, sind jeweils mit den Ausgangsanschlüssen 12 des ersten Schaltungsabschnittes 1a verbunden. Die zweiten Ein­ gangsanschlüsse b sind entsprechend mit den Dateneingangsan­ schlüssen I1-In verbunden. Die Augangsanschlüsse d der Abtastverriegelungsschaltungen 1 1-1 n sind jeweils mit den Eingangsanschlüssen 21 des zweiten Schaltungsabschnittes 2a verbunden.
In gleicher Weise sind die ersten Eingangsanschlüsse a der Abtastverriegelungsschaltungen 2 1-2 n, die das zweite Paral­ lelregister darstellen, jeweils mit den Ausgangsanschlüssen 22 des zweiten Schaltungsabschnittes 2a verbunden. Die zweiten Eingangsanschlüsse b sind jeweils mit den Ausgangsanschlüssen d der das erste Parallelregister 1 darstellenden Abtastverrie­ gelungsschaltungen 1 1-1 n verbunden. Die Ausgangsanschlüsse d der Abtastverriegelungsschaltungen 2 1-2 n sind jeweils mit den Ausgangsanschlüssen 31 des dritten Schaltungsabschnit­ tes 3a verbunden. Die Anschlüsse der Abtastverriegelungsschal­ tungen sind in oben beschriebener Weise verbunden. Die ersten Eingangsanschlüsse a der Abtastverriegelungsschaltungen m1- mnm, die das m-te Parallelregister m darstellen, sind jeweils mit den Ausgangsanschlüssen m 2 des m-ten Schaltungsabschnittes ma verbunden. Die zweiten Eingangsanschlüsse b sind jeweils mit den Ausgangsanschlüssen d der Abtastverriegelungsschal­ tungen (m - 1)1-(m - 1)n, die das (nicht gezeigte) (m - 1)-te Parallelregister m - 1 darstellen, verbunden. Die Ausgangsan­ schlüsse b der Abtastverriegelungsschaltungen m1-mn sind jeweils mit den Datenausgangsanschlüssen O1-On verbunden.
Die Steuerungsanschlüsse c der jeweiligen Abtastverriegelungs­ schaltungen 1 1-1 n, 2 1-2 n, . . ., m1-mn sind für jedes der Parallelregister 1, 2, . . ., m miteinander verbunden und empfangen voneinander unabhängig Steuersignale C1, C2, . . ., Cm.
Im folgenden wird der Betrieb der in Fig. 3 gezeigten Test­ schaltung beschrieben.
Der Betrieb der Testschaltung kann in die Betriebsarten Ar­ beitsbetrieb und Testbetrieb unterteilt werden.
Bei Arbeitsbetrieb sind alle Steuersignale C1, C2, . . ., Cm auf "L"-Pegel festgelegt. Dabei übernimmt jede der Abtastver­ riegelungsschaltungen 1 1-1 n, 2 1-2 n, . . ., m1-mn die am ersten Eingangsanschluß a eingegebenen Daten und gibt dieselben direkt am Ausgangsanschluß d ab. Die an den Dateneingangsan­ schlüssen I1-In eingegebenen Daten werden in den Schaltungs­ abschnitten 1a-ma in Abhängigkeit von den (nicht gezeigten) Taktsignalen aufeinanderfolgend verarbeitet und danach von den Datenausgangsanschlüssen O1-On gleichzeitig parallel abgegeben.
Bei Testbetrieb werden nur einige der Steuersignale C1, C2, . . ., Cm auf "L"-Pegel gesetzt.
Nun wird der Fall beschrieben, bei dem zum Beispiel der zweite Schaltungsabschnitt 2a getestet wird.
Steuersignale C1, C3-Cm werden auf "H"-Pegel gesetzt, und das Steuersignal C2 wird auf "L"-Pegel gesetzt. Dabei über­ nehmen die Abtastverriegelungsschaltungen 1 1-1 n die am je­ weiligen zweiten Eingangsanschluß b eingegebenen Daten und geben diese am jeweiligen Ausgangsanschluß d ab. Damit werden die an den Dateneingangsanschlüssen I1-In eingegebenen n Bittestdaten direkt in den zweiten Schaltungsabschnitt 2a eingegeben. Die Abtastverriegelungsschaltungen 2 1-2 n über­ nehmen die am jeweiligen ersten Eingangsanschluß a eingegebe­ nen Daten und geben dieselben am jeweiligen Ausgangsanschluß d ab, so daß die im zweiten Schaltungsabschnitt 2a verarbei­ teten Daten an die Abtastverriegelungsschaltungen 2 1-2 n übergeben werden, um dort an den Ausgangsanschlüssen d ab­ gegeben zu werden. Außerdem übernehmen die Abtastverriege­ lungsschaltungen 3 1-3 n die am jeweiligen zweiten Eingangs­ anschluß b eingegebenen Daten und geben dieselben am jeweili­ gen Ausgangsanschluß d ab. In gleicher Weise übernehmen die Abtastverriegelungsschaltungen 4 1-4 n, . . ., m1-mn die am jeweiligen zweiten Eingangsanschluß b eingegebenen Daten und geben dieselben am jeweiligen Ausgangsanschluß d ab. Damit werden die an den Ausgangsanschlüssen d der Abtastverriege­ lungsschaltungen 2 1-2 n abgegebenen Daten direkt von den Datenausgangsanschlüssen O1-On abgegeben.
Auf diese Weise werden die an den Dateneingangsanschlüssen I1-In eingegebenen n Bittestdaten über das erste Parallel­ register 1 in den zweiten Schaltungsabschnitt 2a ver­ arbeitet, und danach werden sie über das zweite Parallel­ register 2 bis hin zum m-ten Parallelregister m von den Daten­ ausgangsanschlüssen O1-O0 abgegeben. Bei Testbetrieb weist daher der Aufbau gleichwertig eine Stufe eines Parallelre­ gisters in der vorangehenden Stufe des zweiten Schaltungsab­ schnittes 2a und (m - 1) Stufen von Parallelregistern, die in Reihe angeordnet sind, in der darauffolgenden Stufe davon auf. Und zwar arbeiten in diesem Fall andere Schaltungsab­ schnitte als der zweite Schaltungsabschnitt 2a nicht. Der Schaltungsabschnitt 2a und die Parallelregister 1-m ver­ arbeiten Daten synchron zum Taktsignal, so daß an den Daten­ eingangsanschlüssen I1-In eingegebene n Bitdaten im Schal­ tungsabschnitt 2a verarbeitet werden, und danach werden sie von den Datenausgangsanschlüssen O1-On gleichzeitig parallel ausgegeben.
In einer elektrischen Schaltung mit Testfunktion gemäß dieser Ausführungsform können die Testdaten in nur einen gewünschten Schaltungsabschnitt parallel eingegeben werden, und die nur in diesem Schaltungsabschnitt verarbeiteten Daten können par­ allel ausgegeben werden. Daher wird die Vorbereitung der Test­ daten einfach, und der Test jedes Schaltungsabschnittes kann einfach ausgeführt werden, wodurch die zum Testen benötigte Zeit reduziert werden kann. Durch Verbinden einer vorgege­ benen Meßschaltung mit den Ausgangsanschlüssen O1-On kann das Ausgangssignal des gewünschten Schaltungsabschnittes zum Testen dieses Schaltungsabschnittes gemessen werden.
Die elektrische Schaltung mit Testfunktion gemäß dieser Aus­ führungsform ist wie oben beschrieben aufgebaut, und Steuer­ signale C1-Cm müssen an die m Parallelregister angelegt werden, wenn es m zu testende Schaltungsabschnitte gibt. Folg­ lich müssen m externe Anschlüsse vorgesehen werden, um die Steuersignale C1-Cm extern einzugeben.
Da die Zahl der Schaltungsabschnitte ansteigt, muß die Zahl der erforderlichen externen Anschlüsse erhöht werden. In einigen Fällen ist jedoch ein Erhöhen der Zahl der notwendigen externen Anschlüsse schwierig, wie zum Beispiel in einer inte­ grierten Halbleiterschaltung, bei der es eine strenge Begren­ zung des Aufbaus gibt. Außerdem macht ein Erhöhen der Anzahl der Steuersignale C das Steuern des Testens jedes Schaltungs­ abschnittes schwierig.
Im folgenden wird ein anderes Beispiel der vorliegenden Er­ findung beschrieben, das in der Lage ist, die oben beschrie­ benen Probleme zu lösen.
Fig. 4 ist ein Blockschaltbild, das eine elektrische Schaltung mit Testfunktion gemäß einer anderen Ausführungsform der Er­ findung darstellt.
Gemäß der Figur weist die elektrische Schaltung mit Testfunk­ tion m Schaltungsabschnitte 1a, 2a, . . ., ma, die eine Daten­ verarbeitungsschaltung EC darstellen, jeweils auf der Aus­ gangsseite der Schaltungsabschnitte vorgesehene Parallelre­ gister 1, 2, . . ., m (Einheitstestschaltung) zum unabhängigen Testen der Schaltungsabschnitte und eine Steuerschaltung CNT zum Steuern der Parallelregister 1, 2, . . ., m auf. Eine Kom­ bination eines Schaltungsabschnittes und eines zugehörigen Parallelregisters aus der Menge der Schaltungsabschnitte 1a-ma und der Parallelregister 1-m stellt einen Satz Schaltungselemente dar, und eine Reihenschaltung der Schal­ tungselemente stellt die Datenverarbeitungsschaltung EC dar.
Die Schaltungsabschnitte 1a, 2a, . . ., ma, die Parallelregi­ ster 1, 2, . . ., m, die Dateneingangsanschlüsse I1-In und die Datenausgangsanschlüsse O1-On sind in der gleichen Weise aufgebaut wie die elektrische Schaltung des in Fig. 3 gezeig­ ten Ausführungsbeispieles. Und zwar sind die n Eingangsan­ schlüsse 11 des Schaltungsabschnittes 1a jeweils mit den Dateneingangsanschlüssen I1-In der Datenverarbeitungsschal­ tung EC verbunden. In gleicher Weise sind die Eingangsan­ schlüsse 21 . . . m 1 der entsprechenden Schaltungsabschnitte 2a . . . ma jeweils mit den Ausgangsanschlüssen d der Abtast­ verriegelungsschaltungen 1 1-1 n, . . ., (m - 1)1-(m - 1)n, die die Parallelregister 1 . . . (m - 1) der vorangehenden Stufen darstellen, verbunden. Die ersten Eingangsanschlüsse a der Abtastverriegelungsschaltungen 1 1-1 n, . . ., m1-mn, die die Parallelregister 1 . . . m darstellen, sind jeweils mit den Ausgangsanschlüssen 12 . . . m 2 der Schaltungsabschnitte 1a-ma der vorangehenden Stufen verbunden. Die zweiten Ein­ gangsanschlüsse d sind jeweils mit den Eingangsanschlüssen 11-m1 der vorangehenden Stufen verbunden. Die zweiten Ein­ gangsanschlüsse d sind jeweils mit den Eingangsanschlüssen 11-m1 der Schaltungsabschnitte 1a-ma der vorangehenden Stufen verbunden. Die Ausgangsanschlüsse d der das Parallel­ register m darstellenden Abtastverriegelungsschaltungen m1- mn sind jeweils mit den Datenausgangsanschlüssen O1-On verbunden.
Die Steuerschaltung CNT weist zwei externe Anschlüsse Ic 1, Ic 2 und m Ausgangsanschlüsse Oc 1-Ocm auf. An die Parallel­ register 1-m werden von den Ausgangsanschlüssen O1-Ocm Steuersignale C1-Cm angelegt.
Fig. 5 ist ein Blockschaltbild, das die Steuerschaltung CNT von Fig. 4 im einzelnen zeigt.
Gemäß dieser Figur weist die Steuerschaltung CNT (m + 1) rück­ stellbare Verriegelungsschaltungen RL₀-RLm, m NICHT-ODER- Schaltungen NOR1-NORm mit je zwei Eingängen, einen ersten externen Anschluß Ic 1, einen zweiten externen Anschluß Ic 2 und m Ausgangsanschlüsse Oc 1-Ocm auf.
Ein Dateneingangsanschluß RLb der rückstellbaren Verriege­ lungsschaltung RL₀ ist mit einem Datenausgangsanschluß RLc der rückstellbaren Verriegelungsschaltung RLm verbunden. Der Dateneingangsanschluß RLb der rückstellbaren Verriegelungs­ schaltung RL1 ist mit dem Datenausgangsanschluß RLc der rück­ stellbaren Verriegelungsschaltung RL₀ verbunden. In gleicher Weise ist der Dateneingangsanschluß RLb der rückstellbaren Verriegelungsschaltung RLx mit dem Datenausgangsanschluß RLc der rückstellbaren Verriegelungsschaltung RLx - 1 (wobei x eine ganze Zahl von 1-m ist) verbunden. Jede der rückstellbaren Verriegelungsschaltungen RL₀-RLm weist einen Taktanschluß RLa und einen Rückstellanschluß RLd auf. Die entsprechenden Taktanschlüsse RLa sind mit dem ersten externen Anschluß Ic 1 verbunden, und die entsprechenden Rückstellanschlüsse RLd sind mit dem zweiten externen Anschluß Ic 2 verbunden. Die ersten Eingangsanschlüsse der NICHT-ODER-Schaltungen NOR1- NORm sind zusammen mit dem Datenausgangsanschluß RLc der rück­ stellbaren Verriegelungsschaltung RL₀ verbunden. Die zweiten Eingangsanschlüsse der NICHT-ODER-Schaltungen NOR1-NORm sind entsprechend mit den Datenausgangsanschlüssen RLc der rückstellbaren Verriegelungsschaltungen RL1-RLm verbunden. Die Ausgangsanschlüsse der NICHT-ODER-Schaltungen NOR1- NORm sind entsprechend mit den Ausgangsanschlüssen Oc 1- Ocm der Steuerschaltung CNT verbunden.
In jeder der rückstellbaren Verriegelungsschaltungen RL₀- RLm werden die Daten vom Dateneingangsanschluß RLb übernommen, wenn am Takteingangsanschluß RLa ein "H"-Pegel-Signal einge­ geben wird. Wird am Takteingangsanschluß RLa ein "L"-Pegel- Signal eingegeben, werden die übernommenen Daten darin gehalten, und die gehaltenen Daten werden vom Datenausgangsanschluß RLc ausgegeben. Wenn ein "H"-Pegel-Signal am Rückstellanschluß RLd eingegeben wird, hält die rückstellbare Verriegelungs­ schaltung RL₀ das "H"-Signal. Wenn "H" am Rückstellanschluß RLd eingegeben wird, hält jede der rückstellbaren Verriege­ lungsschaltungen RL1-RLm das "L"-Signal.
Im folgenden wird kurz der Betrieb der in den Fig. 4 und 5 dargestellten vorliegenden Ausführungsform beschrieben.
Der Betrieb der elektrischen Schaltung mit Testfunktion dieser Ausführungsform kann in die Betriebsarten Arbeitsbetrieb MO und Testbetrieb MT, wie bei der elektrischen Schaltung mit Testfunktion der ersten Ausführungsform, unterteilt werden. In der vorliegenden Ausführungsform wird das Umschalten der Betriebsart durch ein an den ersten externen Anschluß Ic 1 der Steuerschaltung CNT angelegtes Steuertaktsignal Φc und ein an den zweiten Eingangsanschluß Ic 2 der Steuerschaltung CNT angelegtes Rückstellsignal RS gesteuert.
Der Arbeitsbetrieb MO kann durch Eingeben eines Rückstell­ signals RS mit "H"-Pegel am zweiten externen Anschluß Ic 2 der Steuerschaltung CNT und Halten des ersten externen An­ schlusses Ic 1 auf "L"-Pegel und damit auch Festhalten aller Steuersignale C1-Cm der Ausgangsanschlüsse Oc 1-Ocm auf "L"-Pegel eingeleitet werden. Dabei verarbeitet die gesamte von den Schaltungsabschnitten 1a, 2a, . . ., ma gebildete Daten­ verarbeitungsschaltung EC aufeinanderfolgend Daten synchron mit einem nicht gezeigten Taktsignal Φ wie im ersten Ausfüh­ rungsbeispiel.
Der Testbetrieb MT kann durch Eingeben eines vorgegebenen Steuertaktsignales Φc und eines Rückstellsignals RS am ersten bzw. am zweiten externen Anschluß Ic 1 bzw. Ic 2 der Steuer­ schaltung CNT derart, daß nur eines der Steuersignale C1- Cm der Ausgangsanschlüsse Oc 1-Ocm auf "L"-Pegel und die anderen Steuersignale auf "H"-Pegel gesetzt werden, einge­ leitet werden.
Es sei nun ein Fall angenommen, bei dem zum Beispiel der zweite Schaltungsabschnitt 2a zu testen sei. Die von der Steuerschaltung CNT ausgegebenen Steuersignale C1, C3-Cm werden auf "H"-Pegel gesetzt, und nur das Steuersignal C2 wird auf "L"-Pegel gesetzt. Dabei übernimmt das Parallelre­ gister 1 die an die Dateneingangsanschlüsse I1-In angelegten Eingangsdaten und legt die Eingangsdaten direkt an den Schal­ tungsabschnitt 2a als Eingang an. Unterdessen übernimmt das Parallelregister 2 die Ausgangsdaten vom Ausgangsanschluß 22 des Schaltungsabschnittes 2a, und die Parallelregister 3-m übernehmen die Ausgangsdaten vom Ausgangsanschluß d der jeweiligen Parallelregister 2-(m - 1) der jeweils voran­ gehenden Stufe und geben diese direkt aus. Die Ausgangsdaten des Parallelregisters m werden von den Datenausgangsanschlüs­ sen O1-On abgegeben. Damit weist der Aufbau bei diesem Test­ betrieb gleichwertig eine Stufe eines Parallelregisters in der vorangehenden Stufe des zweiten Schaltungsabschnittes 2a und (m - 1) Stufen von Parallelregistern, die in Reihe ange­ ordnet sind, in den nachfolgenden Stufen auf. Und zwar werden andere Schaltungsabschnitte als der zweite Schaltungsabschnitt übergangen, wodurch das Testen nur des zweiten Schaltungsab­ schnittes 2a möglich ist.
Fig. 6 ist ein Impuls-Zeit-Diagramm, das den Betrieb der Steuerschaltung von Fig. 5 darstellt.
Im folgenden wird der Betrieb der elektrischen Schaltung mit Testfunktion gemäß des vorliegenden Ausführungsbeispieles mit Bezug auf das Impuls-Zeit-Diagramm im einzelnen beschrieben. Fig. 6 zeigt einen Fall, bei dem sich die Schaltung in der Zeit t0 bis t1 im Arbeitsbetrieb MO und nach dem Zeitpunkt t2 im Testbetrieb MT1-MTm befindet.
Zuerst wird der Arbeitsbetrieb MO beschrieben. Wenn ein Rück­ stellsignal RS mit "H"-Pegel am zweiten externen Anschluß Ic 2 zum Zeitpunkt t0 angelegt wird, wird ein "H"-Pegel-Signal vom Datenausgangsanschluß RLc der rückstellbaren Verriege­ lungsschaltung RL₀ abgegeben, und ein "L"-Pegel-Signal wird von den Datenausgangsanschlüssen RLc der jeweiligen rückstell­ baren Verriegelungsschaltungen RLc-RLm abgegeben. Dabei wird ein "H"-Pegel-Signal vom Ausgangsanschluß RLc der rück­ stellbaren Verriegelungsschaltung RL₀ an den jeweiligen ersten Eingangsanschluß der zwei Eingänge aufweisenden NICHT-ODER- Schaltungen NOR1-NORm geliefert. Folglich gehen alle Aus­ gangssignale der NICHT-ODER-Schaltungen NOR1-NORm auf "L"- Pegel, und daher gehen alle von den Ausgangsanschlüssen Oc 1-Ocm der Steuerschaltung CNT an die Parallelregister 1-m angelegten Steuersignale C1-Cm auf "L"-Pegel. Dies entspricht dem oben beschriebenen Arbeitsbetrieb MO, so daß die Datenverarbeitungsschaltung EC das oben beschriebene Ver­ arbeiten von Daten synchron mit dem nicht gezeigten Taktsignal Φ ausführt. Und zwar stellen die rückstellbare Verriegelungs­ schaltung RL₀ und die NICHT-ODER-Schaltungen NOR1-NORm eine pegelausgleichende Einrichtung dar, die alle Steuersi­ gnale C1-Cm auf "L"-Pegel ausgleicht, wenn die an den ersten und zweiten externen Anschluß Ic 1 bzw. Ic 2 angelegten Signale sich im oben beschriebenen Zustand befinden.
Im folgenden wird der Testbetrieb MT beschrieben. Zuerst wird die Steuerschaltung CNT durch das Rückstellsignal RS zum Zeit­ punkt t0 rückgestellt, und danach wird ein auf "H"-Pegel be­ findliches Steuertaktsignal Φc zum Zeitpunkt t1 am ersten externen Anschluß Ic 1 eingegeben. Die rückstellbare Verriege­ lungsschaltung RL1 übernimmt die in der rückstellbaren Ver­ riegelungsschaltung RL₀ gehaltenen "H"-Pegel-Daten vom Ein­ gangsanschluß RLb, und die rückstellbare Verriegelungsschaltung RL2 übernimmt die in der rückstellbaren Verriegelungsschaltung RL1 gehaltenen "L"-Pegel-Daten vom Eingangsanschluß RLb. In gleicher Weise übernimmt eine entsprechende rückstellbare Verriegelungsschaltung RLx die Daten der rückstellbaren Ver­ riegelungsschaltung RLx - 1 (x ist eine ganze Zahl von 1-m) der vorangehenden Stufe, so daß die "H"-Pegel-Daten in der rückstellbaren Verriegelungsschaltung RL1 und "L"-Pegel-Daten in den anderen rückstellbaren Verriegelungsschaltungen RL₀, RL2-RLm gehalten werden. Folglich wird das auf "L"-Pegel befindliche Steuersignal C1 von der NICHT-ODER-Schaltung NOR1 ausgegeben, und auf "H"-Pegel befindliche Steuersignale C2-Cm werden von den Ausgangsanschlüssen der NICHT-ODER- Schaltungen NOR2-NORm ausgegeben. Dieses entspricht dem den Schaltungsabschnitt 1a von Fig. 4 testenden Testbetrieb MT1.
Danach, das heißt zum Zeitpunkt t2, wird das auf "H"-Pegel befindliche Steuertaktsignal Φc wieder am ersten externen Anschluß Ic 1 eingegeben. Durch den selben Vorgang wie oben beschrieben werden die "H"-Pegel-Daten in der rückstellbaren Verriegelungsschaltung RL2 und die "L"-Pegel-Daten in anderen rückstellbaren Verriegelungsschaltungen RL0, RL1 und RL3- RLm gehalten. Somit geht nur das Steuersignal C2 auf "L"- Pegel, und die anderen Steuersignale C1 und C3-Cm gehen auf "H"-Pegel, was dem den Schaltungsabschnitt 2a testenden Testbetrieb MT2 entspricht.
In gleicher Weise wird jedesmal, wenn das auf "H"-Pegel be­ findliche Eingangssteuertaktsignal Φc am ersten externen An­ schluß Ic 1 eingegeben wird, der zu testende Schaltungsab­ schnitt aufeinanderfolgend von dem den Schaltungsabschnitt 3a testenden Testbetrieb, dem den Schaltungsabschnitt 4a testenden Testbetrieb usw. ausgewählt, und die Abschnitte werden periodisch umgeschaltet. Und zwar stellen die rück­ stellbaren Verriegelungsschaltungen RL0-RLm aufeinander­ folgende Auswahleinrichtungen zum aufeinanderfolgenden Aus­ wählen eines der Steuersignale C1-Cm und zum Bringen des­ selben auf den "L"-Pegel, wenn das Rückstellsignal RS und das Steuertaktsignal Φc mit einem später zu beschreibenden Verlauf angelegt werden, dar. Die rückstellbare Verriegelungs­ schaltung RL0 ist auch Teil der aufeinanderfolgenden Auswahl­ einrichtungen insofern, als es durch Übertragen des "H"-Pegels auf die rückstellbare Verriegelungsschaltung RL1 den Auswahl­ vorgang startet.
Wie oben beschrieben ist, werden nur der erste externe An­ schluß Ic 1 und der zweite externe Anschluß Ic 2 für die Steuer­ schaltung CNT bei dieser Ausführungsform benötigt, und das Testen der m Schaltungsabschnitte 1a-ma kann unabhängig von der Anzahl n der zu testenden Schaltungsabschnitte von nur zwei externen Anschlüssen gesteuert werden. Durch al­ leiniges Eingeben des "H"-Pegel-Signals als ein Rückstell­ signal RS arbeitet die Datenverarbeitungsschaltung EC normal. Um Testbetrieb durchzuführen, braucht nur das Rückstellsignal RS als Schaltsignal auf den "H"-Pegel gesetzt und das Steuer­ taktsignal Φc eingegeben zu werden, um aufeinanderfolgend jeden der Schaltungsabschnitte 1a-ma unabhängig zu testen, wodurch das Testen relativ einfach ausgeführt werden kann.
Fig. 7 ist ein Blockschaltbild der in Fig. 4 gezeigten Steuer­ schaltung gemäß einer anderen Ausführungsform.
Bei der Ausführungsform nach Fig. 5 wird die rückstellbare Verriegelungsschaltung RL0 als Einrichtung zum Umschalten der Betriebsarten Arbeitsbetrieb MO und Testbetrieb MT der Steuerschaltung CNT verwendet. Bei der vorliegenden Ausfüh­ rungsform ist ein dritter externer Anschluß Ic 3 vorgesehen, an dem ein Betriebsartenumschaltsignal TE eingegeben wird. Die rückstellbare Verriegelungsschaltung RL0 zum Umschalten der Betriebsart in der Steuerschaltung CNT von Fig. 5 ist in der Steuerschaltung CNT′ von Fig. 7 nicht mehr vorhanden. Stattdessen ist der dritte externe Anschluß Ic 3 vorgesehen, der mit dem jeweiligen ersten Eingangsanschluß der zwei Ein­ gänge aufweisenden NICHT-ODER-Schaltungen NOR1-NORm ver­ bunden ist. Die rückstellbare Verriegelungsschaltung RL1′ dient zum Halten des "H"-Signals, wenn ein "H"-Pegel-Signal am Rückstelleingangsanschluß RLd eingegeben wird, wie dies die rückstellbare Verriegelungsschaltung RL0 von Fig. 5 getan hat. Der übrige Aufbau der Steuerschaltung CNT′ ist der gleiche wie der der Steuerschaltung CNT von Fig. 5.
Um die Datenverarbeitungsschaltung EC unter Verwendung der Steuerschaltung CNT′ auf Arbeitsbetrieb MO zu setzen, wird ein auf "H"-Pegel befindliches Betriebsartumschaltsignal TE am dritten externen Anschluß Ic 3 eingegeben. Dadurch werden alle Steuersignale C1-Cm unabhängig vom Ausgang der rück­ stellbaren Verriegelungsschaltungen RL1′, RL2-RLm auf "L"- Pegel gesetzt, wodurch der Arbeitsbetrieb eingeleitet wird.
Um den Testbetrieb MT einzuleiten, wird das Betriebsartum­ schaltsignal TE auf "L"-Pegel gesetzt, und das Rückstellsignal RS wird auf "H"-Pegel gesetzt. Folglich geht nur das Steuer­ signal C1 auf "L"-Pegel, und die anderen Steuersignale C2- Cm gehen auf "H"-Pegel, wodurch der den Schaltungsabschnitt 1a testende Testbetrieb MT1 eingeleitet wird. Damit dienen in diesem Falle das Betriebsartumschaltsignal TE und das Rück­ stellsignal RS als Umschaltsignale vom Arbeitsbetrieb in den Testbetrieb.
Wie bei der oben beschriebenen Steuerschaltung CNT werden die Schaltungsabschnitte 2a-ma jedesmal dann, wenn das Steuertaktsignal Φc eingegeben wird, aufeinanderfolgend aus­ gewählt, wodurch die Testbetriebsarten MT2-MTm eingeleitet werden. Und zwar bilden in der Ausführungsform von Fig. 7 die rückstellbaren Verriegelungsschaltungen RL1′, RL2-RLm die aufeinanderfolgenden Auswahleinrichtungen, und die NICHT- ODER-Schaltungen NOR1-NORm stellen die Pegelausgleichsein­ richtungen dar.
Wie oben beschrieben ist, ist gemäß der vorliegenden Erfindung die Anzahl der notwendigen externen Steuereingänge durch das Vorsehen der Pegelausgleichseinrichtung und der aufeinander­ folgenden Auwahleinrichtungen reduziert, wodurch eine Test­ schaltung zur Verfügung gestellt werden kann, die eine geringere Anzahl von externen Anschlüssen für die Steuerung erfordert, und wodurch das Testen einfacher ausgeführt werden kann.

Claims (19)

1. Schaltung mit Testfunktion mit
einer Mehrzahl von eine Datenverarbeitungsschaltung (EC) bildenden Schaltungsabschnitten (1a-ma) die die Betriebsarten Arbeitsbetrieb und Testbetrieb aufweist;
einer Mehrzahl von entsprechend der Mehrzahl der Schaltungsabschnitte (1a-ma) vorgesehenen Testschaltungen (1-m), die die Mehrzahl von Schaltungsabschnitten (1a-ma) im Arbeitsbetrieb als Datenverarbeitungsschaltung betreiben und im Testbetrieb die Mehrzahl von Schaltungsabschnitten (1a-ma) testet; und
einer Steuereinrichtung (c₁-cm), die Steuersignale (C₁-Cm) zum Steuern des Arbeitsbetriebes oder des Testbetriebes an die Testschaltungen (1-m) zum Aktivieren der Testschaltungen (1-m) legt;
dadurch gekennzeichnet, daß eine Mehrzahl von Steuereinrichtungen (c1-cm) vorgesehen ist, die im Testbetrieb an jede einzelne Testschaltung (1, . . ., m) ein unabhängiges Steuersignal (C₁, . . ., Cm) legt.
2. Schaltung mit Testfunktion nach Anspruch 1, dadurch gekennzeichnet,
daß jede der Mehrzahl von Schaltungsabschnitten (1a-ma) Eingangsanschlüsse (11-m 1) und Ausgangsanschlüsse (12-m 2) aufweist und
daß jede der Mehrzahl von Testschaltungen (1-m) eine Abtastverriegelungsschaltung (1 1-mn) aufweist, wobei die Abtastverriegelungsschaltung (1 1-mn) einen ersten Eingangsanschluß (a), einen zweiten Eingangsanschluß (b), einen Steueranschluß (c) und einen Abtastausgangsanschluß (d) aufweist, wobei der erste Eingangsanschluß (a) mit einem Ausgangsanschluß (12- m 2) des entsprechenden Schaltungsabschnittes (1a-ma) verbunden ist, der zweite Eingangsanschluß (b) mit einem Eingangsanschluß (11-m 1) des entsprechenden Schaltungsabschnittes (1a-ma) verbunden ist, der Steueranschluß (c) von der Steuereinrichtung (c1-cm) Steuersignale (C1-Cm) empfängt und der Abtastausgangsanschluß (d) mit einem Eingangsanschluß (21-m 1) eines anderen Schaltungsabschnittes (2a-ma) verbunden ist.
3. Schaltung mit Testfunktion nach Anspruch 2, dadurch gekennzeichnet,
daß jede der Mehrzahl von Schaltungsabschnitten (1a-ma) eine Mehrzahl von Sätzen von Eingangsanschlüssen (11-m 1) und Ausgangsanschlüssen (12-m 2) aufweist und
daß jede der Mehrzahl von Testschaltungen (1-m) Abtastverriegelungsschaltungen (1 1-mn), deren Anzahl der Anzahl an Eingangsanschlüssen (11-m 1) und Ausgangsanschlüssen (12-m 2) des entsprechenden Schaltungsabschnittes (1a-ma) entspricht, aufweist.
4. Schaltung mit Testfunktion nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Steueranschlüsse (c) der Mehrzahl von Abtastverriegelungsschaltungen (1 1-mn) der Testschaltungen (1-m) miteinander verbunden sind und Steuersignale (C1-Cm) empfangen.
5. Schaltung mit Testfunktion nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine Mehrzahl von Dateneingangsanschlüssen (I1-In), an denen zu verarbeitende Daten oder Daten zum Testen eingegeben werden, und
einen Datenausgangsanschluß (O1-On), der die verarbeiteten oder die getesteten Daten ausgibt,
wobei jeder der Dateneingangsanschlüsse (I1-In) mit einem Eingangsanschluß (11-m 1) eines der Schaltungsabschnitte (1a-ma) und mit einem zweiten Eingangsanschluß (b) der Abtastverriegelungsschaltung (1 1-mn), die in der Testschaltung (1-m), die dem Schaltungsabschnitt (1a-ma) entspricht, enthalten ist, verbunden ist und
wobei der Ausgangsanschluß (O1-On) mit dem Abtastausgangsanschluß (d) der Abtastverriegelungsschaltung (2 1- mn), die in der einem anderen der Schaltungsabschnitte (2a- ma) entsprechenden Testschaltung (2-m) enthalten ist, verbunden ist.
6. Schaltung mit Testfunktion nach einem der Anprüche 2 bis 5, dadurch gekennzeichnet,
daß das Steuersignal (C1-Cm) ein den Arbeitsbetrieb definierendes erstes Signal und ein den Testbetrieb definierendes zweites Signal aufweist,
daß der erste Eingangsanschluß (a) und der Abtastausgangsanschluß (d) durch Anlegen des ersten Signals an den Steueranschluß (c) miteinander verbunden werden und
daß der zweite Eingangsanschluß (b) und der Abtastausgangsanschluß (d) durch Anlegen des zweiten Signals an den Steueranschluß (c) miteinander verbunden werden.
7. Schaltung mit Testfunktion nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die eine Steuereinrichtung (CNT) aufgrund eines ersten Eingangssignales ein dem Arbeitsbetrieb entsprechendes erstes Steuersignal an jede der Mehrzahl von Testschaltungen (1- m) anlegt und aufgrund eines zweiten Eingangssignals ein dem Testbetrieb entsprechendes zweites Steuersignal an jede der Mehrzahl von Testschaltungen (1-m) anlegt und dadurch die Mehrzahl von Testschaltungen (1-m) aktiviert.
8. Schaltung mit Testfunktion nach Anspruch 7, dadurch gekennzeichnet, daß die Steuereinrichtung (CNT) zwei Eingangsanschlüsse, an denen das erste bzw. das zweite Eingangssignal eingegeben wird, und Ausgangsanschlüsse, deren Anzahl der Anzahl Testschaltungen (1-m) entspricht und von denen das erste bzw. das zweite Steuersignal ausgegeben wird, aufweist.
9. Schaltung mit Testfunktion nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß
die Steuereinrichtung (CNT) eine Pegelausgleichseinrichtung (RL0, NOR1-NORm), die als Reaktion auf das erste Eingangssignal alle an die Mehrzahl von Testschaltungen (1-m) angelegten ersten Steuersignale auf den gleichen Pegel bringt, und
eine Auswahleinrichtung (RL0-RLm), die als Reaktion auf das zweite Eingangssignal nacheinander jeweils ein Steuersignal der an die Mehrzahl von Testschaltungen (1-m) angelegten Steuersignale auswählt und nur das ausgewählte Steuersignal auf einen vorgeschriebenen Pegel bringt, aufweist.
10. Schaltung mit Testfunktion nach Anspruch 9, dadurch gekennzeichnet, daß die Pegelausgleichseinrichtung (RL0, NOR1-NORm) eine rückstellbare Verriegelungsschaltung und eine Anzahl von NOR-Schaltungen, deren Anzahl die gleiche ist wie die der Testschaltungen (1-m), aufweist.
11. Schaltung mit Testfunktion nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die Auswahleinrichtung (RL0-RLm) eine Mehrzahl von rückstellbaren Verriegelungsschaltungen, deren Anzahl die gleiche ist wie die der Testschaltungen (1-m), aufweist.
12. Schaltung mit Testfunktion nach Anspruch 7, dadurch gekennzeichnet, daß die Steuereinrichtung (CNT) drei Eingangsanschlüsse, an denen das erste bzw. das zweite Eingangssignal eingegeben werden, und Ausgangsanschlüsse, deren Anzahl jeder der Testschaltungen (1-m) entspricht und von denen das erste bzw. das zweite Steuersignal ausgegeben wird, aufweist.
13. Schaltung mit Testfunktion nach Anspruch 12, dadurch gekennzeichnet, daß
die Steuereinrichtung (CNT) eine Pegelausgleichseinrichtung (NOR1-NORm), die als Reaktion auf das erste Eingangssignal die an die Mehrzahl von Testschaltungen (1-m) angelegten ersten Steuersignale auf den gleichenPegel bringt, und
eine Auswahleinrichtung (RL1′-RLm), die als Reaktion auf das zweite Eingangssignal nacheinander jeweils ein Steuersignal der an die Mehrzahl von Testschaltungen (1-m) angeleg­ ten zweiten Steuersignale auswählt und nur das ausgewählte Steuersignal auf einen vorgeschriebenen Pegel bringt, aufweist.
14. Schaltung mit Testfunktion nach Anspruch 13, dadurch gekennzeichnet, daß die Pegelausgleichseinrichtung (NOR1-NORm) NOR-Schaltungen, deren Anzahl gleich jener der Testschaltungen (1-m) ist, aufweist.
15. Schaltung mit Testfunktion nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die Auswahleinrichtung (RL1′- RLm) rückstellbare Verriegelungsschaltungen, deren Anzahl gleich jener der Testschaltungen (1-m) ist, aufweist.
16. Schaltung mit Testfunktion nach einem der Ansprüche 7 bis 15, dadurch gekennzeichnet,
daß jede der Mehrzahl von Schaltungsabschnitten (1a-ma) einen Eingangsanschluß und einen Ausgangsanschluß aufweist und
daß jede der Mehrzahl von Testschaltungen (1-m) eine Abtastverriegelungsschaltung (1 1-mn) aufweist, wobei die Abtastverriegelungsschaltung (1 1-mn) einen ersten Eingangsanschluß (a), einen zweiten Eingangsanschluß (b), einen Steueranschluß (c) und einen Abtastausgangsanschluß (d) auf­ weist und wobei der erste Eingangsanschluß (a) mit einem Ausgangsanschluß (12-m 2) des entsprechenden Schaltungsabschnitts (1a-ma) und der zweite Eingangsanschluß (b) mit einem Eingangsanschluß (11-m 1) des entsprechenden Schaltungsabschnitts (1a-ma) verbunden sind, der Steueranschluß (c) ein erstes oder zweites Steuersignal von der Steuereinheit (CNT) erhält und der Abtastausgangsanschluß (d) mit einem Eingangsanschluß eines anderen Schaltungsabschnitts (2a- ma) verbunden ist.
17. Schaltung mit Testfunktion nach Anspruch 16, dadurch gekennzeichnet,
daß die Mehrzahl der Schaltungsabschnitte (1a-ma) eine Mehrzahl von Sätzen von Eingangsanschlüssen und Ausgangsanschlüssen aufweist und
daß jede der Mehrzahl von Testschaltungen (1-m) Abtastverriegelungsschaltungen (1 1-mn) aufweist, deren Anzahl der Anzahl von Eingangsanschlüssen und von Ausgangsanschlüssen des entsprechenden Schaltungsabschnitts (1a-ma) entspricht.
18. Schaltung mit Testfunktion nach Anspruch 17, dadurch gekennzeichnet, daß die Steueranschlüsse (c) der Mehrzahl von Abtastverriegelungsschaltungen (1 1-mn) in den Testschaltungen (1-m) miteinander verbunden sind und das erste bzw. das zweite Steuersignal empfangen.
19. Schaltung mit Testfunktion nach einem der Ansprüche 1 bis 18, gekennzeichnet durch eine Mehrzahl von Dateneingangsanschlüssen, an denen zu verarbeitende Daten oder Daten zum Testen eingegeben werden, und einen Datenausgangsanschluß, der verarbeitete Daten oder getestete Daten ausgibt,
wobei jeder der Dateneingangsanschlüsse mit einem Eingangsanschluß (11-m 1) eines der Schaltungsabschnitte (1a-ma) und mit einem zweiten Eingangsanschluß (b) der Abtastverriegelungsschaltung (1 1-mn), die in der dem Schaltungsabschnitt (1a-ma) entsprechenden Testschaltung (2-m) enthalten ist, verbunden ist und
wobei der Ausgangsanschluß mit dem Abtastausgangsanschluß (d) der Abtastverriegelungsschaltung (2 1-mn), die in der einem anderen der Schaltungsabschnitte (2a-ma) entsprechenden Testschaltung (2-m) enthalten ist, verbunden ist.
DE3838939A 1987-11-17 1988-11-17 Schaltung mit testfunktionsschaltung Granted DE3838939A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62291343A JPH01132979A (ja) 1987-11-17 1987-11-17 テスト機能付電子回路

Publications (2)

Publication Number Publication Date
DE3838939A1 DE3838939A1 (de) 1989-06-01
DE3838939C2 true DE3838939C2 (de) 1991-05-02

Family

ID=17767693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3838939A Granted DE3838939A1 (de) 1987-11-17 1988-11-17 Schaltung mit testfunktionsschaltung

Country Status (3)

Country Link
US (1) US4910734A (de)
JP (1) JPH01132979A (de)
DE (1) DE3838939A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513762B2 (ja) * 1988-01-29 1996-07-03 株式会社東芝 論理回路
FR2670299B1 (fr) * 1990-12-07 1993-01-22 Thomson Composants Militaires Circuit integre avec controleur de test peripherique.
JPH05232196A (ja) * 1992-02-25 1993-09-07 Mitsubishi Electric Corp テスト回路
FR2720174B1 (fr) * 1994-05-20 1996-08-14 Sgs Thomson Microelectronics Procédé pour tester le déroulement d'un programme d'instructions exécutées par un circuit intégré spécialisé, et circuit intégré spécialisé s'y rapportant.
US5936973A (en) * 1996-12-23 1999-08-10 Cypress Semiconductor Corp. Test mode latching scheme
US6327687B1 (en) * 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
DE10241385A1 (de) * 2002-09-06 2004-03-25 Infineon Technologies Ag Integrierter Schaltkreis

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317200A (en) * 1978-10-20 1982-02-23 Vlsi Technology Research Association Method and device for testing a sequential circuit divided into a plurality of partitions
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
EP0104293B1 (de) * 1982-09-28 1986-12-30 International Business Machines Corporation Anordnung zum Laden und Lesen verschiedener Kippschaltungsketten in einem Datenverarbeitungssystem
US4519078A (en) * 1982-09-29 1985-05-21 Storage Technology Corporation LSI self-test method
US4513418A (en) * 1982-11-08 1985-04-23 International Business Machines Corporation Simultaneous self-testing system
US4503537A (en) * 1982-11-08 1985-03-05 International Business Machines Corporation Parallel path self-testing system
US4553236A (en) * 1983-01-25 1985-11-12 Storage Technology Partners System for detecting and correcting errors in a CMOS computer system
EP0151653B1 (de) * 1983-12-15 1987-09-16 International Business Machines Corporation Vorrichtung zur Parallel-Serien/Serien-Parallelwandlung von aus variabler Länge bestehenden Bitkonfigurationen
JPH0772744B2 (ja) * 1984-09-04 1995-08-02 株式会社日立製作所 半導体集積回路装置
JPH0668732B2 (ja) * 1984-11-21 1994-08-31 株式会社日立製作所 情報処理装置のスキヤン方式
GB8432533D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Integrated circuits
US4728883A (en) * 1985-03-15 1988-03-01 Tektronix, Inc. Method of testing electronic circuits
US4698588A (en) * 1985-10-23 1987-10-06 Texas Instruments Incorporated Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit
US4701921A (en) * 1985-10-23 1987-10-20 Texas Instruments Incorporated Modularized scan path for serially tested logic circuit
US4710933A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Parallel/serial scan system for testing logic circuits
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system
JPH0627776B2 (ja) * 1986-08-04 1994-04-13 三菱電機株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
US4910734A (en) 1990-03-20
JPH01132979A (ja) 1989-05-25
DE3838939A1 (de) 1989-06-01

Similar Documents

Publication Publication Date Title
DE3725822C2 (de)
DE3130714C2 (de)
DE3725823C2 (de)
DE2349377C2 (de) Schaltwerk zur Durchführung von Datenverarbeitungsoperationen
DE2346617C3 (de) Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit
DE3832113C2 (de)
DE2728676C2 (de) Stufenempfindliches, als monolithisch hochintegrierte Schaltung ausgeführtes System aus logischen Schaltungen mit darin eingebetteter Matrixanordnung
DE3709032C2 (de)
DE3913219C3 (de) Integrierte Halbleiterschaltung mit mehreren Schaltungen, die logischen Tests unterworfen werden
EP0144078A2 (de) Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik
EP0010173A1 (de) Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen
DE2349324A1 (de) Verfahren und vorrichtung zum pruefen funktioneller logischer schaltungen
DE2842750A1 (de) Verfahren und anordnung zur pruefung von durch monolithisch integrierten halbleiterschaltungen dargestellten sequentiellen schaltungen
DE2360762A1 (de) Elementarschaltungsanordnung fuer schaltwerke zur durchfuehrung von datenverarbeitungsoperationen
DE3725821C2 (de)
DE3838940C2 (de)
DE4305677C2 (de) Testschaltung
DE3722907C2 (de)
DE3838939C2 (de)
DE3743586C2 (de)
DE3817143C2 (de)
DE2917126A1 (de) Verfahren zum pruefen einer integrierten schaltung
DE19701779C2 (de) Digitalfilter
DE19948904C1 (de) Schaltungszelle mit eingebauter Selbsttestfunktion und Verfahren zum Testen hierfür
DE4238079C1 (en) Flip=flop circuit incorporating fault diagnosis function - uses control logic to allow operation as shift register in fault diagnosis test mode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee