DE69022766T2

DE69022766T2 - Verfahren und Gerät zur Binärzählerprüfung.

Info

Publication number: DE69022766T2
Application number: DE69022766T
Authority: DE
Inventors: Mayur M Mehta
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1989-04-26
Filing date: 1990-03-14
Publication date: 1996-05-02
Anticipated expiration: 2010-03-15
Also published as: EP0395209A3; ATE128778T1; US4979193A; EP0395209B1; DE69022766D1; EP0395209A2; JPH0316429A

Description

Die Erfindung betrifft das Gebiet binärer Zähler. Insbesondere betrifft die Erfindung ein Verfahren und eine Vorrichtung zum schnellen und vollständigen Testen eines Mehrstufen-Binärzählers.
Zahlreiche Anwendungsformen eines Designs mit digitaler Logik erfordern die Verwendung relativ hochauflösender M-Bit-Binärzähler. In manchen Fällen ist der hochauflösende M-Bit-Binärzähler dadurch implementiert, daß mehrere N-Bit-Zähler mit niedrigerer Auflösung in mehreren Stufen miteinander gekoppelt werden, wobei N gleich M, dividiert durch die Anzahl der Stufen, ist. Beispielsweise kann ein Binärzähler, der eine Auflösung von sechzehn Bit aufweist, implementiert werden, indem vier Vier-Bit-Binärzähler miteinander gekoppelt werden. Bei einer derartigen Konfiguration wird das Carry-Ausgangssignal (COUT) von jedem Zähler mit dem Carry-Eingangssignal (CIN) des Zählers in der nächsten Stufe gekoppelt.
Generell ist es wünschenswert, den Betrieb des Binärzählers in einigen Stufen voll zu testen, und zwar ungeachtet der bestimmten Anwendungsform, in der der Zähler verwendet wird. Das Testen eines binären M-Bit-Rückwärtszählers kann z.B. durchgeführt werden, indem der Zähler sämtlich mit logischen Einsen geladen wird, der Zähler 2M mal voll dekrementiert wird und anschließend geprüft wird, ob das Ausgangssignal des Zählers null ist. Dieses Testverfahren verlangt jedoch für zahlreiche digitale logische Anwendungsfälle einen nicht hinnehmbaren Zeitaufwand, da der Zähler stets 2M mal dekrementiert werden muß, damit sein Betrieb voll getestet werden kann.
Bei einem Mehrstufenzähler kann die Testzeit reduziert werden, indem die Stufen entkoppelt werden und jede Stufe gleichzeitig getestet wird. Beispielsweise können bei dem erwähnten Sechzehn-Bit-Zähler die vier Vier-Bit-Zähler gleichzeitig getestet werden, indem die Stufen mittels eines Schaltmechanismus entkoppelt werden, jede Stufe 2&sup4; mal dekrementiert wird und das Ausgangssignal jeder Stufe geprüft wird. Das Problem bei diesem Testansatz liegt darin, daß es zum Entkoppeln der Stufen erforderlich ist, die Carry-Ausgänge und die Carry-Eingänge zwischen den Stufen zu entkoppeln, um einen unabhängigen Betrieb der Zähler zu ermöglichen, wodurch verhindert wird, daß man die Carry-Signal-Ausbreitung zwischen den vier Zählern testen kann. Somit ist es nicht möglich, den gesamten Zählerbetrieb voll zu testen.
In Patent Abstract of Japan, Vol. 10, Nr. 177, 21. Juni 1986 (JP-A-61025079) ist ein Verfahren zum Testen eines Binärzählers vom Durchgangswelligkeit-Carry-Typ beschrieben. Bei diesem Verfahren werden die einzelnen Stufen des Zählers entkoppelt, um in jeder Stufe einen individuellen Betrieb des Zählers zu ermöglichen, in jeder Stufe wird ein Zählwert in den Zähler geladen, und jede Stufe wird 2N mal getaktet, wobei N die Anzahl von Bits in der Zählerstufe ist.
Die Erfindung offenbart ein Verfahren und eine Vorrichtung, um einen mehrstufigen M-Bit-Binärzähler schnell und vollständig und einschließlich der zwischen den Zählerstufen erfolgenden Carry-Signal-Ausbreitung zu testen, wie sie in Anspruch 1 bzw. Anspruch 4 aufgeführt sind.
Insbesondere wird ein mehrstufiger M-Bit-Binärzähler offenbart, der S Zählerstufen aufweist, wobei jede Zählerstufe einen N-Bit-Zähler (M=SxN) enthält. Während einer Testoperation werden die Stufen für den individuellen Betrieb entkoppelt, ein Zählwert wird in den in jeder der Stufen vorgesehenen N-Bit-Zähler geladen, und die N-Bit-Zähler jeder Stufe werden 2N mal getaktet, um die Funktion der N-Bit-Zähler unabhängig zu prüfen. Die Stufen werden daraufhin derart miteinander gekoppelt, daß sie als Mehrstufen-M-Bit-Zähler funktionieren, und dem M-Bit-Zähler wird ein einzelner Taktimpuls zugeführt, um die Carry-Signal-Ausbreitung zwischen den Stufen zu prüfen. Falls die N-Bit-Zähler zu dem Typ gehören, der nur dann ein Ausgangssignal erzeugt, wenn er voll inkrementiert oder dekrementiert ist und der derzeitige Zählwert nicht aus dem M-Bit-Zähler gelesen werden kann, werden die Stufen ein zweites Mal entkoppelt und die N-Bit-Zähler weitere 2N mal getaktet.
Beispielsweise wird im Falle eines mehrstufigen Sechzehn-Bit- Zählers durch den Anfangs-Zyklus von 2N Taktimpulsen die grundlegende Zählfunktion jedes in den vier Stufen vorgesehenen Vier-Bit-Zählers getestet, indem von FFFF hex auf 0000 rückwärtsgezählt wird. Dadurch, daß die vier Zähler derart miteinander gekoppelt werden, daß sie als ein Sechzehn-Bit-Zähler funktionieren, und dann der Sechzehn-Bit-Zähler einmal getaktet wird, wird die Carry-Signal-Ausbreitung zwischen der Stufen des Zählers geprüft, indem der Zählwert in jedem Vier-Bit- Zähler von 0000 auf FFFF geändert wird, oder in dem Sechzehn- Bit-Zähler insgesamt in F's geändert wird, falls die Carry- Funktion korrekt arbeitet. Der Zählwert kann jedoch nicht direkt bestimmt werden, falls die Vier-Bit-Zähler von einem Typ sind, der ein Ausgangssignal nur dann erzeugt, wenn der voll inkrementiert oder dekrementiert wird. Somit muß der Vier-Bit-Zähler nochmals 2N mal getaktet werden, um von FFFF auf 0000 rückzuzählen, um ein Ausgangssignal zu erzeugen, das zur Feststellung seines korrekten Betriebs geprüft werden kann.
Vor diesem Hintergrund werden im folgenden zwei Ausführungsformen der Erfindung im Zusammenhang mit den Figuren detailliert beschrieben.
Fig. 1 zeigt einen mehrstufigen M-Bit-Zähler gemäß einer ersten Ausführungsform der Erfindung, bei der der M- Bit-Zähler mehrere N-Bit-Zähler aufweist, die nur dann ein Ausgangssignal erzeugen, wenn sie voll dekrementiert oder inkrementiert sind; und
Fig. 2 zeigt einen mehrstufigen M-Bit-Zähler gemäß einer zweiten Ausführungsform der Erfindung, bei der der M- Bit-Zähler mehrere N-Bit-Zähler aufweist, aus denen ein Zählwert direkt ausgelesen werden kann.
Fig. 1 zeigt einen mehrstufigen binären Sechzehn-Bit-Rückwärtszähler 8, der vier Vier-Bit-Zähler 10-16 aufweist, wobei jeder Zähler eine Stufe repräsentiert, und drei Multiplexer- Koppler 18-22. Jeder der vier Vier-Bit-Zähler 10-16 ist mit einer Taktsignalquelle 24, einem Steuerbus 26 und einem Sechzehn-Bit-Datenbus 28 gekoppelt. Der Steuerbus 26 und der Datenbus 28 sind mit einer Steuerschaltung 29 gekoppelt, die das Anfangs-Laden der Zähler 10-16 steuert, wie noch genauer erläutert wird. Die Multiplexer-Koppler 18-22 sind mit einer Testsignalquelle 30 verbunden, die ein Steuersignal TEST erzeugt und durch die Verarbeitungseinheit 29 gesteuert wird. Alternativ kann die Verarbeitungseinheit 29 das TEST-Signal direkt erzeugen. Jeder der Multiplexer 18-22 enthält einen oberen Transistor 32 und einen unteren Transistor 34.
Dem Durchschnittsfachmann auf dem Gebiet ist leicht ersichtlich, daß der Zähler 8 als diskrete Einrichtung implementiert sein kann oder zusammen mit der Steuerschaltung 29, der Taktsignalquelle 24 und der Testsignalquelle 30 in einer einzigen Einrichtung integriert sein kann. Die Steuerschaltung 29 kann in Hardware als Zustandsmaschine implementiert sein oder als Zentralverarbeitungseinheit eines Mikroprozessors vorgesehen sein. Selbstverständlich sind auch weitere Variationen möglich, und die Erfindung ist nicht auf die in Fig. 1 gezeigte bestimmte Konfiguration beschränkt.
Bei der gezeigten Ausführungsform werden die Vier-Bit-Zähler 10-16 nicht dekrementiert, falls sich CIN nicht auf einem hohen logischen Pegel "1" befindet. Jeder der Zähler 10-16 erzeugt ein Ausgangssignal OUT, das auf eine logische "1" geschaltet wird, wenn der Zähler auf null dekrementiert worden ist. Die Carry-Ausgangssignale (COUT) und die Carry-Eingangssignale (CIN) der Vier-Bit-Zähler 10-16 sind derart mit den Multiplexern 18-22 verbunden, daß, wenn die Testsignalquelle 30 ein Signal mit niedrigem Logik-Pegel (TEST=0) erzeugt, die unteren Transistoren 34 der Multiplexer 18-22 eingeschaltet werden und das COUT-Signal jedes Zählers 10-16 mit dem CIN- Signal jedes Zählers in der nächsten Stufe verbunden wird, so daß die Vier-Bit-Zähler 10-16 derart miteinander gekoppelt sind, daß sie normalerweise als Sechzehn-Bit-Zähler funktionieren. Wenn die Signalquelle 26 ein Signal mit hohem Logik- Pegel (TEST=1) erzeugt, werden die unteren Transistoren 34 ausgeschaltet, und die oberen Transistoren 32 der Multiplexer 18-22 werden eingeschaltet, um das Signal CIN jedes der Zähler 10-16 mit einem Aktivierungspotential zu verbinden, wobei es sich in diesem Fall um einen hohen Logik-Pegel handelt, damit jeder der Zähler 10-16 unabhängig betätigt werden kann.
Im folgenden wird der Betrieb des Zählers 8 während der Testphase genauer erläutert. Wie zuvor erwähnt, ist jeder der Zähler 10-16 mit einem Datenbus 28 und einem Steuerbus 26 verbunden. Der Steuerbus 26 weist zwei Steuerleitungen auf; einen Setz-/Rücksetz-Eingang (SR), der die Zähler 10-16 rücksetzt, und einen Zählwert-Lade(LDCNT)-Eingang, der bewirkt, daß ein auf dem Datenbus 28 anstehender Anfangs-Zählwert in die Zähler 10-16 geladen wird. Am Beginn eines Testzyklus gibt die Steuerschaltung 29 das Signal LDCNT aus, um die Zähler 10- 16 über den Datenbus 28 sämtlich mit Einsen zu laden (FFFF), und aktiviert die Testsignalquelle 30, um das Signal TEST in den High-Zustand zu steuern (TEST=1). Wenn TEST high wird, ziehen die Multiplexer 18-22 die CIN-Leitungen jedes der Zähler 10-16 in den High-Zustand. Anschließend erzeugt die Taktsignalquelle 24 2&sup4; Taktsignale und veranlaßt dadurch, daß die Zähler 10-16 auf null dekrementiert werden und die Ausgangsleitung der Zähler 10-16 in den High-Zustand gesteuert wird, falls die Zähler korrekt funktioniert haben. Die Ausgangsleitungen der Zähler 10-16 sind durch ein Gate 36 kombiniert, das ein Signal CNTOUT für den Zähler 8 erzeugt, welches der Steuerschaltung 29 zugeführt wird.
Nach 2&sup4; Taktimpulsen prüft die Steuerschaltung 29, ob CNTOUT high ist und angezeigt ist, daß die Zähler 10-16 korrekt bis null zurückgezählt haben. Falls CNTOUT nicht high ist, hat der Zähler 8 den Test nicht bestanden, und die Steuerschaltung 29 tritt aus der Test-Betriebsart aus. Falls CNTOUT high ist, steuert die Verarbeitungsschaltung 29 die Testsignalquelle 30 derart, daß das Signal TEST auf den Low-Pegel gesetzt wird, um die oberen Transistoren 32 auszuschalten und die unteren Transistoren 34 der Multiplexer-Koppler 18-22 einzuschalten. Der Zähler 8 ist nun derart konfiguriert, daß er als Sechzehn-Bit- Zähler funktioniert. Anschließend erzeugt die Taktsignalquelle 24 einen einzelnen Taktimpuls, der ein Dekrementieren des Sechzehn-Bit-Zählers auf FFFF hex veranlaßt, falls die Carry- Signal-Ausbreitung zwischen den Zählern 10-16 korrekt funktioniert.
Da der Zählwert in den Zählern 10-16 nicht direkt gelesen werden kann, müssen die Zähler 10-16 ein zweites Mal voll dekrementiert werden, um ein Ausgangssignal zu erzeugen, welches eine korrekte Carry-Signal-Ausbreitung anzeigt. Somit steuert die Steuerschaltung 29 die Testsignalquelle derart, daß das Signal TEST in den High-Zustand gesteuert und dadurch nochmals bewirkt wird, daß der Sechzehn-Bit-Zähler 8 als vier unabhängige Vier-Bit-Zähler funktioniert, und die Taktsignalquelle 29 erzeugt 2&sup4; Taktimpulse, so daß die Zähler 10-16 wiederum auf null dekrementiert werden und dadurch die Ausgangsleitungen sämtlicher Zähler 10-16 in den High-Zustand steuern, so daß das Signal CNTOUT seinerseits high wird, falls die Zähler 10-16 korrekt funktioniert haben. Anschließend prüft die Steuerschaltung 29 den Status von CNTOUT, um festzustellen, ob der Test erfolgreich abgeschlossen ist.
Somit kann der vollständige Betrieb des Zählers 8 einschließlich der Carry-Funktion jedes der Zähler 10-16 mittels lediglich 2&sup4;+2&sup4;+1 oder 2&sup5;+1 Taktzyklen getestet werden. Dies ist eine beträchliche Reduktion im Vergleich mit den 2¹&sup6; Taktzyklen, die zum Rückwärtszählen des mehrstufigen Sechzehn-Bit-Zählers 8 als ganzes erforderlich sind, um die Carry-Funktion der Stufen zu testen.
Selbstverständlich befaßt sich die vorstehende Beschreibung nur mit einer bevorzugten exemplarischen Ausführungsform der Erfindung, und die Erfindung ist nicht auf die spezielle gezeigte Form beschränkt. Beispielsweise handelt es sich bei der gezeigten Ausführungsform um einen Rückwärtszähler, jedoch ist die Erfindung gleichermaßen für einen Vorwärtszähler verwendbar. In diesem Fall werden die Stufen des Vorwärtszählers anfangs mit 0000 geladen, und die Stufen werden unabhängig auf FFFF aufgezählt. Anschließend werden die Stufen derart miteinander gekoppelt, daß als ein voller Sechzehn-Bit-Zähler funktionieren, und sie werden dann von FFFF auf 0000 inkrementiert. Die Stufen werden dann derart separiert, daß sie unabhängig arbeiten, und werden daraufhin auf FFFF vorwärtsgezählt.
Ferner weisen die bei der gezeigten Ausführungsform verwendeten Zähler einen einzelnen Ausgang auf, um anzuzeigen, wann das Rückwärtszählen abgeschlossen ist. Falls Zähler verwendet werden, bei denen der Ist-Wert des Zählers gelesen werden kann, kann der zweite volle Zyklusdurchlauf der Zähler vermieden werden. Beispielsweise zeigt Fig. 2 einen Sechzehn-Bit- Rückwärtszähler 8', bei dem das Zähler-Ausgangssignal mittels der Steuerschaltung 29' über den Datenbus 28' direkt gelesen werden kann, wenn die Steuerschaltung 29' ein Zählwert-Lese(RDCNT)-Signal ausgibt. Bei der in Fig. 2 gezeigten Ausführungsform werden die Rückwärtszähler 10'-16' mit FFF geladen und dann unabhängig auf 0000 dekrementiert. Anschließend werden die Zähler 10'-16' über die Multiplexer 18'-22' miteinander gekoppelt, damit sie als voller Sechzehn-Bit-Zähler funktionieren, und einmal auf FFFF dekrementiert. Der Wert der Zähler 10'-16' wird dann von der Steuerschaltung 29' ausgelesen, um festzustellen, ob der Zähler 8' korrekt funktioniert hat. In diesem Fall beträgt die Gesamtzahl der benötigten Taktzyklen 2N+1. Innerhalb des Schutzumfangs der Ansprüche können weitere Variationen und Modifikationen erfolgen.

Claims

1. Verfahren zum Testen eines M-Bit-Binärzählers (8), der mehrere N-Bit-Zählerstufen aufweist, die jeweils mit einem Carry-Eingang und einem Carry-Ausgang versehen sind, mit den Verfahrensschritten des Entkoppelns der Stufen des M- Bit-Zählers (8) zur Ermöglichung eines individuellen Betriebs des N-Bit-Zählers (10,12,14,16) in jeder Stufe, des Ladens eines Zählwertes in den N-Bit-Zähler jeder Stufe, und des 2N-maligen Taktens des N-Bit-Zählers (10,12,14,16) jeder Stufe, dadurch gekennzeichnet, daß die Zählerstufen voneinander entkoppelt werden, indem ein Testsignal in einem ersten Logikzustand an Multiplexer (18,20,22) ausgegeben wird, die jeweils den Carry-Ausgang und den Carry-Eingang aufeinanderfolgender Stufen miteinander verbinden, und daß die Stufen anschließend wieder miteinander gekoppelt werden, indem, bevor der M-Bit-Zähler (8) ein Mal getaktet wird, das Testsignal in einem zweiten Logikzustand an die Multiplexer (18,20,22) angelegt wird und das Ausgangssignal des Zählers (8) geprüft wird.

2. Verfahren nach Anspruch 1, bei dem nach dem besagten einmaligen Takten des M-Bit-Zählers die Stufen des M-Bit- Zählers (8) zur Ermöglichung eines individuellen Betriebs der N-Bit-Zähler (10,12,14,16) erneut entkoppelt werden und anschließend vor der Prüfung des Ausgangssignals des Zählers (8) jeder N-Bit-Zähler (10,12,14,16) 2N-mal getaktet wird.

3. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem jeder Multiplexer (18,20,22) ein Paar von Transistoren (32,34) aufweist, und bei dem das Testsignal in seinem ersten Logikzustand einen ersten der Transistoren (34), der zwischen die Carry-Ausgänge und den jeweils darauf folgenden Carry-Eingang geschaltet ist, einschaltet, und den zweiten Transistor (32), der zwischen einen Carry-Eingang und ein Aktivierungspotential geschaltet ist, ausschaltet, und das Testsignal in seinem zweiten Logikzustand den ersten Transistor (34) ausschaltet und den zweiten Transistor (32) einschaltet.

4. M-Bit-Binärzähler (8) mit:

(a) mehreren Zählerstufen, die jeweils einen N-Bit-Zähler (10,12,14,16) mit einem Carry-Eingang und einem Carry- Ausgang aufweisen;

(b) einer ersten Einrichtung (30,18,20,22) zum Entkoppeln der Stufen des M-Bit-Zählers (8) zwecks Ermöglichung eines individuellen Betriebs des N-Bit-Zählers (10,12,14,16) in jeder Stufe;

(c) einer zweiten Einrichtung (29,26) zum Laden eines Zählwertes in den N-Bit-Zähler (10,12,14,16) in jeder Stufe; und

(d) einer dritten Einrichtung (29,24) zum 2N-maligen Takten des N-Bit-Zählers (10,12,14,16) in jeder Stufe, nachdem der betreffende Zähler mit seinem Zählwert geladen worden ist;

dadurch gekennzeichnet, daß

(e) die erste Einrichtung (30,18,20,22) ferner die Stufen des M-Bit-Zählers (8) miteinander koppelt, nachdem die betreffenden N-Bit-Zähler (10,12,14,16) 2N-mal getaktet worden sind;

(f) die dritte Einrichtung (29,24) ferner den M-Bit-Zähler (8) einmal taktet, nachdem die Stufen des Zählers miteinander gekoppelt worden sind; und

(g) eine vierte Einrichtung (36) das Ausgangssignal des M- Bit-Zählers (8) prüft,

und bei der

die erste Einrichtung (30,18,20,22) eine Testsignalquelle (30) und betreffende Multiplexer (18,20,22) aufweist, die jeweils zwischen die Carry-Ausgänge und die Carry-Eingänge der aufeinanderfolgenden N-Bit-Zähler geschaltet sind und auf ein Testsignal von der Signalquelle (30) reagieren, wodurch bei in einem ersten Logikzustand befindlichem Testsignal die betreffenden Carry-Ausgänge mit den betreffenden Carry-Eingängen gekoppelt sind, um den N-Bit-Zähler im Normalbetrieb zu betreiben, und bei in einem zweiten Logikzustand befindlichem Testsignal die Carry-Ausgänge von den betreffenden Carry-Eingängen entkoppelt sind, um individuellen Betrieb der N-Bit-Zähler (10,12,14,16) zu ermöglichen.

5. Zähler nach Anspruch 4, bei dem die Stufen des M-Bit-Zählers (8) erneut mittels der ersten Einrichtung entkoppelt werden, nachdem in Schritt (f) die dritte Einrichtung den M-Bit-Zähler (8) einmal getaktet hat, und die dritte Einrichtung (29,24) dann derart betrieben wird, daß sie die N-Bit-Zähler (10,12,14,16) in jeder Stufe 2N-mal taktet, bevor die vierte Einrichtung (36) das Ausgangssignal des Zählers prüft.

6. M-Bit-Zähler nach Anspruch 4 oder Anspruch 5, bei dem jeder Multiplexer (18,20,22) ein Paar von Transistoren (32,34) aufweist und bei dem ein erster der Transistoren (34) zwischen die Carry-Ausgänge und den jeweils darauf folgenden Carry-Eingang geschaltet ist, und der zweite Transistor (32) jeweils zwischen die Carry-Eingänge und ein Aktivierungspotential geschaltet ist.