DE68916045T2

DE68916045T2 - Halbleiteranordnung und Verfahren zum Herstellen derselben.

Info

Publication number: DE68916045T2
Application number: DE68916045T
Authority: DE
Inventors: Henricus Godefridus Rafae Maas; Der Velden Johannes Wilhel Van; Iersel-Schiffmacher Margue Van
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1988-01-25
Filing date: 1989-01-19
Publication date: 1995-03-23
Anticipated expiration: 2009-01-20
Also published as: EP0326211B1; KR970011641B1; EP0326211A1; KR890012359A; US4969026A; NL8800157A; CN1018112B; DE68916045D1; CN1034827A; JPH0713973B2; US5024956A; JPH025432A

Description

Die Erfindung betrifft eine Halbleiteranordnung mit einem Halbleiterkörper, der ein an die Oberfläche grenzendes Gebiet aus einkristallinem Silicium umfaßt, das lateral mindestens teilweise von einer versunkenen Oxidschicht und einer daraufliegenden hoch dotierten Siliciumschicht umgeben ist, wobei die Siliciumschicht lateral nahezu vollständig von dem genannten Gebiet durch eine Oxidschicht getrennt ist, wobei das Gebiet eine mindestens an den Rand des Gebiets grenzende, erste dotierte Zone des gleichen Leitungstyps wie die Siliciumschicht und eine angrenzende zweite dotierte Zone umfaßt, wobei die Siliciumschicht auf einem Randabschnitt der Oberfläche des Gebiets an die erste Zone grenzt, und wobei die zweite Zone mit einer Elektrode versehen ist.
Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung der Anordnung.
Eine Halbleiteranordnung der oben beschriebenen Art ist aus der Veröffentlichung von Wasio et al. "A 48 ps ECL in a Self-Aligned Bipolar Technology", ISSCC '87, S. 58-59, bekannt.
Diese Veröffentlichung beschreibt einen Bipolartransistor, der in einem mesaförmigen Halbleitergebiet aus Silicium angebracht ist. Das mesaförmige Gebiet liegt über einer hoch dotierten vergrabenen Schicht und ist lateral von einer versunkenen Oxidschicht und einer daraufliegenden polykristallinen Siliciumschicht begrenzt, die auf der oberen Fläche des Mesa an eine hoch dotierte Basiskontaktzone grenzt und lateral nahezu vollständig durch eine Oxidschicht von dem Mesa getrennt ist.
Dieser bekannte Transistor hat sehr kleine Abmessungen, da erfolgreiche Versuche gemacht worden ist, die polykristalline Siliciumschicht selbstjustierend nur an ein sehr schmales Randgebiet des Mesa grenzen zu lassen.
Ein Nachteil dieses Aufbaus ist jedoch, daß die Verbindung zwischen dem polykristallinen Basisanschluß und der Basiszone ausschließlich über die von dem polykristallinen Silicium aus diffundierte Basiskontaktzone hergestellt wird. Unregelmäßigkeiten in diesem Randgebiet, die leicht auftreten können, weil die sogenannte "Vogelschnabel"-Randstruktur der versunkenen Oxidschicht nicht immer die gleiche ist, können entweder zu einem schlechten Basisanschluß führen oder zu einem zu kurzen Abstand zwischen dem polykristallinen Basisanschluß und der Emitterzone. Da die Basiskontaktzone und die Emitterzone, die beide hoch dotiert sind, aneinander grenzen, kann die Emitter-Basis-Durchbruchspannung erheblich reduziert werden, während unter bestimmten Umständen der Emitter-Basis-Übergang sich sogar bis in das polykristalline Material erstrecken kann, was die Transistoreigenschaften beeinträchtigen kann. Eine weitere Halbleiteranordnung wird in IBM Techn. Disc. Bull. 23, Bd. 23, Nr. 7a, Dez. '80, S. 2782-2783 beschrieben.
Es sei bemerkt, daß in dieser Anmeldung unter dem Begriff "polykristalline Siliciumschicht" jede nicht-einkristalline Siliciumschicht verstanden wird, daher beispielsweise auch eine amorphe Siliciumschicht.
Der Erfindung liegt unter anderem die Aufgabe zugrunde, ein Verfahren zur Herstellung einer verbesserten Halbleiteranordnung zu verschaffen, bei der die genannten Nachteile vermieden oder mindestens in erheblichem Umfang verringert worden sind.
Erfindungsgemäß ist ein Verfahren zur Herstellung einer Halbleiteranordnung der eingangs beschriebenen Art dadurch gekennzeichnet, daß die Siliciumschicht von der Elektrode durch einen in selbstjustierender Weise gebildeten Oxidstreifen getrennt wird und daß sich zwischen der ersten und der zweiten Zone mindestens eine unter dem Oxidstreifen gelegene dotierte Verbindungszone befindet, die an die erste und die zweite Zone grenzt und eine durch den genannten Oxidstreifen bestimmte Breite hat.
Durch Verwendung einer selbstjustierenden Verbindungszone, deren Dotierung unabhängig gewählt werden kann und deren Breite sehr klein gemacht werden kann, können die zuvor genannten Nachteile vermieden werden, ohne daß die Abmessungen des Transistors merklich erhöht werden.
Nach einer ersten bevorzugten Ausführungsform bildet die erste Zone die Basiskontaktzone eines Bipolartransistors, wobei die genannte zweite Zone die Emitterzone und die genannte Siliciumschicht den Basisanschluß des Bipolartransistors bildet.
Eine andere bevorzugte Ausführungsform ist dadurch gekennzeichnet, daß die erste Zone die Emitterzone eines Bipolartransistors bildet, wobei die genannte zweite Zone die Basiskontaktzone und die genannte Siliciumschicht den Emitteranschluß des Bipolartransistors bildet. Daher können Transistoren mit Emitterzonen von Submikrometerabmessungen realisiert werden, wie im folgenden ausführlicher erläutert werden soll.
Die Erfindung betrifft ein besonders geeignetes Verfahren, mit dem die Halbleiteranordnung mit einer minimalen Anzahl Maskierungsschritte hergestellt werden kann.
Erfindungsgemäß ist dieses Verfahren dadurch gekennzeichnet, daß
1. eine siliciumoxidhaltige isolierte Zwischenschicht auf der Oberfläche eines einkristallinen Siliciumgebiets und eine erste Siliciumnitridschicht auf der genannten Zwischenschicht aufgebracht wird,
2. eine erste Siliciumschicht auf der genannten ersten Siliciumnitridschicht aufgebracht wird,
3. eine Siliciumstruktur aus der ersten Siliciumschicht geätzt wird,
4. mindestens der Rand der genannten Siliciumstruktur durch thermische Oxidation mit einer Oxidschicht versehen wird,
5. der unbedeckte Teil der ersten Siliciumnitridschicht und die darunter liegende Zwischenschicht entfernt werden,
6. eine Vertiefung in den freiliegenden Teil des Siliciumgebiets geätzt wird,
7. das unbedeckte Oxid entfernt wird,
8. das unbedeckte Silicium durch thermische Oxidation mit einer weiteren Oxidschicht versehen wird,
9. die verbleibenden freiliegenden Teile der ersten Siliciumnitridschicht und die Zwischenschicht entfernt werden,
10. eine zweite hoch dotierte Siliciumschicht auf das Ganze aufgebracht wird, wobei diese zweite Siliciumschicht durch Planarisierung und Ätzen bis auf ein unter dem Niveau des auf der ersten Siliciumschicht vorhandenen Oxids liegendes Niveau entfernt wird,
11. das freiliegende Siliciumoxid durch Ätzen selektiv entfernt wird,
12. die freiliegenden Teile der ersten Siliciumnitridschicht entfernt werden und in den darunter liegenden Teilen des genannten Siliciumgebiets mindestens eine Verbindungszone durch Dotierung gebildet wird,
13. die erste Siliciumschicht selektiv weggeätzt wird, die zweite Siliciumschicht und die genannte Verbindungszone oxidiert werden und durch Diffusion von der zweiten Siliciumschicht aus mindestens eine erste Zone gebildet wird,
14. die erste Siliciumnitridschicht entfernt wird, und
15. eine Elektrode an der innerhalb des so gebildeten, von der genannten weiteren Oxidschicht begrenzten Fensters liegenden Oberfläche einer zweiten Zone angebracht wird.
Nach diesem Verfahren kann die Halbleiteranordnung im wesentlichen bis zum Metallisierungsschritt mit nur einem einzigen Maskierungsschritt gefertigt werden.
Das Verfahren wird vorzugsweise so durchgeführt, daß nach Schritt (6) und vor Schritt (7) das unbedeckte Silicium mit einer Oxidschicht versehen wird, auf der eine zweite Siliciumnitridschicht gebildet wird, die dann durch Plasmaätzen von den parallel zur Oberfläche liegenden Flächen entfernt wird, und daß nach Schritt (8) und vor Schritt (9) die verbleibenden freiliegenden Teile der zweiten Siliciumnitridschicht entfernt und die somit freigelegte Siliciumoberfläche oxidiert wird.
Nach einer weiteren bevorzugten Ausführungsform wird das Verfahren so durchgeführt, daß nach Schritt (7) und vor Schritt (8) auf das Ganze eine zweite Siliciumnitridschicht aufgebracht wird, die dünner ist als die erste Nitridschicht und durch Plasmaätzen von den parallel zur Oberfläche liegenden Flächen entfernt wird, und daß nach Schritt (8) und vor Schritt (9) die verbleibenden freiliegenden Teile der zweiten Siliciumnitridschicht entfernt und die somit freigelegte Siliciumoberfläche oxidiert wird.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch im Querschnitt eine erfindungsgemäße Halbleiteranordnung,
Fig. 2 bis 9 schematisch im Querschnitt eine erfindungsgemäße Halbleiteranordnung bei aufeinanderfolgenden Stadien der Herstellung,
Fig. 10 und 11 aufeinanderfolgende Stadien entsprechend einer ersten Abwandlung des erfindungsgemäßen Verfahrens,
Fig. 12 ein Stadium einer zweiten Abwandlung des erfindungsgemäßen Verfahrens, und
Fig. 13 bis 15 aufeinanderfolgende Stadien der Herstellung einer erfindungsgemäßen Halbleiteranordnung in einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens.
Der Deutlichkeit halber ist die Zeichnung schematisch und nicht maßstabsgetreu. Gleiche Teile haben im allgemeinen gleiche Bezugszeichen. Halbleiterbereiche des gleichen Leitungstyps sind in der gleichen Richtung schraffiert.
Fig. 1 zeigt schematisch im Querschnitt eine erfindungsgemäße Halbleiteranordnung. Die Anordnung umfaßt einen Halbleiterkörper 1 mit einem einkristallinen Halbleitergebiet 3 aus Silicium, das an eine Oberfläche 2 grenzt und lateral mindestens teilweise von einer versunkenen Siliciumoxidschicht 4 umgeben ist, und mit einer hoch dotierten Siliciumschicht 5, die darauf aufgebracht ist und lateral nahezu vollständig von einer Oxidschicht 6 aus dem Gebiet 3 umgeben ist. Das Halbleitergebiet wird in diesem Ausführungsbeispiel von einem Teil einer auf ein Substrat 7 aufgewachsenen Epitaxieschicht des entgegengesetzten Leitungstyps gebildet. Eine hoch dotierte vergrabene Schicht 8 des gleichen Leitungstyps wie das Gebiet 3 liegt zwischen dem Gebiet 3 und dem Substrat 7.
Das Gebiet 3 umfaßt außerdem eine dotierte erste Zone 9 des gleichen Leitungstyps wie die an den Rand dieses Gebiets 3 grenzende Siliciumschicht 5 und eine benachbarte dotierte zweite Zone 10. In diesem Ausführungsbeispiel ist das Gebiet 3 nleitend, die Siliciumschicht 5 und die Zone 9 sind p-leitend, und die Zone 10 ist n-leitend.
Die Siliciumschicht 5 grenzt an einem Randabschnitt der Oberfläche 2 des Halbleitergebietes 3 an die erste Zone 9, während an der Oberfläche 2 eine an die zweite Zone 10 grenzende Elektrodenschicht 11 vorhanden ist.
Erfindungsgemäß ist die Siliciumschicht 5 von der Elektrode 11 durch einen in selbstjustierender Weise gebildeten Oxidstreifen 12A getrennt und gibt es zwischen der ersten Zone 9 und der zweiten Zone 10 mindestens eine unter dem Oxidstreifen 12A liegende dotierte Verbindungszone 13, welche Zone 13 an die erste Zone 9 und die zweite Zone grenzt und eine von dem Oxidstreifen 12A bestimmte Breite hat.
Die Verbindungszone 13 kann sehr schmal gemacht werden, weil sie in selbstjustierender Weise erhalten wird. Bei Verwendung dieser Verbindungszone, deren Dotierung frei gewählt werden kann, können die oben beschriebenen Probleme am Rand des versunkenen Oxids vermieden werden.
In dem vorliegenden Ausführungsbeispiel bildet die erste Zone 9 die Basiskontaktzone eines Bipolartransistors. Die weniger hoch dotierte Zone 14 des gleichen Leitungstyps bildet die aktive Basiszone des Transistors (siehe Fig. 1). Die zweite Zone 10 des entgegengesetzten Leitungstyps bildet die Emitterzone (Emitteranschluß E) und die Siliciumschicht 5 bildet den Basisanschluß. Der Kollektor (C) wird über die vergrabene Schicht 8 kontaktiert; dieser Kollektorkontakt liegt außerhalb der Zeichenebene und wird nur schematisch angedeutet.
Die beschriebene Halbleiteranordnung kann folgendermaßen hergestellt werden.
Das Ausgangsmaterial (siehe Fig. 2) ist p-leitendes Substrat 7 aus Silicium, in dem mittels Ionenimplantation eine hoch dotierte n-Schicht 8 gebildet wird und auf das dann eine Epitaxieschicht 3 mit einer Dicke von beispielsweise etwa 1 um und einer Dotierung von beispielsweise ungefähr 10¹&sup6; Atome/cm³ aufgewachsen wird.
Erfindungsgemäß wird dann eine dünne siliciumoxidhaltige Zwischenschicht 20 aus Siliciumoxid oder Siliciumoxinitrid mit einer Dicke von beispielsweise 50 nm auf der Oberfläche der einkristallinen Epitaxieschicht 3 gebildet, wobei auf dieser Zwischenschicht eine erste Siliciumnitridschicht 21 (Dicke ungefähr 120 nm) gebildet wird. Auf der letztgenannten Schicht wird eine undotierte polykristalline Siliciumschicht 22 mit einer Dicke von beispielsweise ungefähr 1,2 um abgeschieden.
Anschließend wird mittels eines photolithographischen Ätzprozesses eine Struktur, beispielsweise in Form einer Insel, aus dieser Siliciumschicht 22 geätzt, woraufhin diese Struktur durch thermische Oxidation bei einer Temperatur von 1000ºC und 3,5 Stunden Dauer mit einer ungefähr 1 um dicken Oxidschicht versehen wird. Der unbedeckte Teil der Schichten 21 und 20 wird dann durch selektives Ätzen erst in heißer Phosphorsäure und danach in einer gepufferten Lösung von HF in Wasser entfernt. So wird die in Fig. 2 gezeigte Struktur erhalten.
In den freiliegenden, unbedeckten Teil des Siliciums wird jetzt eine Vertiefung geätzt, so daß ein mesaförmiges Gebiet erhalten wird. Bei diesem Ausführungsbeispiel (siehe Fig. 3) umfaßt das mesaförmige Gebiet nur Teile der Epitaxieschicht 3; die Vertiefung kann jedoch auch durch die Schicht 3 hindurch geätzt werden.
Bei der hier beschriebenen Ausführungsform des Verfahrens wird dann das unbedeckte Silicium durch thermische Oxidation mit einer Oxidschicht 24 versehen, auf der eine zweite Siliciumnitridschicht 25 mit einer Dicke von etwa 50 nm gebildet wird. Diese Schicht 25 wird dann selektiv durch Plasmaätzen von den horizontalen Flächen parallel zur Oberfläche 2 entfernt, während sie auf den vertikalen Flächen erhalten bleibt (siehe Fig. 3).
Das unbedeckte Oxid (in diesem Ausführungsbeispiel die Oxidschichten 23 und 24) wird jetzt durch Ätzen entfernt, woraufhin das unbedeckte Silicium durch thermische Oxidation mit neuen Oxidschichten 4 und 26 versehen wird (siehe Fig. 4). Die Oxidschicht 4 hat beispielsweise eine Dicke von 1 um, und die Oxidschicht 26 auf dem polykristallinen Silicium 22 hat eine Dicke von etwa 1,2 um.
Anschließend werden die übrigen freiliegenden Teile der zweiten Siliciumnitridschicht 25 weggeätzt, wobei ein Teil des Siliciumnitrids 21 erhalten bleibt, woraufhin die Oxidschicht 6 mit einer Dicke von beispielsweise 0,3 um durch thermische Oxidation gebildet wird (siehe Fig. 5).
Die übrigen freiliegenden Teile der ersten Siliciumnitridschicht 21 und der Zwischenschicht 20 werden dann durch das Ätzen entfernt. Eine zweite Siliciumschicht 5 wird dann auf dem Ganzen angebracht, wobei die zweite Siliciumschicht beim oder nach dem Aufbringen hoch p-dotiert wird. Diese Siliciumschicht 5 wird dann durch Planarisierung und Ätzen mittels bekannter Techniken auf ein unter dem Niveau des auf der ersten Siliciumschicht 22 vorhandenen Oxids 26 liegendes Niveau herabgeätzt. Somit wird die in Fig. 6 gezeigte Situation erhalten.
Das freiliegende Silicium wird dann selektiv weggeätzt, woraufhin die freiliegenden Teile der ersten Siliciumnitridschicht 21 entfernt werden. Anschließend werden die p-Verbindungszonen 13 in den darunter liegenden Teilen des Siliciumgebietes durch Implantation von Borionen gebildet. Die dann erhaltene Struktur wird in Fig. 7 gezeigt.
In diesem Ausführungsbeispiel haben die Verbindungszonen 13 eine Dotierungskonzentration von 10¹&sup8; Atome/cm³ und eine Dicke von 0,3 um. Die Ionenimplantation erfolgt bei einer Energie von 30 keV und einer Dosis von 3·10¹³ Borionen pro cm² durch die 30 nm dicke Oxidschicht 20 hindurch. Es ist auch möglich, die Verbindungszone in anderer Weise zu realisieren, beispielsweise durch Diffusion, wobei die Oxidschicht 20 vorzugsweise vor Durchführung der Diffusionsbehandlung entfernt wird.
Die erste Siliciumschicht 22 wird jetzt selektiv durch Ätzen in einer KOH- Lösung entfernt. Da das schwach dotierte Silicium 22 darin erheblich schneller geätzt wird als die polykristalline, hoch p-dotierte Siliciumschicht 5, ist keine Ätzmaske erforderlich.
Anschließend werden die zweite Siliciumschicht 5 und die Verbindungszone 13 thermisch oxidiert, wobei dann die Oxidschicht 12 erhalten wird, die dicker als die Schicht 20 ist. Durch Diffusion von der hoch dotierten polykristallinen Siliciumschicht 5 aus werden die stark p-leitenden "ersten" Zonen 9 erhalten (siehe Fig. 8). Es sei bemerkt, daß, wenn die Schicht 20 aus Siliciumoxinitrid besteht, die freiliegenden Teile dieser Schicht vor Durchführung der thermischen Oxidation weggeätzt werden müssen.
Anschließend (siehe Fig. 9) wird die erste Siliciumnitridschicht 21 durch Ätzen selektiv entfernt. In dem dabei gebildeten Fenster, das von dem Rand 12A der Oxidschicht 12 begrenzt wird, wird die aktive Basiszone 14 durch Implantation von Borionen gebildet, und danach die Emitterzone 10 (die "zweite" Zone) durch Implantation von Donatorionen, beispielsweise Bor- oder Arsenionen. Diese Implantationen können entweder durch die Schicht 20 hindurch oder nach Entfernung der Schicht 20 ausgeführt werden. Andere Dotierungsverfahren, beispielsweise Diffusion, können auch verwendet werden.
Nachdem die Oberfläche der Emitterzone 10 freigelegt worden ist, können die Elektrode 11 und Verbindungen zur Schicht 5 (über Kontaktfenster in der Oxidschicht 12) angebracht werden. Die Kollektorzone kann durch eine Verbindung zur vergrabenen Schicht 8 (über ein Fenster in der Oxidschicht 4) kontaktiert werden. So wird die Transistorstruktur von Fig. 1 erhalten.
Das oben beschriebene Herstellungsverfahren kann in vielerlei Weise abgewandelt werden.
Nach einer anderen Ausführungsform des Verfahren kann in gleicher Weise begonnen werden, wie bei der Realisierung der Struktur in Fig. 2.
Anschließend wird, wie in dem vorhergehenden Ausführungsbeispiel, eine Vertiefung in den freiliegenden Teil des Siliciumgebietes geätzt. Im Unterschied zum vorhergehenden Ausführungsbeispiel wird dann jedoch das freiliegende Siliciumoxid 23 unmittelbar weggeätzt, woraufhin das Ganze mit einer Siliciumnitridschicht 25 versehen wird, die durch Plasmaätzen von den horizontalen Flächen entfernt wird und auf den vertikalen Flächen erhalten bleibt (siehe Fig. 10). Die dickere erste Siliciumnitridschicht 21 wird nicht vollständig entfernt. Durch thermische Oxidation werden dann die Oxidschichten 4 und 26 gebildet (siehe Fig. 11).
Das Siliciumnitrid 25 wird jetzt vollständig entfernt, und das freiliegende dickere Siliciumnitrid 21 wird nur teilweise durch isotropes Ätzen in einer Ätzflüssigkeit, beispielsweise Phosphorsäure entfernt. Das so freigelegte Silicium des Gebiets 3 und die Schicht 22 werden dann thermisch oxidiert, wobei die Oxidschicht 6 gebildet wird. Die gleiche Situation wie in Fig. 5 wird dann erhalten, und der weitere Prozeß läuft dann wieder in gleicher Weise ab, wie anhand der Fig. 5 bis 9 beschrieben.
Nach einer dritten Ausführungsform des Verfahrens wird, nachdem die Struktur von Fig. 2 erhalten, in die Schicht 3 eine Vertiefung geätzt und das Oxid 23 entfernt worden ist, das freiliegende Silicium oxidiert, ohne daß eine zweite Siliciumnitridschicht aufgebracht worden ist. Somit wird die Situation von Fig. 12 erhalten. Diese Struktur ist analog der von Fig. 5, mit dem einzigen Unterschied, daß die Oxidschicht 6 jetzt praktisch die gleiche Dicke hat wie die Oxidschicht 4, weil keine Anti- Oxidationsschicht an der vertikalen Wandfläche des Mesa vorhanden war. Der weitere Ablauf dieser Abwandlung des Verfahrens ist der gleiche wie anhand der Fig. 6 bis 9 beschrieben.
In den bisher beschriebenen Ausführungsformen des erfindungsgemäßen Verfahrens wurde immer die im Querschnitt in Fig. 1 schematisch dargestellte Struktur gebildet. Dabei wurde ein Bipolartransistor gebildet, bei dem die "erste" Zone 9 als Basiskontaktzone diente und die "zweite" Zone 10 die Emitterzone des Transistors darstellte und die polykristalline Siliciumschicht 5 den Basisanschluß bildete.
Das erfindungsgemäße Verfahren kann jedoch auch sehr gut für die Herstellung anderer Halbleiteranordnungen verwendet werden. Unter Nutzung der Erfindung kann beispielsweise unter anderem ein Bipolartransistor mit einer Emitterzone mit "Submikrometer"-Abmessungen realisiert werden.
Hierzu wird, ausgehend von der in Fig. 2 gezeigten Situation, erst die polykristalline Siliciumschicht 22 selektiv weggeätzt. Anschließend wird zur Bildung einer hoch n-dotierten Schicht in der Siliciumschicht 5 Arsen implantiert (siehe Fig. 13). Dann wird der freiliegende Teil der Zwischenschicht 20 durch Ätzen entfernt.
Anschließend wird die thermische Oxidation durchgeführt. Während dieser thermischen Oxidation wird die Schicht 5 mit einer Oxidschicht 12 versehen, aber gleichzeitig diffundieren das Bor und das Arsen aus der Schicht 5 in das Gebiet 3. Da das Bor viel schneller diffundiert als das Arsen, werden so sowohl eine sehr kleine n-Emitterzone 9 als auch eine aktive p-Basiszone 30 gebildet (siehe Fig. 14). Da eine hohe Dosis Arsen verwendet wird, wird auch die Schicht 5 vollständig in hoch n-dotiertes Silicium umgesetzt, das den Emitteranschluß bildet.
Schließlich werden die übrigen Teile der Schichten 20 und 21 weggeätzt, woraufhin durch Implantation von Borionen eine hoch p-dotierte "zweite" Zone 10, d. h. die Basiskontaktzone gebildet wird, auf der wieder eine Elektrodenschicht 11 angebracht werden kann (siehe Fig. 15). So wird ein Bipolartransistor mit sehr kleiner Emitterzone 9 erhalten.
Die Erfindung beschränkt sich nicht auf Bipolaranordnungen, sondern kann vorteilhaft auch bei der Herstellung von MOS-Transistoren verwendet werden. Wenn beispielsweise in Fig. 8 die Zonen 9 und 13 an der linken Seite getrennt von den Zonen 9 und 13 (mit Hilfe eines zusätzlichen Maskierungsschritts) gebildet werden, können diese Zonen (9, 13) die Source- und Drainzonen eines Feldeffekttransistors mit isoliertem Gate bilden. Dieses Gate sollte auf den oder mindestens am Ort der Schichten 20 und 21 angebracht sein, eventuell nachdem diese Schichten 20 und 21 durch eine neu gebildete Gate-Oxidschicht ersetzt worden sind. Unter Umständen könnte auch die polykristalline Siliciumschicht 22 als Gate-Elektrode verwendet werden. Auch in diesem Fall ist, wie in den vorhergehenden Ausführungsbeispielen, die "erste" Zone 9 über die "Zwischenzone" 13 mit einer "zweiten" Zone verbunden, die in diesem Fall von dem Kanalgebiet eines MOS-Transistors gebildet wird und mit der zuvor genannten Gate- Elektrode versehen ist.
Weiterhin können in allen Ausführungsformen die Leitungstypen (alle gleichzeitig) durch die entgegengesetzten Leitungstypen ersetzt werden. Außerdem können andere Anti-Oxidationsschichten als Siliciumoxinitrid/Siliciumnitrid-Kombinationen verwendet werden.
Schließlich sei bemerkt, daß die Siliciumschicht 5 zur Verbesserung der Leitung mittels herkömmlicher Techniken mit einer Oberflächenschicht aus einem Metallsilicid versehen werden kann.

Claims

1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper (1), der ein an die Oberfläche grenzendes Gebiet (3) aus einkristallinem Silicium umfaßt, das lateral mindestens teilweise von einer versunkenen Oxidschicht (4) und einer daraufliegenden hoch dotierten Siliciumschicht (5) umgeben ist, wobei die Siliciumschicht lateral nahezu vollständig von dem genannten Gebiet durch eine Oxidschicht (6) getrennt ist, wobei das Gebiet eine mindestens an den Rand des Gebiets grenzende, erste dotierte Zone (9) des gleichen Leitungstyps wie die Siliciumschicht und eine angrenzende zweite dotierte Zone (10) umfaßt, wobei die Siliciumschicht auf einem Randabschnitt der Oberfläche des Gebiets an die erste Zone grenzt, und wobei die zweite Zone mit einer Elektrode (11) versehen ist, dadurch gekennzeichnet, daß

1. eine siliciumoxidhaltige isolierte Zwischenschicht (20) auf der Oberfläche eines einkristallinen Siliciumgebiets (3) und eine erste Siliciumnitridschicht (21) auf der genannten Zwischenschicht aufgebracht wird,

2. eine erste Siliciumschicht (22) auf der genannten ersten Siliciumnitridschicht aufgebracht wird,

3. eine Siliciumstruktur aus der ersten Siliciumschicht geätzt wird,

4. mindestens der Rand der genannten Siliciumstruktur durch thermische Oxidation mit einer Oxidschicht (23) versehen wird,

5. der unbedeckte Teil der ersten Siliciumnitridschicht und die darunter liegende Zwischenschicht entfernt werden,

6. eine Vertiefung in den freiliegenden Teil des Siliciumgebiets geätzt wird,

7. das unbedeckte Oxid (23) entfernt wird,

8. das unbedeckte Silicium durch thermische Oxidation mit einer ersten Oxidschicht (4, 6, 26) versehen wird,

9. die verbleibenden freiliegenden Teile der ersten Siliciumnitridschicht und die Zwischenschicht entfernt werden,

10. eine zweite hoch dotierte Siliciumschicht (5) auf das Ganze aufgebracht wird, wobei diese Siliciumschicht durch Planarisierung und Ätzen bis auf ein unter dem Niveau des auf der ersten Siliciumschicht vorhandenen Oxids (26) liegendes Niveau entfernt wird,

11. das freiliegende Siliciumoxid (26) durch Ätzen selektiv entfernt wird,

12. die freiliegenden Teile der ersten Siliciumnitridschicht (21) entfernt werden und in den darunter liegenden Teilen des genannten Siliciumgebiets mindestens eine Verbindungszone (13) durch Dotierung gebildet wird,

13. die erste Siliciumschicht (22) selektiv weggeätzt wird, die zweite Siliciumschicht und die genannte Verbindungszone (12, 12A) oxidiert werden und durch Diffusion von der zweiten Siliciumschicht aus mindestens eine erste Zone (9) gebildet wird,

14. die erste Siliciumnitridschicht (21) entfernt wird, und

15. eine Elektrode (11) an der innerhalb des so gebildeten, von der genannten weiteren Oxidschicht (12A) begrenzten Fensters liegenden Oberfläche einer zweiten Zone (10) angebracht wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach Schritt (6) und vor Schritt (7) das unbedeckte Silicium mit einer Oxidschicht (24) versehen wird, auf der eine zweite Siliciumnitridschicht (25) gebildet wird, die dann durch Plasmaätzen von den parallel zur Oberfläche liegenden Flächen entfernt wird, und daß nach Schritt (8) und vor Schritt (9) die verbleibenden freiliegenden Teile der zweiten Siliciumnitridschicht entfernt und die somit freigelegte Siliciumoberfläche oxidiert wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach Schritt (7) und vor Schritt (8) auf das Ganze eine zweite Siliciumnitridschicht (25, Fig. 10) aufgebracht wird, die dünner ist als die erste Nitridschicht und durch Plasmaätzen von den parallel zur Oberfläche liegenden Flächen entfernt wird, und daß nach Schritt (8) und vor Schritt (9) die verbleibenden freiliegenden Teile der zweiten Siliciumnitridschicht entfernt und die somit freigelegte Siliciumoberfläche oxidiert wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Zone (9, Fig. 1) die Basiskontaktzone eines Bipolartransistors bildet, wobei die genannte zweite Zone (10) die Emitterzone und die genannte Siliciumschicht (5) den Basisanschluß des Bipolartransistors bildet.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Zone (9, Fig. 15) die Emitterzone eines Bipolartransistors bildet, wobei die genannte zweite Zone (10) die Basiskontaktzone und die genannte Siliciumschicht (5) den Emitteranschluß des Bipolartransistors bildet.