JPH025432A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH025432A JPH025432A JP1014238A JP1423889A JPH025432A JP H025432 A JPH025432 A JP H025432A JP 1014238 A JP1014238 A JP 1014238A JP 1423889 A JP1423889 A JP 1423889A JP H025432 A JPH025432 A JP H025432A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- region
- doped
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 87
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 87
- 239000010703 silicon Substances 0.000 claims abstract description 87
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 173
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001580 bacterial effect Effects 0.000 description 1
- 239000008366 buffered solution Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/125—Polycrystalline passivation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１産業上の利用分野）
本発明は、埋設酸化物層と、その上に配置され多量にド
ーピングされた珪素層とによって少なくとも部分的に横
方向で囲まれた単結晶珪素の表面隣接領域を具える半導
体本体を有する半導体装置であって、前記の珪素層は酸
化物層により横方向で前記の表面隣接領域からほぼ完全
に分離されており、前記の表面隣接領域は、この表面隣
接領域の少なくとも縁部に隣接する前記の珪素層と同じ
導電型の第１ド・−・プ領域と、隣接の第２ドープ領域
とを具え（、おり、ｎｊＩ記の珪素層は前記のＳ面隣接
領域の表面の縁部で前記の第１ドープ領域に隣接し、前
記の第２ドープ領域には電極が設けられている半導体装
置に関するものである。
ーピングされた珪素層とによって少なくとも部分的に横
方向で囲まれた単結晶珪素の表面隣接領域を具える半導
体本体を有する半導体装置であって、前記の珪素層は酸
化物層により横方向で前記の表面隣接領域からほぼ完全
に分離されており、前記の表面隣接領域は、この表面隣
接領域の少なくとも縁部に隣接する前記の珪素層と同じ
導電型の第１ド・−・プ領域と、隣接の第２ドープ領域
とを具え（、おり、ｎｊＩ記の珪素層は前記のＳ面隣接
領域の表面の縁部で前記の第１ドープ領域に隣接し、前
記の第２ドープ領域には電極が設けられている半導体装
置に関するものである。
本発明は更に、このような半導体装置の製造方法にも関
するものである。
するものである。
（従来の技術）
上述した種類の半導体装置は１９８７年に開催された会
議ｌ５ＳＣＣ’８７の会報の第５８〜５９頁の論文”Ｅ
４８ｐｓ ＥＣＬ ｉｎ ａ Ｓｅｌｆ−Ａｌ
ｉｇｎｅｄ Ｂｉｐｏｌａ、ｒ ＴｃｃｌｎｏｌＯ
ｇｙに記載されており、既知である。
議ｌ５ＳＣＣ’８７の会報の第５８〜５９頁の論文”Ｅ
４８ｐｓ ＥＣＬ ｉｎ ａ Ｓｅｌｆ−Ａｌ
ｉｇｎｅｄ Ｂｉｐｏｌａ、ｒ ＴｃｃｌｎｏｌＯ
ｇｙに記載されており、既知である。
この論文には、珪素のメサ状半導体領域内に設けられた
バイポーラトランジスタが開示されている。メサ状領域
は多量にドーピングされた埋込み層上に位置し且つ埋設
酸化物層およびその七に配置された多結晶珪素層により
横方向で囲まれており、この多結晶珪素層はメサ状領域
の上側面上の多量にドーピングされたベース接点’１ｉ
ｆＪ域に隣接するとともに酸化物層により横方向でほぼ
完全にメサ状領域から分離されている。
バイポーラトランジスタが開示されている。メサ状領域
は多量にドーピングされた埋込み層上に位置し且つ埋設
酸化物層およびその七に配置された多結晶珪素層により
横方向で囲まれており、この多結晶珪素層はメサ状領域
の上側面上の多量にドーピングされたベース接点’１ｉ
ｆＪ域に隣接するとともに酸化物層により横方向でほぼ
完全にメサ状領域から分離されている。
この既知のトランジスタは、多結晶珪Ｓ層をメサ状領域
の極めて狭い縁部領域のみに自己整列的に隣接せしめる
有効な手段を講じているという事実の為に極めて小さな
寸法となる。
の極めて狭い縁部領域のみに自己整列的に隣接せしめる
有効な手段を講じているという事実の為に極めて小さな
寸法となる。
（発明が解決しようとする課題）
しかし上述した既知の構造では、多結晶ベース接続体と
ベース領域との間の接続が多結晶珪素から拡散したベー
ス接点領域を介してのみ達成されるにすぎないという欠
点がある。埋設酸化物層のいわゆる“鳥の口ばし”の、
縁部構造が常に同じにならないという事実の為に、前記
のメサ状領域の縁部領域に生じるおそれのある不均一性
によりベース接続を粗悪なもにするか或いは多結晶ベー
ス接続体とエミッタ領域との間の距離をあまりにも短く
してしまうおそれがある。双方共多量にドーピングされ
たベース接点領域およびエミッタ領域が互いに隣接さて
いるという事実の為に、エミッターベース降服電圧が可
成り減少されるおそれがあり、しかも所定の条件の下で
はエミッターベース接合が部分的に多結晶材料中に延在
するおそれもあり、これによりトランジスタ特性に悪影
響を及ぼすおそれがある。
ベース領域との間の接続が多結晶珪素から拡散したベー
ス接点領域を介してのみ達成されるにすぎないという欠
点がある。埋設酸化物層のいわゆる“鳥の口ばし”の、
縁部構造が常に同じにならないという事実の為に、前記
のメサ状領域の縁部領域に生じるおそれのある不均一性
によりベース接続を粗悪なもにするか或いは多結晶ベー
ス接続体とエミッタ領域との間の距離をあまりにも短く
してしまうおそれがある。双方共多量にドーピングされ
たベース接点領域およびエミッタ領域が互いに隣接さて
いるという事実の為に、エミッターベース降服電圧が可
成り減少されるおそれがあり、しかも所定の条件の下で
はエミッターベース接合が部分的に多結晶材料中に延在
するおそれもあり、これによりトランジスタ特性に悪影
響を及ぼすおそれがある。
ここに゛多結晶珪素材料′”とは単結晶珪素層でないい
ずれの珪素材料をも意味するもであり、従って例えば非
晶質の珪素層をも意味するものである。
ずれの珪素材料をも意味するもであり、従って例えば非
晶質の珪素層をも意味するものである。
本発明の目的は特に、上述した欠点を無くすか或いは少
なくとも著しく低減せしめた改善した半導体装置および
その製造方法を提供せんとするにある。
なくとも著しく低減せしめた改善した半導体装置および
その製造方法を提供せんとするにある。
（課題を解決するための手段）
本発明は、埋設酸化物層と、その上に配置され多量にド
ーピングされた珪素層とによって少なくとも部分的に漢
方向で囲まれた単結晶珪素の表面隣接領域を具える半導
体本体を有する半導体装置であって、前記の珪素層は酸
化物層により横方向で前記の表面隣接領域からほぼ完全
に分離されており、前記の表面隣接領域は、この表面隣
接領域の少なくとも縁部に隣接する前記の珪素層と同じ
導電型の第１ドープ領域と、隣接の第２ドープ領域とを
具えており、前記の珪素層は前記の表面隣接領域の表面
の縁部で前記の第１ドープ領域に隣接し、前記の第２ド
ープ領域には電極が設けられている半導体装置において
、前記の珪素層は自己整列的に形成された酸化物細条に
より前記の電極から分離されており、前記の酸化物細条
の下に位置しドーピングされた接続領域が前記の第１お
よび第２ドープ領域間でこれら第１および第２ドープ領
域に隣接して配置され、この接続領域の幅が前記の酸化
物細条によって決定されていることを特徴とする。
ーピングされた珪素層とによって少なくとも部分的に漢
方向で囲まれた単結晶珪素の表面隣接領域を具える半導
体本体を有する半導体装置であって、前記の珪素層は酸
化物層により横方向で前記の表面隣接領域からほぼ完全
に分離されており、前記の表面隣接領域は、この表面隣
接領域の少なくとも縁部に隣接する前記の珪素層と同じ
導電型の第１ドープ領域と、隣接の第２ドープ領域とを
具えており、前記の珪素層は前記の表面隣接領域の表面
の縁部で前記の第１ドープ領域に隣接し、前記の第２ド
ープ領域には電極が設けられている半導体装置において
、前記の珪素層は自己整列的に形成された酸化物細条に
より前記の電極から分離されており、前記の酸化物細条
の下に位置しドーピングされた接続領域が前記の第１お
よび第２ドープ領域間でこれら第１および第２ドープ領
域に隣接して配置され、この接続領域の幅が前記の酸化
物細条によって決定されていることを特徴とする。
ドーピング濃度を自由に選択でき幅を極めて小さくしう
る自己整列接続領域を用いることにより、トランジスタ
の寸法を著しく増大させることなく前述した欠点を無く
すことができる。
る自己整列接続領域を用いることにより、トランジスタ
の寸法を著しく増大させることなく前述した欠点を無く
すことができる。
本発明の好適な第１実施例では、前記の第１ドープ領域
がバイポーラトランジスタのベース接点領域を構成し、
前記の第２ドープ領域がエミッタ領域を構成し、前記の
珪素層が前記のバイポーラトランジスタのベース接続体
を構成するようにする。
がバイポーラトランジスタのベース接点領域を構成し、
前記の第２ドープ領域がエミッタ領域を構成し、前記の
珪素層が前記のバイポーラトランジスタのベース接続体
を構成するようにする。
他の好適な実施例では、前記の第１ドープ領域がバイポ
ーラトランジスタのエミッタ領域を構成し、前記の第２
ドープ領域がベース接点領域を構成し、前記の珪素層が
前記のバイポーラトランジスタのエミッタ接続体を構成
するようにする。これによれば、後に詳細に説明するよ
うに、サブミクロン寸法のエミッタ領域を有するトラン
ジスタを実現しうる。
ーラトランジスタのエミッタ領域を構成し、前記の第２
ドープ領域がベース接点領域を構成し、前記の珪素層が
前記のバイポーラトランジスタのエミッタ接続体を構成
するようにする。これによれば、後に詳細に説明するよ
うに、サブミクロン寸法のエミッタ領域を有するトラン
ジスタを実現しうる。
本発明は更に、使用するマスク工程数を最小として半導
体装置を製造しうるのに特に適した方法を提供せんとす
るにある。
体装置を製造しうるのに特に適した方法を提供せんとす
るにある。
この本発明による半導体装置の製造方法は、ａ、酸化珪
素を含む絶縁中間層を単結晶珪素領域の表面上に設け、
この中間層上に第１窒化珪素層を設ける工程と、 ｂ、前記の第１窒化珪素層上に第１珪素層を設ける工程
と、 ｃ、前記の第１珪素層から珪素パターンを腐食形成する
工程と、 ｄ、前記の珪素パターンの少なくとも縁部に熱酸化によ
り酸化物層を設ける工程と、 ｅ、前記の第１窒化珪素層の非被覆部分およびその下側
の中間層を除去する工程と、 ｆ、前記の珪素領域の露出部分に凹所を腐食形成する工
程と、 ｇ、非被覆酸化物層を除去する工程と、ｈ、非被覆珪素
に熱酸化により他の珪素酸化物層を設ける工程と、 ｉ、前記の第１窒化珪素層および前記の中間層の残存す
る露出部分を除去する工程と、ｊ、アセンブリの上に、
多量にドーピングした第２珪素層を設け、この第２珪素
層を平坦可および腐食処理により、前記の第１珪素層上
に存在する酸化物のレベルよりも低いレベルまで除去す
る工程と、 ｊ、アセンブリの上に、多量にドーピングした第２珪素
層を設け、この第２珪素層を平坦化および腐食処理によ
り、前記の第１珪素層上に存在する酸化物のレベルより
も低いレベルまで除去する工程と、 ｋ、露出した前記の珪素酸化物層を腐食により選択的に
除去する工程と、 ｌ、前記の第１窒化珪素層の露出部分を除去し、該除去
部分の下側にある前記の珪素領域の部分中にドーピング
により少なくとも１つの接続領域を形成する工程と、 ｍ、前記の第１珪素層を選択的に腐食除去し、前記の第
２珪素層および前記の接続領域を酸化し、前記の第２珪
素層からの拡散により少なくとも１つの第１ドープ領域
を形成する工程と、ｎ、前記の第１窒化珪素層を除去す
る工程と、ｏ、これにより形成され、前記の他の珪素酸
化物層により画成された窓内に位置する第２ドープ領域
の表面上に電極を設ける工程と を具えていることを特徴とする。
素を含む絶縁中間層を単結晶珪素領域の表面上に設け、
この中間層上に第１窒化珪素層を設ける工程と、 ｂ、前記の第１窒化珪素層上に第１珪素層を設ける工程
と、 ｃ、前記の第１珪素層から珪素パターンを腐食形成する
工程と、 ｄ、前記の珪素パターンの少なくとも縁部に熱酸化によ
り酸化物層を設ける工程と、 ｅ、前記の第１窒化珪素層の非被覆部分およびその下側
の中間層を除去する工程と、 ｆ、前記の珪素領域の露出部分に凹所を腐食形成する工
程と、 ｇ、非被覆酸化物層を除去する工程と、ｈ、非被覆珪素
に熱酸化により他の珪素酸化物層を設ける工程と、 ｉ、前記の第１窒化珪素層および前記の中間層の残存す
る露出部分を除去する工程と、ｊ、アセンブリの上に、
多量にドーピングした第２珪素層を設け、この第２珪素
層を平坦可および腐食処理により、前記の第１珪素層上
に存在する酸化物のレベルよりも低いレベルまで除去す
る工程と、 ｊ、アセンブリの上に、多量にドーピングした第２珪素
層を設け、この第２珪素層を平坦化および腐食処理によ
り、前記の第１珪素層上に存在する酸化物のレベルより
も低いレベルまで除去する工程と、 ｋ、露出した前記の珪素酸化物層を腐食により選択的に
除去する工程と、 ｌ、前記の第１窒化珪素層の露出部分を除去し、該除去
部分の下側にある前記の珪素領域の部分中にドーピング
により少なくとも１つの接続領域を形成する工程と、 ｍ、前記の第１珪素層を選択的に腐食除去し、前記の第
２珪素層および前記の接続領域を酸化し、前記の第２珪
素層からの拡散により少なくとも１つの第１ドープ領域
を形成する工程と、ｎ、前記の第１窒化珪素層を除去す
る工程と、ｏ、これにより形成され、前記の他の珪素酸
化物層により画成された窓内に位置する第２ドープ領域
の表面上に電極を設ける工程と を具えていることを特徴とする。
この本発明の半導体装置の製造方法によれば、半導体装
置を本質的にただ１回の単一のマスク工程にり金属化工
程まで製造しろる。
置を本質的にただ１回の単一のマスク工程にり金属化工
程まで製造しろる。
この本発明による半導体装置の製造方法は、前記の工程
ｆ後で前記の工程ｇの前に非被覆珪素に酸化物層を設け
、その上に第２窒化珪素層を形成し、次にこの第２窒化
珪素層をプラズマ腐食により前記の表面に平行な面から
除去し、且つ前記の工程り後で前記の工程ｉの前に前記
の第２窒化珪素層の残存する露出部分を除去し、これに
より露出された珪素表面を酸化するように行うのが好ま
しい。
ｆ後で前記の工程ｇの前に非被覆珪素に酸化物層を設け
、その上に第２窒化珪素層を形成し、次にこの第２窒化
珪素層をプラズマ腐食により前記の表面に平行な面から
除去し、且つ前記の工程り後で前記の工程ｉの前に前記
の第２窒化珪素層の残存する露出部分を除去し、これに
より露出された珪素表面を酸化するように行うのが好ま
しい。
他の例による本発明の半導体装置の製造方法は、前記の
工程ｇ後で前記の工程りの前に、アセンブリ上に前記の
第１窒化珪素層よりも薄肉の第２窒化珪素層を設け、こ
の第２窒化珪素層をプラズマ腐食により前記の表面に平
行な面から除去し、且つ前記の工程り後で前記の工程ｌ
の前に前記の第２窒化珪素層の残存する露出部分を除去
し、これにより露出された珪素表面を酸化するように行
うのが好ましい。
工程ｇ後で前記の工程りの前に、アセンブリ上に前記の
第１窒化珪素層よりも薄肉の第２窒化珪素層を設け、こ
の第２窒化珪素層をプラズマ腐食により前記の表面に平
行な面から除去し、且つ前記の工程り後で前記の工程ｌ
の前に前記の第２窒化珪素層の残存する露出部分を除去
し、これにより露出された珪素表面を酸化するように行
うのが好ましい。
（実施例）
以下図面につき本発明を説明する。
図面は線図的なものであり、実際のものに正比例して描
いていない。また各菌量で対応する部分には同一符号を
付してあり、同じ導電型の半導体領域には同一方向の斜
線を付しである。
いていない。また各菌量で対応する部分には同一符号を
付してあり、同じ導電型の半導体領域には同一方向の斜
線を付しである。
第１図は本発明による半導体装置を断面で示しである。
この半導体装置は半導体本体１を具え、この半導体本体
は、表面２に隣接し横方向で少なくとも部分的に埋設酸
化珪素層４により囲まれた珪素の単結晶半導体領域３（
！：、前記の埋設酸化珪素層４上に設けられ前記の単結
晶半導体領域３から横方向でほぼ完全に酸化物層６によ
り分離された高ドープ（多量にドーピングされた）珪素
層５とを有している。単結晶半導体領域３は本例ではこ
の領域３とは反対の導電型の基板７上に成長させたエピ
タキシアル層の一部分を以て構成されている。領域３と
基板７との間には領域３と同じ導電型の高ドープ埋込み
層８が設けられている。
は、表面２に隣接し横方向で少なくとも部分的に埋設酸
化珪素層４により囲まれた珪素の単結晶半導体領域３（
！：、前記の埋設酸化珪素層４上に設けられ前記の単結
晶半導体領域３から横方向でほぼ完全に酸化物層６によ
り分離された高ドープ（多量にドーピングされた）珪素
層５とを有している。単結晶半導体領域３は本例ではこ
の領域３とは反対の導電型の基板７上に成長させたエピ
タキシアル層の一部分を以て構成されている。領域３と
基板７との間には領域３と同じ導電型の高ドープ埋込み
層８が設けられている。
領域３は更に、この領域３の縁部に隣接し、珪素層５と
同じ導電型にドーピングされた第１ドープ領域９と、隣
接の第２ドープ領域１０とを有する。
同じ導電型にドーピングされた第１ドープ領域９と、隣
接の第２ドープ領域１０とを有する。
本例では、領域３をｎ導電型、珪素層５および第１ドー
プ領域９をｐ導電型、第２ドープ領域１０をｎ導電型と
する。
プ領域９をｐ導電型、第２ドープ領域１０をｎ導電型と
する。
珪素層５は半導体領域３の表面２の縁部上で第１ドープ
領域９に隣接し、第２ドープ領域１０に隣接する電極層
１１が表面２上に設けられている。
領域９に隣接し、第２ドープ領域１０に隣接する電極層
１１が表面２上に設けられている。
本発明によれば、珪素層５を自己整列的に形成した酸化
物細条１２Ａにより電極層１１から分離させ、前記の酸
化物細条１２Ａの下側に位置しドーピングされた少なく
とも１つの接続領域１３を第１ドープ領域９と第２ドー
プ領域１０との間にこれらに隣接させて存在させ、この
接続領域１３の幅は酸化物細条１２Ａによって決定する
。
物細条１２Ａにより電極層１１から分離させ、前記の酸
化物細条１２Ａの下側に位置しドーピングされた少なく
とも１つの接続領域１３を第１ドープ領域９と第２ドー
プ領域１０との間にこれらに隣接させて存在させ、この
接続領域１３の幅は酸化物細条１２Ａによって決定する
。
この接続領域１３は極めて幅狭にすることができる。そ
の理由は、この接続領域は自己整列的に得られる為であ
る。ドーピングを自由に選択しうろこの接続領域を用い
ることにより、埋設酸化物の縁部における前述した問題
を回避しうる。
の理由は、この接続領域は自己整列的に得られる為であ
る。ドーピングを自由に選択しうろこの接続領域を用い
ることにより、埋設酸化物の縁部における前述した問題
を回避しうる。
本例では、第１ドープ領域９がバイポーラトランジスタ
のベース接点領域を構成する。この第１ドープ領域９と
同じ導電型でこれよりもわずかにドーピングされたドー
プ領域１４は前記のトランジスタの能動ベース領域を構
成する（第１図参照）。
のベース接点領域を構成する。この第１ドープ領域９と
同じ導電型でこれよりもわずかにドーピングされたドー
プ領域１４は前記のトランジスタの能動ベース領域を構
成する（第１図参照）。
この領域とは反対の導電型の第２ドープ領域１０はエミ
ッタ領域を構成し、珪素層５はベース接続体を構成する
。コレクタには埋込み層８を介してコレクタ接点（Ｃ）
が接触されており、このコレクタ接点は第１図の図面の
平面の外部に位置する為に線図的にのみ示しである。
ッタ領域を構成し、珪素層５はベース接続体を構成する
。コレクタには埋込み層８を介してコレクタ接点（Ｃ）
が接触されており、このコレクタ接点は第１図の図面の
平面の外部に位置する為に線図的にのみ示しである。
上述した半導体装置は以下の通りにして製造しうる。
出発材料（第２図参照）は珪素より成るｐ導電型の基板
７であり、この基板にイオン注入により高ドープｎ型層
８を形成し、次にその上に厚さが例えば約１μｍでドー
ピング濃度が例えば約１０１６原子／ａｍ３ としたエ
ピタキシアル層３を成長させる。
７であり、この基板にイオン注入により高ドープｎ型層
８を形成し、次にその上に厚さが例えば約１μｍでドー
ピング濃度が例えば約１０１６原子／ａｍ３ としたエ
ピタキシアル層３を成長させる。
本発明によれば次に、単結晶エピタキシアル層３の表面
上に、厚さが例えば５Ｑｎｍの酸化珪素或いはオキシ窒
化珪素より成る薄肉の珪素酸化物含有中間層２０を形成
し、この中間層上に第１窒化珪素層２１（厚さは約１２
０ｎｍである）を形成する。この第１窒化珪素層２１上
には、厚さが例えば約１．２μｍでドーピングされてい
ない多結晶珪素層２２を堆積する。
上に、厚さが例えば５Ｑｎｍの酸化珪素或いはオキシ窒
化珪素より成る薄肉の珪素酸化物含有中間層２０を形成
し、この中間層上に第１窒化珪素層２１（厚さは約１２
０ｎｍである）を形成する。この第１窒化珪素層２１上
には、厚さが例えば約１．２μｍでドーピングされてい
ない多結晶珪素層２２を堆積する。
次に、写真食刻処理を用いてこの多結晶珪素層２２から
例えば島の形態のパターンを腐食形成する。
例えば島の形態のパターンを腐食形成する。
この際、１０００℃の温度での３．５時間の熱酸化によ
りこのパターンに約１μｍの厚さの酸化物層２３を設け
る。次に、熱燐酸中および水にＩＩＦを入れた緩衝溶液
中での順次の選択腐食により層２１および２０の非被覆
部分を除去する。これにより第２図に示す構造が得られ
る。
りこのパターンに約１μｍの厚さの酸化物層２３を設け
る。次に、熱燐酸中および水にＩＩＦを入れた緩衝溶液
中での順次の選択腐食により層２１および２０の非被覆
部分を除去する。これにより第２図に示す構造が得られ
る。
次に珪素の露出（非被覆）部分に凹所を腐食形成し、メ
サ状領域を得る。本例（第３図参照）では、メサ状領域
がエピタキシアル層３の厚さの一部のみを有している、
すなわち凹所の下側にエピタキシアル層３の一部が残存
している。しかし、凹所を層３の厚さ全体に亘って腐食
形成することができる。
サ状領域を得る。本例（第３図参照）では、メサ状領域
がエピタキシアル層３の厚さの一部のみを有している、
すなわち凹所の下側にエピタキシアル層３の一部が残存
している。しかし、凹所を層３の厚さ全体に亘って腐食
形成することができる。
上述した方法の例では、次に非被覆珪素に熱酸化により
酸化物層２４を設け、その上に厚さが約５０ｎｍの第２
窒化珪素層２５を形成する。次にこの層２５をプラズマ
腐食により表面２に平行な水平面から選択的に除去し、
この層２５を垂直面上で残存させる（第３図参照）。
酸化物層２４を設け、その上に厚さが約５０ｎｍの第２
窒化珪素層２５を形成する。次にこの層２５をプラズマ
腐食により表面２に平行な水平面から選択的に除去し、
この層２５を垂直面上で残存させる（第３図参照）。
次に、非被覆酸化物（本例では酸化物層２３および２４
）を腐食により除去し、その後に非被覆珪素に熱酸化に
より新たな酸化物層４および２６を設ける（第４図参照
）。酸化物層４は例えば１μｍの厚さとし、多結晶珪素
２２上の酸化物層２６は約１，２μｍの厚さとする。
）を腐食により除去し、その後に非被覆珪素に熱酸化に
より新たな酸化物層４および２６を設ける（第４図参照
）。酸化物層４は例えば１μｍの厚さとし、多結晶珪素
２２上の酸化物層２６は約１，２μｍの厚さとする。
次に、第２窒化珪素層２５の残存する露出部分を腐食除
去するも、第１窒化珪素層２１の一部は残し、その後厚
さが例えば０．３μｍの酸化物層６を熱酸化により形成
する（第５図参照）。
去するも、第１窒化珪素層２１の一部は残し、その後厚
さが例えば０．３μｍの酸化物層６を熱酸化により形成
する（第５図参照）。
次に、第２窒化珪素層２１および中間層２０の残存露出
部分を腐食により除去する。次に、これにより得られた
アセンブリの上に第２珪素層５を設ける。この第２珪素
層にはその形成中或いは形成後にｐ導電型のドーピング
を多量に行う。次に、この第２珪素層５を、既知の技術
による平坦化および腐食処理により、第１珪素層２２上
に存在する酸化物層２６のレベルよりも低いレベルまで
除去する。
部分を腐食により除去する。次に、これにより得られた
アセンブリの上に第２珪素層５を設ける。この第２珪素
層にはその形成中或いは形成後にｐ導電型のドーピング
を多量に行う。次に、この第２珪素層５を、既知の技術
による平坦化および腐食処理により、第１珪素層２２上
に存在する酸化物層２６のレベルよりも低いレベルまで
除去する。
これにより第６図に示す構造が得られる。
次に、露出した珪素酸化物層２６を選択的に腐食除去し
、その後に第１窒化珪素層２１の露出部分を除去する。
、その後に第１窒化珪素層２１の露出部分を除去する。
次に、硼素イオンの注入により、上記の除去を行った部
分の下方にある珪素領域の部分にｐ型接続領域１３を形
成する。これにより得られた構造を第７図に示す。
分の下方にある珪素領域の部分にｐ型接続領域１３を形
成する。これにより得られた構造を第７図に示す。
本例では、接続領域１３のドーピング濃度を１０１８原
子／ｃＩ１１３ とし、その厚さを０．３μｍとする。
子／ｃＩ１１３ とし、その厚さを０．３μｍとする。
またイオン注入は、３０ｋｅνのエネルギーおよび３・
１０′３１月素イオン’ ／ ａｍ ２のドーズ量で３
０ｎｍの厚さの酸化物層２０を介して行う。接続領域は
異なるようにして、例えば拡散により得ることもでき、
この場合拡散処理を行う前に酸化物層２０を除去するの
が好ましい。
１０′３１月素イオン’ ／ ａｍ ２のドーズ量で３
０ｎｍの厚さの酸化物層２０を介して行う。接続領域は
異なるようにして、例えば拡散により得ることもでき、
この場合拡散処理を行う前に酸化物層２０を除去するの
が好ましい。
次に第１珪素層２２を、ＫＯＨ溶液中での腐食により選
択的に除去する。この溶液中では、ドーピグされていな
い珪素層２２がｐ導電型に多量にドーピングされた多結
晶珪素層５よりも可成り速い速度で腐食されるという事
実の為に、エツチングマスクを必要としない。
択的に除去する。この溶液中では、ドーピグされていな
い珪素層２２がｐ導電型に多量にドーピングされた多結
晶珪素層５よりも可成り速い速度で腐食されるという事
実の為に、エツチングマスクを必要としない。
次に、第２珪素層５と接続領域１３とを熱酸化し、これ
により層２０よりも厚肉の酸化物層１２を得る。
により層２０よりも厚肉の酸化物層１２を得る。
多量にドーピングされた多結晶珪素層５からの拡散によ
り、ｐ導電型の強い第１ドープ領域９が得られる（第８
図参照）。層２０がオキシ窒化珪素を以て構成されでい
る場合には、この層を熱酸化が行われる前に除去する必
要があることに注意すべきである。
り、ｐ導電型の強い第１ドープ領域９が得られる（第８
図参照）。層２０がオキシ窒化珪素を以て構成されでい
る場合には、この層を熱酸化が行われる前に除去する必
要があることに注意すべきである。
次に（第９図参照）、第１窒化珪素層２１を腐食により
選択的に除去する。これにより形成され、酸化物層１２
の縁部（細条）１２Ａにより画成された窓内に、能動ベ
ース領域１４を硼素イオンの注入により形成し、次にエ
ミッタ領域１０（第２ドープ領域）を例えば燐或いは硼
素イオンの注入により形成する。これらのイオン注入は
層２０を介して或いは層２０を除去した後のいずれでも
行うことができる。また他のドーピング方法、例えば拡
散も用いることができる。
選択的に除去する。これにより形成され、酸化物層１２
の縁部（細条）１２Ａにより画成された窓内に、能動ベ
ース領域１４を硼素イオンの注入により形成し、次にエ
ミッタ領域１０（第２ドープ領域）を例えば燐或いは硼
素イオンの注入により形成する。これらのイオン注入は
層２０を介して或いは層２０を除去した後のいずれでも
行うことができる。また他のドーピング方法、例えば拡
散も用いることができる。
エミッタ領域１０の表面を露出させた後、電極層１１や
（酸化物層１２にあけた接点窓を介する）層５への接続
ラインを設けることができる。コレタフ領域には、（酸
化物層４にあけた窓を介する）埋込み層８への接続ライ
ンにより接点を形成しうる。
（酸化物層１２にあけた接点窓を介する）層５への接続
ラインを設けることができる。コレタフ領域には、（酸
化物層４にあけた窓を介する）埋込み層８への接続ライ
ンにより接点を形成しうる。
これにより第１図のトランジスタ構造が得られる。
上述した製造方法には種々に変更を加えることができる
。
。
他の方法の例によれば、第２図に示す構造を得た場合と
同様にして開始する。
同様にして開始する。
次に、上述した例と同様にして珪素領域の露出部分に凹
所を腐食形成する。しかし上述した例と相違して、次に
直ちに露出珪素酸化物層２３を腐食除去し、その後アセ
ンブリに窒化珪素層２５を設け、この窒化珪素層をプラ
ズマ腐食により水平面から除去し、垂直面上には残して
おく（第１０図参照）。
所を腐食形成する。しかし上述した例と相違して、次に
直ちに露出珪素酸化物層２３を腐食除去し、その後アセ
ンブリに窒化珪素層２５を設け、この窒化珪素層をプラ
ズマ腐食により水平面から除去し、垂直面上には残して
おく（第１０図参照）。
厚肉の第１窒化珪素層２１は完全には除去されない。
次に熱酸化により酸化物層４および２６を形成する（第
１１図参照）。
１１図参照）。
次に、腐食液、例えば熱燐酸中での等方性腐食により窒
化珪素層２５を完全に除去するとともに露出した厚肉の
窒化珪素層２１を部分的にのみ除去するっ次に、これに
より露出された領域３および層２２の珪素を熱酸化させ
、酸化物層６を形成する。
化珪素層２５を完全に除去するとともに露出した厚肉の
窒化珪素層２１を部分的にのみ除去するっ次に、これに
より露出された領域３および層２２の珪素を熱酸化させ
、酸化物層６を形成する。
これにより第５図に示すのと同じ状態が得られ、この場
合も第５〜９図につき説明したのと同様に［，２て他の
処理を行う。
合も第５〜９図につき説明したのと同様に［，２て他の
処理を行う。
製造方法の第３の例によれば、第２図に示す構造を得、
凹所を層３中に腐食形成し、第２窒化珪素層を設けるこ
となく酸化物層２３を除去した後、露出した珪素を酸化
する。これにより第１２図の状態が得られる。この構造
は第５図に示す構造に類似している。唯一の相違点は第
１２図の酸化物層６が実質的に酸化物層４と同じ厚さを
有しているということである。その理由は、耐酸化層が
メサ状部の垂直壁に設けられていなかった為である。こ
の変形例の他の処理は第６〜９図につき説明したのと同
じである。
凹所を層３中に腐食形成し、第２窒化珪素層を設けるこ
となく酸化物層２３を除去した後、露出した珪素を酸化
する。これにより第１２図の状態が得られる。この構造
は第５図に示す構造に類似している。唯一の相違点は第
１２図の酸化物層６が実質的に酸化物層４と同じ厚さを
有しているということである。その理由は、耐酸化層が
メサ状部の垂直壁に設けられていなかった為である。こ
の変形例の他の処理は第６〜９図につき説明したのと同
じである。
上述した本発明の方法の各実施例では、第１図に線図的
な断面図で示す構造のものを形成した。
な断面図で示す構造のものを形成した。
従って、バイポーラトランジスタが形成され、第１ドー
プ領域９がベース接点領域としで作用し、第２ドープ領
域１０がトランジスタのエミッタ領域を構成し、多結晶
珪素層５がベース接続体を構成した。
プ領域９がベース接点領域としで作用し、第２ドープ領
域１０がトランジスタのエミッタ領域を構成し、多結晶
珪素層５がベース接続体を構成した。
しかし、本発明による方法は池の半導体装置を製造する
のにも極めて適している。例えば、本発明を用いて、特
に“サブミクロン”の寸法のエミッタ領域を有するバイ
ポーラトランジスタを実現することができる。
のにも極めて適している。例えば、本発明を用いて、特
に“サブミクロン”の寸法のエミッタ領域を有するバイ
ポーラトランジスタを実現することができる。
この目的のために、第７図に示す構造から出発してまず
最初に多結晶珪素層２２を選択的に腐食除去する。次に
、砒素を注入し、珪素層５中に、多量にｎ型ドーピング
した層を形成する（第１３図参照）。次に、中間層２０
の露出部分を腐食により除去する。その後、熱酸化を行
う。この熱酸化中層５に酸化物層１２が設けられるも、
これと同時に硼素および砒素が層５から領域３中に拡散
する。硼素は砒素よりも急速に拡散するという事実の為
に、極めて小さなｎ型エミンタ領域９と能動ｐ型ベース
領域３０とが形成される（第１４図参照）。また、大き
なドーズ量の硼素を用いるという事実の為に、層５は完
全に多量にｎ型ドーピ〕／グされた珪素に変換され、こ
れがエミッタ接続体を構成する。
最初に多結晶珪素層２２を選択的に腐食除去する。次に
、砒素を注入し、珪素層５中に、多量にｎ型ドーピング
した層を形成する（第１３図参照）。次に、中間層２０
の露出部分を腐食により除去する。その後、熱酸化を行
う。この熱酸化中層５に酸化物層１２が設けられるも、
これと同時に硼素および砒素が層５から領域３中に拡散
する。硼素は砒素よりも急速に拡散するという事実の為
に、極めて小さなｎ型エミンタ領域９と能動ｐ型ベース
領域３０とが形成される（第１４図参照）。また、大き
なドーズ量の硼素を用いるという事実の為に、層５は完
全に多量にｎ型ドーピ〕／グされた珪素に変換され、こ
れがエミッタ接続体を構成する。
最後に、Ｎ２０および２１の残存部分を腐食除去し、そ
の後に硼素イオンの注入により多量にドーピングされた
ｐ型の第２ドープ領域１ｏ、すなわちベース接点領域を
形成し、次にその上に電極層１１を設ける（第１５図参
照）。これにより極めて小さなエミッタ領域９を有する
バイポーラトランジスタが得られる。
の後に硼素イオンの注入により多量にドーピングされた
ｐ型の第２ドープ領域１ｏ、すなわちベース接点領域を
形成し、次にその上に電極層１１を設ける（第１５図参
照）。これにより極めて小さなエミッタ領域９を有する
バイポーラトランジスタが得られる。
本発明はバイポーラ装置に限定されず、Ｍ ＯＳトラン
ジスタの製造に用いても有利である。例えば、第８図に
おいて領域９および１３を（追加のマスク工程により）
これら領域９および１３から分離された左側に形成する
場合には、これら領域（９１３）は絶縁ゲート電界効果
トランジスタのソースおよびドレイン領域を構成しうろ
。このトランジスタのゲートは、所望に応じ層２０およ
び２１を新たに形成したゲート酸化物層で置き換えた後
にこれらの層２０および２１の区域のみに或いは少なく
ともこの区域に設ける必要がある。ある条件の下では多
結晶珪素層２２をゲート電極としても用いることができ
る。この場合にも、前述した例と同様に第１ドープ領域
９をパ中間領域″１３を経て第２ドープ領域に接続し、
この第２ドープ領域はこの場合Ｍ ＯＳ ）ランジスタ
のチャネル領域を以て構成され、これに前述したゲート
電極が設けられている。
ジスタの製造に用いても有利である。例えば、第８図に
おいて領域９および１３を（追加のマスク工程により）
これら領域９および１３から分離された左側に形成する
場合には、これら領域（９１３）は絶縁ゲート電界効果
トランジスタのソースおよびドレイン領域を構成しうろ
。このトランジスタのゲートは、所望に応じ層２０およ
び２１を新たに形成したゲート酸化物層で置き換えた後
にこれらの層２０および２１の区域のみに或いは少なく
ともこの区域に設ける必要がある。ある条件の下では多
結晶珪素層２２をゲート電極としても用いることができ
る。この場合にも、前述した例と同様に第１ドープ領域
９をパ中間領域″１３を経て第２ドープ領域に接続し、
この第２ドープ領域はこの場合Ｍ ＯＳ ）ランジスタ
のチャネル領域を以て構成され、これに前述したゲート
電極が設けられている。
更に、あらゆる例で、導電型を（すべて同時に）反対の
導電型と代えることができる。さらに、オキシ窒化珪素
／窒化珪素の組合せ以外の耐酸化層を用いることもでき
る。
導電型と代えることができる。さらに、オキシ窒化珪素
／窒化珪素の組合せ以外の耐酸化層を用いることもでき
る。
また、導通度を改善するためには、珪素層５に通常の技
術により金属珪化物より成る表面層を設けることができ
る。
術により金属珪化物より成る表面層を設けることができ
る。
第１図は、本発明による半導体装置を示す線図的断面図
、 第２〜９図は、本発明による半導体装置を種々の製造工
程で示す線図的断面図、 第１０および１１図は、本発明による方法の第１変形例
による順次の製造工程を示す線図的断面図、第１２図は
、本発明による方法の第２変形例の一工程を示す線図的
断面図、 第１３〜１５図は、本発明による方法の他の例での本発
明による半導体装置の順次の製造工程を示す線図的断面
図である。 １・・・半導体本体 ２・・・表面３・・・単結
晶半導体領域 ４・・・埋設酸化珪素層５・・・高ドー
プ珪素層〔ベース接続体（１〜１２図）、エミッタ接続
体（１３〜１５図）〕 ６・・・酸化物層 ７・・・基板８・・・高ド
ープ埋込み層 ９・・・第１ドープ領域〔ベース接点領域（１〜１２図
）エミッタ領域（１３〜１５図）〕 １０・・・第２ドープ領域〔エミッタ領域（１〜１２図
）、ベース接点領域（１３〜１５図）〕 １１・・・電極層 １２・・・酸化物層１２
Ａ・・・酸化物細条 １３・・・接続領域１４・・
・ドープ領域（能動ベース領域）２０・・・中間層（酸
化物層）２１・・・第１窒化珪素層２２・・・多結晶珪
素層 ２３．２４．２６・・・酸化物層２５・・・
第２窒化珪素層 ３０・・・能動ベース領域特許出願
人 エヌ・ベー・フィリップス・フルーイランペン
ファブリケン
、 第２〜９図は、本発明による半導体装置を種々の製造工
程で示す線図的断面図、 第１０および１１図は、本発明による方法の第１変形例
による順次の製造工程を示す線図的断面図、第１２図は
、本発明による方法の第２変形例の一工程を示す線図的
断面図、 第１３〜１５図は、本発明による方法の他の例での本発
明による半導体装置の順次の製造工程を示す線図的断面
図である。 １・・・半導体本体 ２・・・表面３・・・単結
晶半導体領域 ４・・・埋設酸化珪素層５・・・高ドー
プ珪素層〔ベース接続体（１〜１２図）、エミッタ接続
体（１３〜１５図）〕 ６・・・酸化物層 ７・・・基板８・・・高ド
ープ埋込み層 ９・・・第１ドープ領域〔ベース接点領域（１〜１２図
）エミッタ領域（１３〜１５図）〕 １０・・・第２ドープ領域〔エミッタ領域（１〜１２図
）、ベース接点領域（１３〜１５図）〕 １１・・・電極層 １２・・・酸化物層１２
Ａ・・・酸化物細条 １３・・・接続領域１４・・
・ドープ領域（能動ベース領域）２０・・・中間層（酸
化物層）２１・・・第１窒化珪素層２２・・・多結晶珪
素層 ２３．２４．２６・・・酸化物層２５・・・
第２窒化珪素層 ３０・・・能動ベース領域特許出願
人 エヌ・ベー・フィリップス・フルーイランペン
ファブリケン
Claims (1)
- 【特許請求の範囲】 埋設酸化物層と、その上に配置され多量に ドーピングされた珪素層とによって少なくとも部分的に
横方向で囲まれた単結晶珪素の表面隣接領域を具える半
導体本体を有する半導体装置であって、前記の珪素層は
酸化物層により横方向で前記の表面隣接領域からほぼ完
全に分離されており、前記の表面隣接領域は、この表面
隣接領域の少なくとも縁部に隣接する前記の珪素層と同
じ導電型の第１ドープ領域と、隣接の第２ドープ領域と
を具えており、前記の珪素層は前記の表面隣接領域の表
面の縁部で前記の第１ドープ領域に隣接し、前記の第２
ドープ領域には電極が設けられている半導体装置におい
て、前記の珪素層は自己整列的に形成された酸化物細条
により前記の電極から分離されており、前記の酸化物細
条の下に位置しドーピングされた接続領域が前記の第１
および第２ドープ領域間でこれら第１および第２ドープ
領域に隣接して配置され、この接続領域の幅が前記の酸
化物細条によって決定されていることを特徴とする半導
体装置。 請求項１に記載の半導体装置において、前 記の第１ドープ領域がバイポーラトランジスタのベース
接点領域を構成し、前記の第２ドープ領域がエミッタ領
域を構成し、前記の珪素層が前記のバイポーラトランジ
スタのベース接続体を構成していることを特徴とする半
導体装置。 請求項１に記載の半導体装置において、前 記の第１ドープ領域がバイポーラトランジスタのエミッ
タ領域を構成し、前記の第２ドープ領域がベース接点領
域を構成し、前記の珪素層が前記のバイポーラトランジ
スタのエミッタ接続体を構成していることを特徴とする
半導体装置。 請求項１〜３のいずれか一項に記載の半導 体装置を製造するに当り、 ａ、酸化珪素を含む絶縁中間層を単結晶珪素領域の表面
上に設け、この中間層上に第１ 窒化珪素層を設ける工程と、 ｂ、前記の第１窒化珪素層上に第１珪素層を設ける工程
と、 ｃ、前記の第１珪素層から珪素パターンを腐食形成する
工程と、 ｄ、前記の珪素パターンの少なくとも縁部に熱酸化によ
り酸化物層を設ける工程と、 ｅ、前記の第１窒化珪素層の非被覆部分およびその下側
の中間層を除去する工程と、 ｆ、前記の珪素領域の露出部分に凹所を腐食形成する工
程と、 ｇ、非被覆酸化物層を除去する工程と、 ｈ、非被覆珪素に熱酸化により他の珪素酸化物層を設け
る工程と、 ｉ、前記の第１窒化珪素層および前記の中間層の残存す
る露出部分を除去する工程と、 ｊ、アセンブリの上に、多量にドーピングした第２珪素
層を設け、この第２珪素層を平 坦化および腐食処理により、前記の第１珪 素層上に存在する酸化物のレベルよりも低 いレベルまで除去する工程と、 ｋ、露出した前記の珪素酸化物層を腐食により選択的に
除去する工程と、 ｌ、前記の第１窒化珪素層の露出部分を除去し、該除去
部分の下側にある前記の珪素領 域の部分中にドーピングにより少なくとも １つの接続領域を形成する工程と、 ｍ、前記の第１珪素層を選択的に腐食除去し、前記の第
２珪素層および前記の接続領域を 酸化し、前記の第２珪素層からの拡散によ り少なくとも１つの第１ドープ領域を形成 する工程と、 ｎ、前記の第１窒化珪素層を除去する工程と、ｏ、これ
により形成され、前記の他の珪素酸化物層により画成さ
れた窓内に位置する第 ２ドープ領域の表面上に電極を設ける工程 と を具えていることを特徴とする半導体装置の製造方法。 ５、請求項４に記載の半導体装置の製造方法において、
前記の工程ｆ後で前記の工程ｇの前に非被覆珪素に酸化
物層を設け、その上に第２窒化珪素層を形成し、次にこ
の第２窒化珪素層をプラズマ腐食により前記の表面に平
行な面から除去し、且つ前記の工程ｈ後で前記の工程ｉ
の前に前記の第２窒化珪素層の残存する露出部分を除去
し、これにより露出された珪素表面を酸化することを特
徴とする半導体装置の製造方法。 ６、請求項４に記載の半導体装置の製造方法において、
前記の工程ｇ後で前記の工程ｈの前に、アセンブリ上に
前記の第１窒化珪素層よりも薄肉の第２窒化珪素層を設
け、この第２窒化珪素層をプラズマ腐食により前記の表
面に平行な面から除去し、且つ前記の工程ｈ後で前記の
工程ｉの前に前記の第２窒化珪素層の残存する露出部分
を除去し、これにより露出された珪素表面を酸化するこ
とを特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800157A NL8800157A (nl) | 1988-01-25 | 1988-01-25 | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| NL8800157 | 1988-01-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025432A true JPH025432A (ja) | 1990-01-10 |
| JPH0713973B2 JPH0713973B2 (ja) | 1995-02-15 |
Family
ID=19851645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1014238A Expired - Lifetime JPH0713973B2 (ja) | 1988-01-25 | 1989-01-25 | 半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US4969026A (ja) |
| EP (1) | EP0326211B1 (ja) |
| JP (1) | JPH0713973B2 (ja) |
| KR (1) | KR970011641B1 (ja) |
| CN (1) | CN1018112B (ja) |
| DE (1) | DE68916045T2 (ja) |
| NL (1) | NL8800157A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147425A (ja) * | 1984-08-10 | 1986-03-07 | Sumitomo Chem Co Ltd | パラ選択的脱アルキル化方法 |
| US5150184A (en) * | 1989-02-03 | 1992-09-22 | Texas Instruments Incorporated | Method for forming emitters in a BiCMOS process |
| US5221856A (en) * | 1989-04-05 | 1993-06-22 | U.S. Philips Corp. | Bipolar transistor with floating guard region under extrinsic base |
| JPH03206621A (ja) * | 1990-01-09 | 1991-09-10 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| US5869881A (en) * | 1994-12-20 | 1999-02-09 | Electronics And Telecommunications Research Institute | Pillar bipolar transistor |
| FR2728393A1 (fr) * | 1994-12-20 | 1996-06-21 | Korea Electronics Telecomm | Transistor bipolaire a colonnes et procede de fabrication de celui-ci |
| KR0171000B1 (ko) * | 1995-12-15 | 1999-02-01 | 양승택 | 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법 |
| KR0182000B1 (ko) * | 1995-12-28 | 1999-04-15 | 김광호 | 바이폴라 트랜지스터의 제조방법 |
| FR2756974B1 (fr) * | 1996-12-10 | 1999-06-04 | Sgs Thomson Microelectronics | Transistor bipolaire a isolement par caisson |
| US6309975B1 (en) | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| EP1128422A1 (de) * | 2000-02-22 | 2001-08-29 | Infineon Technologies AG | Verfahren zur Herstellung eines bipolaren Transistors im BiCMOS-Prozess |
| CN108063162B (zh) * | 2017-12-18 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281469A (ja) * | 1986-05-30 | 1987-12-07 | Hitachi Ltd | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE31580E (en) * | 1967-06-08 | 1984-05-01 | U.S. Philips Corporation | Insulated gate field-effect transistor comprising a mesa channel and a thicker surrounding oxide |
| JPS561556A (en) * | 1979-06-18 | 1981-01-09 | Hitachi Ltd | Semiconductor device |
| US4338138A (en) * | 1980-03-03 | 1982-07-06 | International Business Machines Corporation | Process for fabricating a bipolar transistor |
| JPS61164262A (ja) * | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
| JPS61166071A (ja) * | 1985-01-17 | 1986-07-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP0199497B1 (en) * | 1985-04-10 | 1992-01-02 | Fujitsu Limited | Process for fabricating a self-aligned bipolar transistor |
| US4746623A (en) * | 1986-01-29 | 1988-05-24 | Signetics Corporation | Method of making bipolar semiconductor device with wall spacer |
| US4680085A (en) * | 1986-04-14 | 1987-07-14 | Ovonic Imaging Systems, Inc. | Method of forming thin film semiconductor devices |
| JPS6362272A (ja) * | 1986-09-02 | 1988-03-18 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS63215068A (ja) * | 1987-03-04 | 1988-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPS6489365A (en) * | 1987-09-29 | 1989-04-03 | Nec Corp | Semiconductor device |
-
1988
- 1988-01-25 NL NL8800157A patent/NL8800157A/nl not_active Application Discontinuation
-
1989
- 1989-01-19 EP EP89200110A patent/EP0326211B1/en not_active Expired - Lifetime
- 1989-01-19 DE DE68916045T patent/DE68916045T2/de not_active Expired - Fee Related
- 1989-01-23 KR KR1019890000679A patent/KR970011641B1/ko not_active IP Right Cessation
- 1989-01-23 CN CN89100478A patent/CN1018112B/zh not_active Expired
- 1989-01-25 JP JP1014238A patent/JPH0713973B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-06 US US07/506,484 patent/US4969026A/en not_active Expired - Fee Related
- 1990-06-07 US US07/534,774 patent/US5024956A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281469A (ja) * | 1986-05-30 | 1987-12-07 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| NL8800157A (nl) | 1989-08-16 |
| KR890012359A (ko) | 1989-08-26 |
| EP0326211A1 (en) | 1989-08-02 |
| EP0326211B1 (en) | 1994-06-15 |
| US4969026A (en) | 1990-11-06 |
| US5024956A (en) | 1991-06-18 |
| KR970011641B1 (ko) | 1997-07-12 |
| DE68916045T2 (de) | 1995-03-23 |
| CN1018112B (zh) | 1992-09-02 |
| JPH0713973B2 (ja) | 1995-02-15 |
| CN1034827A (zh) | 1989-08-16 |
| DE68916045D1 (de) | 1994-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| EP0083816B1 (en) | Semiconductor device having an interconnection pattern | |
| US4750971A (en) | Method of manufacturing a semiconductor device | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH0241170B2 (ja) | ||
| JPH0557741B2 (ja) | ||
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| JP2597631B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| JP3062597B2 (ja) | 半導体装置の製造方法 | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| JPH07130898A (ja) | 半導体装置およびその製造方法 | |
| JP2615707B2 (ja) | 半導体装置の製造方法 | |
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JPS6214103B2 (ja) | ||
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH0828368B2 (ja) | 半導体装置の製造方法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPS6259465B2 (ja) | ||
| JPS6258667B2 (ja) | ||
| JPH01112771A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0628262B2 (ja) | 半導体装置の製造方法 | |
| JPS62243360A (ja) | 半導体装置の製造方法 |