JPS58184822A - 入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（１）　　発明の技術分野 本発明は入力回路、％に各々が入力ボート又は入出力ボ
ートを有する複数のチャネルからなり、該複数のチャネ
ルが王としてアナログ信号を扱う場合に好適な入力口路
に関する。 （２）技術の背景 近年あらゆる分野において、データ処理の自動１ヒが進
められこのためにマイクロコンビエータ等が導入されて
いる。このようなデータ処理においては、多数の情報入
力がありこれらを喧り込んで逐次データ処理する。この
多数の情報入力を受けるために普通は複数のチャネルか
らなる入力回路が使用される。該複数のチャネルは予め
割り当てらｒした糧類の情報入力を、指定されたタイミ
ングにおいて内部の所定回路に送出する。 ところで、この樵の入力回路がＩＣＩヒされると複数の
チャネルは例えばＭＯＳ）ランジスタ衿で構成されると
共に相互の配列ピッチは極めて微細になる。そうすると
、各々が電気的に独立であるべ舞ところ、相互干渉が強
くなり、いわばクロストーク的なノイズが生じ、前記情
報入力の正確性が失われ、さらにデータ処理の精度を低
下させてしまう０本発明はこのような間唾の解決に言及
する。 （３）従来技術と問題点 柩１図は従来の入力回路の一構成ガを示す回路図である
０本図において１１が入力回路の全体を表わす、入力回
路は複数のチャネル１２−０゜１２−１．１２−２−−
−−・・１２−ｎから横置され。 それぞれ同一の構！！ｉ、要素からなる。ガえば、チャ
ネル１２−１についてみると、導線】３−１が布線され
ており、その一端はボー）１４−ＩＫ接続し、他端は、
他のチャネル１２−０．１２−２・・・・・・１２−ｎ
と共通にノードＮに接続する。その４線１３−１の中間
には、トランジスタ１５−１が該ｉＪ［１ｌ１３−１に
対し直列に挿入される。又、この入力回路１１が、マイ
クロコンビーータｔ′具備するチップ上に設けられる。 場、、合には、ボー）１４−１とトランジスタ１５−１
の間よりバッファ１６−１に至るルートが分岐されるこ
とが多い。 この場合■ポー）１４−１は凧なる入力ボートに止まら
ず、入出力ボートとして機能する。なお、前記バッファ
は図中１６−ｎにおいてのみ具体的に示しである。 これら複数のチャネル１２−０〜１２−ｎは択一的に順
次アクティブとなり、対応する各ボート１４−０〜１４
−ｎよりそれぞれの情報入力を散り込む、複数のチャネ
ルをこのように順次択一的にアクティブにするため、ト
ランジスタ１５−Ｏ〜１５−ｎの各ゲートにはボートセ
レクシ■ン信号ｐｓ、−ｐｓＴ、　　が所定のタイｉン
グで印加される。 なお、前記ボートのうち例えばボー）１４−２のみが前
記入出力ボートとして用いられるときは、トランジスタ
１５−２はオフしたまま（信号Ｐ８２′ｇｒ％Ｌ“（Ｑ
ｏｗ）レベル）とする。 かくして順次選択された情報入力は、ノードＮを介して
次々と所定の＠路１７へ供給される。所定の回路とは、
入力ｉ路の次段の回路であり、使用目的に応じて如何な
る回路（なるかは分らない。 本例では、所定の回路１７として、いわゆる逐次比較場
違形のＡ／Ｄ　（アナログ／ディジタル）コンバータを
例示する。従って、１８はコンノくレータ、１９は逐次
比較レジスタ、２０＃′ｉＤ／Ａ（ディジタル／アナロ
グ）コンノ（−夕である。そもそも、このようなＡ／Ｄ
コンノ（−夕を所定の回路１７として例示し九のは、前
記ボー）１４−０〜１４−ｎへの情報入力としてアナロ
グ信号を想定したからである。つまり４湿度データ、＠
度デーメ、気圧データ等の生のアナログ入力である。こ
ｎらアナログ入力はＡ／Ｄ変換され、ディジタル入力と
してマイクロコンピユータでデータ処理されるのが普通
である。 ところで、このような第１図の入力回路１１には問題が
ある。これは情報人力の精度についての問題であり、飼
えば１ｖでボートに受傷したアナログ信号が、ノードＮ
において（ｌ＋α）Ｖｏｔｓ差をもって現われることで
ある。実験によればこのような＋αＶのノイズは、ボー
ト１４−Ｏ−１４−ｎ■いずれかが入出力ボートとして
使用されるときに生ずることが分った。ガえばボー）１
４−２が入出力ボートとして使用されるとき、且つレポ
ート１４−２に約５■振幅のディジタル信号が入力され
るときに、例えばボー）３４−１より入力され九ガえば
１ｖのアナログ信号がノードＮに至って、（１＋α）Ｖ
　Ｋ変動する。この＋α■は一ガとして１ＱｔｌｌＶ位
であるが、所定の回路１７におけるレジスタｊ９が８ビ
ツト構成で且つＡ／Ｄ変換電圧の許容最大電圧２５６Ｖ
の場合には実に最下位１ビット分に相当する誤差となる
。上記実験的の場合、ボー）１４−２Ｆｉ、ディジタル
信号用となっているから、対応するトランジスタ１５−
２はオフ

【７ている。それにも拘らずノーＦＮＫ＋αＶ
○ノイズを与えている。この理由は明らかでないが、万
フしているそのトランジスタ１５−２が通常ＭＯ８−Ｆ
ＥＴよりなることから、そのンースーゲート、ドレイン
−ゲート間の各寄生容量を経路として、前記５ｖ振幅の
ディジタル信号による若干の電圧変動がノードＮに現わ
れるものと考えられる。 もう１つの理由は、チャネル間の干渉が考えられる。こ
れは、いずれかのボートが入出力ポートとして使用され
ているか否かは問わない、導線１３−Ｏ−１３−ｎには
高速で順次アナログ電圧が現われるが、その電圧レベル
は情報入力次第であって足まらない。このため、選択さ
れた任意の１つのチャネルは、常に′ｔｌｉ位賢動する
環境に置かｔ′Ｌることになる。このことも、情報入力
のレベルを不安定にする要因となる。 （４）発明の目的 本発明の目的は上記の間亀点Ｋｌｉみ、■前記の５ｖ振
幅のディジタル信号がいずれかのボートに印加されても
、その周囲のチャネルは何ら影響を受けることがないよ
うＫし、■いずれのチャネルも電位的に安定した環境を
、その周囲にもつようにする・ことにある。 （５）発明の構成 上記目的を達成するため本発明は、各チャネル毎に３個
のトランジスタを導入□しそこれらを適宜イン。オフす
ることにより、選択チャネル以外のチャネルにおける配
線の電位レベル七所足のレベルに固定するようＫしたこ
とを４１ｆＩ黴とするものである。 （６）　　発明の実施ガ 第２図は本発明に基づく六方回路の一実施−ｊを示す回
路図である１本図に示す構Ｈ，！！累のうち第１図と同
一のものには同一の参照番号あるいは記号を付して示す
、従って、新次な六方回路１１′では、各チャネルにお
いて３つのトランジスタから構成されることになる。各
チャネルとも同−横置であるから、Ｎｔばチャネル１２
−］についてみると、］第１トランジスタ２１−］、１
Ｅ２ランジスタ２２−１および第３トランジスタ２３−
１がらなり、第１および＠２トランジスタ２１−１およ
び２２−１は導１ｉｉ１１３−１に直列に＃入され、こ
れらのゲートは相互にゲート配Ｍ２４−ｘで接続される
。第３トランジスタ２３−１は、ｌ！１およびｌ！２ト
ランジスタ２１−１および２２−１の、、ｊｌ、、： 関（Ｄ４＠１３−１とアーーの間に接続される。そして
％＠１および第２トランジスタ２１−１および２２−１
の各ゲートに印加すべきポート七しクシ肩ン備考ＰＳ１
に対してレベル反転し皮ポートセレクシ１ン傷ＱＰＳ、
が第３トランジスメ２３−］のゲートに印加さｎる。つ
ｔり、＠ｌおよび藁２トランジスタ２Ｊ−】および２２
−１と嘉３トランジスタ２３−１とは相互に相補的にオ
ンとなる。 なおボートセレクション信号Ｐ　Ｓ、、　（Ｐ　Ｓ、）
〜Ｐ８ｎ（ＰＳ、、）が順次タイミングをずらして選択
されることは５１１図の場合と変わら碌い。 今、仮りにチャネル１２’−１が選択されたタイミング
にあるとすると、ポー信号レクシ１ン化号ＰＳｌが％Ｈ
’（ｈｉｇｈ）レベル（他の信号ＰＳ０．ＰＳ２〜ｐＳ
ｒ１は全て％Ｌ“レベル）であり、反転偶のホードセレ
クション化Ｑ　ＰＳ、ｉｆ　’　Ｌ″レベルｆｔ［）＠
Ｑｐｓ９．　ｐｓ２〜ＰＳｎは全ｉ’Ｈ’）である、こ
のような状態において、今遇択さｎているチャネル１２
′−１における１Ｋ３）ランジスク２３−１はオフであ
り、今オンとなっているＳｇｌおよび累２トランジスタ
２１−１および２２−１を通して、ボート１４−１から
の情報人力をノードＮへ転送する。 このとき、池■ナヤ坏ルｌ　２’−０，Ｊ　２’−２〜
１２’−ｎについて見ると、第１および第２トランジス
タ間におけるそれぞれの導＋１ｌＪ３−０．１３−２〜
１３−ｎの電位は強制的にアースレベルてクランプされ
る。なぜなら各第１．第２トランジスタがオフ、各第３
トランジスタがオンだからである。このように強制的に
クラップしたアースレベルが他の選択チャネルＫＮり込
むことを防止するために各チャネルＫＷ２）ランジヌタ
（２２）が必要である。かくの如く、非選択チャネルの
導線がアースレベルにクラップされることは、これら非
選択のボート１４−０．１４−２〜ｌ４−ｎＫ如何なる
信号が印加されようと、ノードＮまでてはその影響が伝
わらないことを意味する。 上述したポートセレクシ曹ン信号およびその反転側のボ
ートセレクション信号のレベル関係からして、例１えば
チャネル１２’−１に着目すると、その周囲にある導ｌ
１１３−０およびｌ３−２等がアースレベルに固定であ
シ、その周囲にあるゲート配＠２４−０．２４−２等が
１Ｌルベルに固定、自己のゲート配線２４−１が″Ｈル
ベルに固定でおるから、当該チャネルｌ　２’−１は電
位的に全く固定の曙境に１かれることになる。このこと
は選択されたチャネルの全てに当てはまる。かぐして情
報入力は、与えられたレベルそのｉｔで、何らのレベル
変動を受けることなく、ノードＮに至る。 （７）発明の詳細 な説明したように本発明によれば、複数のチャネルが順
−次択一的にアクティブになる入力＠路において、選択
チャネルの情報入力が、他の非選択チャネルから何ら影
響を受けることなく正しいレベルをそのまま所定の回路
に転送できるという利点？備えた入力回路が実現される
。

【図面の簡単な説明】

４１図は従来の入力回路の一構成例を示す回路図、娼２
図は本発明に基づく入力回路の一実施例を示すＬｇｌ路
図である。 、：１ １１’・・・・・・入力回路、１２′□−□〇〜１２’
−ａ・・・・・・チャネル、１３−０〜１３−　ｎ−−
−−−−導線、１４−０〜１４−ｎ・・・・・・ボート
、１７・・・・・・所定の回路、２１−θ〜２１−ｎ・
・・・・・５１１ｍ１）クンジスタ、２２−Ｏ〜２２−
ｎ・・・・・・第２トランジスタ、２３−Ｏ〜２３−ｎ
・・・・・・第３トランジスタ、２４−０〜２４−ｎ−
ゲート配線、ＰＳｏ−ＰＳｎ・・・・・・ボートセレク
ション信号、ｐｓｏ−ｐｓｎ・・・・・・反転−〇ポー
トモレクシ１ン信号。 特許出願人 富士通株式会社 特許出願代理人 弁理士　青　木　　　　朗 弁理士　西　舘　和　之 １、□ 弁理士　円　　１）　幸　　男　　　　　゛弁理士　山
　口　昭　之 第１図 ６−ｎ 第２図 １１）−Ｊｌ 手続補正書 昭和５８年　を月１日 特許庁長官若杉和夫　殿 １、事件の表示 昭和５７年　特許願　　第５１１４３　　号２、発明の
名称 入力回路 ３、補正をする者 事件との関係　　特許出願人 名称　（５２２）富士通株式会社 ４、代理人 ５、補正の対象 （１）　　明細書の「％許晴求の範囲」の嶺（２）明細
書の「発明の詳細な説明」の−６、補正の内容 （１）明ａ１１の「特許請求の範囲」の―を別紙のとお
Ｖ補正し１す。 （２）明細書の「発明の詳細な説明」の欄を次のとおり
補正しｌす。 Ｍ７１ｊ４第１６行目〜＃Ｉ８膚第１行目「上記目的を
達成するため本発明は、・・・ｔ％黴とするものである
。」會削除し、下記の文章に置き換え了す。 「上記目的を達成する沈めに不発ｆＩＡは、入力端子と
所定の回路間の導線に厘タリに挿入され次第１のトラン
ジスタおよび第２のトランジスタと、該Ｍｌおよび第２
のトランジスタの間の導線のｉ位七基準電位にクラン１
するための楽３のトランジスタとｔ具鋼し、前に２第１
および第２のトランジスタとＷｕ紀第３のトランジスタ
とｔ相補的に導通させる様にし九ことｔ％黴とするもの
である。」 ７、添付沓脂の目録 補正％許梢求の範囲　　　　　　　　１通２、％Ｉｆｆ
：ｉ＊求の範囲 １、入力端子と所定の回路間の導線に直列に挿入さｎ次
第１のトランジスタおよび第２のトランジスタと、該第
１および第２のトランジスタの関０４Ｎのｔ位に基準電
位にクランプする之めの第３のトランジスタとｔ具漏し
、前記第１および第２のトランジスタと前記第３のトラ
ンジスタと會相禰的に導通させる様にし九〇とｋｔ＃黴
とする入力回路。

Claims (1)

【特許請求の範囲】
1. １、　各々がボートを有し咎々が４線を介し、て所足の
   回路に択一的に接続され１ゴつ相互に略峠ピッチで平行
   して配設される検数のチャオルからなる入力−１絡にお
   いて、名＠ＩＩ記複数のチャネルは、前Ｖボートおよび
   ＩＩＦＦｆｒ足の回路にそれぞれ近接して設けられ且つ
   前記４線に内列に挿入される第１トランジスタおよび第
   ２トランジスタと、該第１および第２トランジスタの中
   間にある１１１ｔ４線とアースの間に接続される￥３ト
   ランジスタと、前Ｆ導線に平行し７て前記第１および第
   ２トランジスタの谷ゲート間に布線されるゲート配線と
   を肩してなり、前記第１および第２トランジスタと前記
   第３トランジスタは相互に相捕的にオンとなることを％
   像とする入力（ロ）路。