DE102012109319A1 - Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben - Google Patents

Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102012109319A1
DE102012109319A1 DE102012109319.9A DE102012109319A DE102012109319A1 DE 102012109319 A1 DE102012109319 A1 DE 102012109319A1 DE 102012109319 A DE102012109319 A DE 102012109319A DE 102012109319 A1 DE102012109319 A1 DE 102012109319A1
Authority
DE
Germany
Prior art keywords
metal
bump
solder
trace
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012109319.9A
Other languages
English (en)
Other versions
DE102012109319B4 (de
Inventor
Meng-Tse Chen
Wei-Hung Lin
Chin-Wei Lin
Ming-Da Cheng
Chung-Shi Liu
Kuei-Wei Huang
Hui-min Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102012109319A1 publication Critical patent/DE102012109319A1/de
Application granted granted Critical
Publication of DE102012109319B4 publication Critical patent/DE102012109319B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Ein Bauelement umfasst eine erste Baugruppenkomponente und eine erste Metallbahn und eine zweite Metallbahn auf einer Oberseite der ersten Baugruppenkomponente. Das Bauelement enthält ferner eine dielektrische Maskenschicht, die die Oberseite der ersten Baugruppenkomponente, die erste Metallbahn und die zweite Metallbahn bedeckt, wobei die dielektrische Maskenschicht eine Öffnung darin aufweist, die die erste Metallbahn freilegt. Das Bauelement enthält auch eine zweite Baugruppenkomponente und ein Interconnect, das auf der zweiten Baugruppenkomponente ausgebildet ist, wobei das Interconnect einen Metall-Bump und einen auf dem Metall-Bump ausgebildeten Löt-Bump aufweist, wobei der Löt-Bump die erste Metallbahn in der Öffnung der dielektrischen Maskenschicht kontaktiert.

Description

  • HINTERGRUND
  • Bump-on-Trace(BOT)-Strukturen werden in Flip-Chip-Baugruppen verwendet, wo Metall-Bumps (Lötkugeln) auf Metallbahnen in Baugruppenträgern direkt geklebt (gebondet), statt auf Metall-Pads in herkömmlichen Baugruppenbondingsystem geklebt werden. Die BOT-Strukturen erleichtern kleinere Chip-Flächen und die Herstellkosten der BOT-Strukturen sind im Vergleich zu herkömmlichen Baugruppenbondingsystemen geringer. Die BOT-Strukturen erzielen im wesentlichen dieselbe Zuverlässigkeit wie die herkömmlichen Bondstrukturen, die auf Metall-Pads basieren.
  • Bei Verwendung einer BOT-Struktur werden die Metall-Bumps auf die Metallbahnen auf dem Baugruppenträger durch einen Reflow-Prozess gelötet. Die Metall-Bumps sind jedoch typischerweise breiter als die Metallbahnen und somit kann sich das Lot, das die Metall-Bumps an die Metallbahnen klebt (bonded), verschieben. Es können sich mehrere Probleme aus der Metall-Bump-Verschiebung ergeben. Zum Beispiel können Löt-Bumps brechen oder eine Brücke zu benachbarten Metallbahnen bilden, speziell an der Stelle von minimalem Abstand von Bump zu Bahn (minimum bump to trace location), wodurch ein Bauelementdefekt verursacht wird. Ferner können sich die Löt-Bumps verschieben und eine Brücke zu benachbarten Metallbahnen aufgrund des Missverhältnisses des thermischen Ausdehnungskoeffizienten (Coefficient of Thermal Expansion (CTE)) zwischen dem Baugruppenträger und dem Chip bilden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Ausführungsformen der vorliegenden Offenbarung werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen am besten verständlich sein. Es ist darauf hinzuweisen, dass gemäß der gängigen Praxis in der Industrie zahlreiche Merkmale bzw. Strukturen nicht maßstabsgerecht gezeichnet sind. In der Tat können die Abmessungen der zahlreichen Merkmale bzw. Strukturen für eine klare Erläuterung vergrößert oder verringert sein.
  • 1 zeigt ein Ablaufdiagramm eines Verfahrens zur Fertigung einer Bump-on-Trace-Struktur gemäß zahlreichen Ausführungsformen der vorliegenden Offenbarung.
  • 2–5 zeigen Querschnittsansichten eines Teils einer Bump-on-Trace-Struktur in zahlreichen Fertigungsstadien gemäß zahlreichen Ausführungsformen der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden Beschreibung werden spezielle Details dargelegt, um für ein umfassendes Verständnis der Ausführungsformen der vorliegenden Offenbarung zu sorgen. Ein Fachmann auf dem Gebiet wird jedoch erkennen, dass Ausführungsformen der Offenbarung ohne diese speziellen Details in die Praxis umgesetzt werden können. In einigen Fällen werden allgemein bekannte Strukturen und Prozesse nicht im Detail beschrieben, um Ausführungsformen der vorliegenden Erfindung nicht unnötig unklar zu machen.
  • Bezugnahme in dieser Beschreibung auf „eine (1) Ausführungsform“ oder „eine Ausführungsform“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der vorliegenden Offenbarung enthalten ist. Somit beziehen sich nicht alle der Phrasen „bei/in einer (1) Ausführungsform“ oder „bei/in einer Ausführungsform“ an zahlreichen Stellen in der gesamten Beschreibung auf dieselbe Ausführungsform. Ferner können die besonderen Merkmale, Strukturen oder Eigenschaften in irgendeiner geeigneten Weise in einer oder mehreren Ausführungsformen kombiniert werden. Es versteht sich, dass die folgenden Figuren nicht maßstabsgerecht gezeichnet sind; vielmehr sollen diese Figuren nur zur Erläuterung dienen.
  • 1 zeigt ein Ablaufdiagramm eines Verfahrens 2 zur Fertigung einer Bump-on-Trace-Struktur gemäß zahlreichen Aspekten der vorliegenden Offenbarung. Unter Bezugnahme auf 1 enthält das Verfahren 2 Block 4, in dem eine erste Baugruppenkomponente bereitgestellt wird. Die erste Baugruppenkomponente weist eine erste Metallbahn und eine zweite Metallbahn auf, die auf einer Fläche der ersten Baugruppenkomponente ausgebildet sind. Das Verfahren 2 enthält Block 6, in dem eine Lötmaskenschicht (solder mask layer) über der ersten Baugruppenkomponente ausgebildet wird, um eine Oberseite derselben, die erste Metallbahn und die zweite Metallbahn zu bedecken. Das Verfahren 2 enthält Block 8, in dem eine Öffnung in der Lötmaskenschicht zum Freilegen der ersten Metallbahn ausgebildet wird. Das Verfahren 2 enthält Block 10, in dem eine zweite Baugruppenkomponente bereitgestellt wird. Die zweite Baugruppenkomponente wird über der ersten Baugruppenkomponente angeordnet, wobei die zweite Baugruppenkomponente ein Interconnect mit einem Metall-Bump und einem an den Metall-Bump geklebten Löt-Bump aufweist. Das Verfahren 2 enthält Block 12, in dem der Löt-Bump mit der ersten Metallbahn in der Öffnung der Lötmaskenschicht kontaktiert wird.
  • Es versteht sich, dass zusätzliche Prozesse vor, während oder nach den in 1 gezeigten Blöcken 4–12 durchgeführt werden können, um die Fertigung der Bump-on-Trace-Struktur abzuschließen, aber diese zusätzlichen Prozesse hierin der Klarheit halber nicht erörtert werden.
  • Die 2–5 zeigen Querschnittsansichten eines Teils einer Bump-on-Trace-Baugruppenstruktur in diversen Fertigungsstadien gemäß zahlreichen Ausführungsformen des
  • Verfahrens 2 von 1. Ein Fachmann würde verstehen, dass die 2–5 zum besseren Verständnis der erfinderischen Konzepte der vorliegenden Offenbarung vereinfacht worden sind.
  • 2 zeigt eine Querschnittsansicht einer Bump-on-Trace-Baugruppenstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Bump-on-Trace-Baugruppenstruktur enthält eine erste Baugruppenkomponente 20. Die erste Baugruppenkomponente 20 kann ein Baugruppenträger sein und wird somit nachfolgend alternativ als ein Baugruppenträger 20 bezeichnet. Alternativ kann die erste Baugruppenkomponente 20 ein Halbleitersubstrat, wie zum Beispiel Siliziumsubstrat sein, obwohl sie andere Halbleitermaterialien, einen Wafer, Interposer oder einen anderen Typ von Baugruppenkomponente enthalten kann. Eine Vielzahl von Kügelchen 30, die an einer Unterseite des Baugruppenträgers 20 angebracht ist, kann eine Kügelchen-Gittermatrix (Ball Grid Array (BGA)) zur Verbindung mit einer anderen Baugruppenkomponente bilden.
  • Auf einer Fläche des Baugruppenträgers 20 sind Metallbahnen 40 ausgebildet. Die Metallbahnen 40 können zum Erweitern der Anschlussfläche eines Chips (die) dienen. Die Breite oder der Durchmesser der Bahn kann in etwa dieselbe bzw. derselbe wie der Durchmesser einer Lötkugel (oder eines Löt-Bumps) sein oder kann bis zu zwei- bis viermal schmaler als der Durchmesser der Lötkugel (oder des Löt-Bumps) sein. Zum Beispiel kann die Metallbahn 40 eine Linienbreite zwischen etwa 10 μm und 40 μm und einen Bahnabstand (trace pitch) P zwischen etwa 30 μm und 70 μm aufweisen. Die Metallbahn 40 kann eine konische Gestalt aufweisen und in Gestalt einer geraden Linie, einer gebogenen Linie oder einer gekrümmten Linie vorliegen. Ein Ende der Metallbahn 40 kann eine andere Gestalt gegenüber dem Körper der Metallbahn aufweisen. Der Metallbahnkörper kann eine im wesentlichen konstante Dicke aufweisen. Die Metallbahn 40 kann eine wesentlich größere Länge als der Durchmesser einer Lötkugel (oder eines Löt-Bumps) aufweisen. 2 zeigt auch benachbarte Metallbahnen 45, die nebeneinander oder benachbart zu Metallbahn 40 ausgebildet sind. Der Raum zwischen der Metallbahn 40 und der Nachbarbahn 45 kann zwischen etwa 10 μm und 40 μm betragen. Somit können mehrere Metallbahnen 40 und 45 auf dem Baugruppenträger 20 vorhanden sein.
  • Die Metallbahnen 40 und 45 können leitfähige Materialien, wie zum Beispiel Kupfer, Kupferlegierung, Aluminium, Aluminiumlegierung oder andere leitfähige Materialien, wie zum Beispiel Wolfram, Wolfram, Nickel, Palladium, Gold, Metallsilizide und/oder Legierungen derselben, aufweisen.
  • Ein Lötflussmittel (nicht gezeigt) kann auf die Metallbahnen 40 und 45 aufgetragen werden. Das Flussmittel dient hauptsächlich dazu, den Fluss von Lötmittel zu unterstützen, so dass ein später ausgebildeter Löt-Bump (oder Lötkugel) elektrischen Kontakt mit den Metallbahnen 40 auf dem Baugruppenträger herstellt, um Elektrizität zwischen der Metallbahn und dem Löt-Bump zuverlässig zu leiten. Das Lötflussmittel kann mit irgendeinem einer Vielzahl von Verfahren, die Bürsten und Sprühen einschließen, aufgetragen werden.
  • Unter weiterer Bezugnahme auf 2 enthält die Bump-on-Trace-Baugruppenstruktur eine dielektrische Maskenschicht 50, die auf einer Oberseite des Baugruppenträgers 20, der Metallbahn 40 und der benachbarten Metallbahn 45 ausgebildet ist. Die dielektrischen Lötmaskenschicht 50 kann eine Lötmaskenschicht bzw. Lötstoppschicht (Solder Mask Layer) sein und wird somit nachfolgend alternativ als eine Lötmaskenschicht bezeichnet. Die Lötmaskenschicht 50 kann mehrere Funktionen durchführen, die Bereitstellen einer elektrischen Isolierung zwischen den Metallbahnen auf dem Träger, von chemischem oder Korrosionswiderstand oder -schutz, mechanischem Halt für die Bump-on-Trace-Strukturen und verbesserte dielektrische Zuverlässigkeit einschließen. Wie unten erläutert werden wird, verhindert die Lötmaskenschicht 50 auch, dass Löt-Bumps 90 (in 4 gezeigt) eine Brücke zu einer benachbarten Metallbahn 45 bilden, die das Ergebnis einer Metall-Bump-Verschiebung oder eines Missverhältnisses bezüglich des thermischen Ausdehnungskoeffizienten (CTE) zwischen dem Baugruppenträger 20 und einer anderen Baugruppenkomponente, wie zum Beispiel Bauelementchip 70 (siehe 4) sein kann.
  • Die Lötmaskenschicht 50 kann in einem einzigen Schritt, durch Screeming eines nassen Films auf der Oberfläche des Baugruppenträgers 20 und danach Trocknen des nassen Films durch Ofenbacken ausgebildet werden. Die Dicke der Lötmaskenschicht 50 kann etwa 30 bis 40 Mikron (typischerweise etwa 35 Mikron) betragen. Die Lötmaskenschicht 50 kann ein Polymer, Epoxid und/oder dielektrisches Material, das mit dem Lötmittel nicht reagiert, umfassen.
  • In der Lötmaskenschicht können Öffnungen ausgebildet werden, um ausgewählte Metallbahnen zum Bonden an ein Interconnect, wie zum Beispiel Löt-Bumps 90 (siehe 4), freizulegen. Gemäß einer Ausführungsform, die in 3 gezeigt ist, können Öffnungen 60 in der Lötmaskenschicht 50 ausgebildet sein, um Metallbahnen 40 freizulegen, aber benachbarte Metallleitungen 45 nicht freizulegen. Es versteht sich, dass irgendeine Anzahl und/oder Kombination von Öffnungen in der Lötmaskenschicht ausgebildet werden kann, durch die jeweilige Metallbahnen freigelegt werden. In einer Ausführungsform ist die Lötmaskenschicht 50 aus einem fotostrukturierbaren Material konstruiert und durch Fotolackstrukturierungstechniken strukturiert, um Öffnungen 60 zu bilden. In einigen Ausführungsformen sind die Öffnungen 60 durch Laserbohren der Lötmaskenschicht 50 ausgebildet. Die Öffnung 60 kann groß genug sein, so dass ein Interconnect, wie zum Beispiel Löt-Bump 90, auf der in der Öffnung enthaltenen Metallbahn 40 direkt angelegt werden kann. Zum Beispiel kann die Öffnung 60 eine Größe aufweisen, die im wesentlichen einem Durchmesser eines Löt-Bumps 90 gleicht. Eine breitere Öffnung zur Aufnahme des Löt-Bumps 90 kann die Verbindungsstärke zwischen dem Löt-Bump und der Bahn erhöhen. Die Größe der Öffnung ist flexibel und kann sich mit der Größe des zum Verbinden mit der jeweiligen Metallbahn verwendeten Löt-Bumps ändern.
  • Nunmehr unter Bezugnahme auf 4 enthält die Bump-on-Trace-Baugruppenstruktur eine zweite Baugruppenkomponente 70, wobei die erste Baugruppenkomponente 20 durch Löt-Bumps 90 an die zweite Baugruppenkomponente 70 geklebt (gebondet) ist. Die zweite Baugruppenkomponente 70 kann ein Bauelementchip sein, der darin aktive Bauelemente enthält, und wird somit nachfolgend alternativ als Bauelementchip 70 bezeichnet.
  • Bauelementchip 70 kann ein Speicherchip oder irgendein anderer funktionaler Chip sein. Alternativ kann die erste Baugruppenkomponente 20 ein Substrat bzw. Träger, ein Wafer, ein Interposer oder ein anderer Typ von Baugruppenkomponente sein.
  • Der Bauelementchip 70 wird umgedreht, um zum Baugruppenträger 20 für eine Verbindung mit dem Baugruppenträger 20 durch eine Vielzahl von Interconnects 75 zu zeigen. Jedes der Vielzahl von Interconnects 75 umfasst einen Metall-Bump 80 und einen Löt-Bump 90 in mindestens einer Ausführungsform. In anderen Ausführungsformen umfassen die Interconnects andere Verbindungselemente. Die Interconnects 75 können in einer Vielzahl von Gestaltungen, wie zum Beispiel in Gestalt eines Kreises, eines Achtecks, eines Rechtecks, eines länglichen Sechsecks mit zwei Trapezen an gegenüberliegenden Enden des länglichen Sechsecks, eines Ovals, einer Raute oder dergleichen, ausgebildet sein.
  • Der Metall-Bump 80 kann einen Copper-Pillar-Bump aufweisen. Das Pillar-Bump-Material sollte jedoch nicht auf nur Kupfer beschränkt sein. Beispiele für andere Materialien, die für den Metall-Bump 80 geeignet sind, schließen Aluminium, Aluminium/Silizium/Kupferlegierung, Titan, Titannitrid, Wolfram, Polysilizium, Metallsilizid (wie zum Beispiel Nickelsilizid, Kobaltsilizid, Wolframsilizid, Tantalsilizid, Titansilizid, Platinsilizid, Palladiumsilizid oder Kombinationen derselben), Kupfer, Kupferlegierung, Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram, Polysilizium und Kombinationen derselben ein.
  • Wie in 5 gezeigt ist, wird ein Metall-Bump 80 positioniert, um über der Metallbahn 40 (mit einem minimalen Abstand 95 von Bump zu Bahn zu einer Seite der benachbarten Metallbahn 45) auf dem Baugruppenträger 20 zu liegen, um zu ermöglichen, dass der Löt-Bump 90 die Metallbahn 40 in der Öffnung 60 kontaktiert und eine Bump-on-Trace-Verbindung bildet. In zumindest einer Ausführungsform kann der Löt-Bump 90 auf dem Metall-Bump 80 zum Beispiel durch Plattierung (plating) einer Lötschicht auf dem Metall-Bump 80 und danach Anwenden von Wärme für Reflow der Lötschicht ausgebildet werden.
  • In mindestens einer Ausführungsform kann die Wärme eine Temperatur von ungefähr 220 ° C aufweisen. Die Lötschicht kann Blei enthalten oder bleifrei sein. Beispiele für Lötmaterialien schließen Zinn, Kupfer, Silber, Wismut, Indium, Zink, Antimon, Sn-Ag-Cu, Ag-Cu-Zn und Sn-Ag-Cu-Mn und Legierungen mit Bahnen aus anderen Metallen ein. In mindestens einer Ausführungsform, in der der Löt-Bump 90 ein Zinn-Löt-Bump ist, kann der Löt-Bump 90 durch anfängliches Ausbilden einer Schicht aus Zinn durch Verfahren, wie zum Beispiel Verdampfung, Elektroauflage (Electroplating), Drucken, Lötmitteltransfer oder Kugelplatzierung, mit einer Dicke von zum Beispiel ungefähr 15 μm und danach Durchführen eines Reflow zur Gestaltung des Materials in einer gewünschten Bump-Gestalt gebildet werden. Alternativ kann jedes geeignetes Verfahren zur Erzeugung des Löt-Bumps 90 verwendet werden.
  • Unter nochmaliger Bezugnahme auf 4 ist ein Spalt 95 zwischen dem Metall-Bump 80 und der benachbarten Bahn 45 die minimale Bump-zu-Bahn-Entfernung, die ausreicht, um einen Schutz vor Kurzschluss zu liefern. Jedoch tritt häufig an der Stelle des minimalen Abstands zwischen Bump und Bahn eine Brückenbildung des Löt-Bumps zu einer benachbarten Metallbahn auf. Die Lötmaskenschicht 50 begrenzt den Löt-Bump 90 in der Öffnung 60 für einen Kontakt mit der Metallbahn 40 und verhindert, dass der Löt-Bump 90 eine benachbarte Metallbahn, wie die benachbarte Metallbahn 45, kontaktiert. Die Öffnung 60 definiert auch eine Kontur des geschmolzenen Lötmittels an der Metallbahn 40 und der Lötmittelfluss wird durch die Lötmaskenschicht 50 zum Beispiel durch die Breite der Öffnung 60 in der Lötmaskenschicht 50 begrenzt.
  • Nach dem Bonden des Bauelementchips 70 an dem Bauelementträger 20 kann eine Unterfüllung (Underfill) (z. B. ein hitzehärtbares Epoxid) oder eine Formunterfüllung (Mold Underfill (MUF)) (nicht gezeigt) in dem Raum zwischen dem Baugruppenträger 20 und dem Bauelementchip 70 abgegeben werden und die Metallbahnen 40 und 45 kontaktieren. Die Unterfüllung erzeugt eine mechanisch sowie elektrisch gebondete Halbleiterchipanordnung.
  • Die in den 2–5 gezeigten Bump-on-Trace-Baugruppenstrukturen dienen nur zu Darstellungszwecken und nicht als Begrenzung. Es können zusätzliche Ausführungsformen ins Auge gefasst werden.
  • Vorteile von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung können einen oder mehrere der Folgenden einschließen.
  • Bei einer oder mehreren Ausführungsformen verhindert die Lötmaskenschicht, dass Bumps eine Brücke zu einer benachbarten Metallbahn an einer Stelle des minimalen Abstands zwischen Bump und Bahn bilden, die das Ergebnis einer Metallbahn-Verschiebung oder eines Missverhältnisses der thermischen Ausdehnungskoeffizienten (CTE) zwischen einer ersten Baugruppenkomponente und einer zweiten Baugruppenkomponente sein kann.
  • Bei einer oder mehreren Ausführungsformen reduziert die Bump-on-Trace-Struktur das Risiko einer Lötmittelbrückenbildung.
  • Bei einer oder mehreren Ausführungsformen können Fine-Pitch-Metall-Bumps in Bump-on-Trace-Baugruppenstrukturen erzielt werden.
  • Bei einer oder mehreren Ausführungsformen sorgt die Lötmaskenschicht für elektrische Isolierung zwischen den Metallbahnen auf dem Träger, chemischen und Korrosionswiderstand oder -schutz, mechanischen Halt für die Bump-on-Trace-Strukturen und verbesserte dielektrische Zuverlässigkeit.
  • Die vorliegende Offenbarung hat zahlreiche beispielhafte Ausführungsformen beschrieben. Gemäß einer Ausführungsform enthält ein Bauelement eine erste Baugruppenkomponente. Eine erste Metallbahn und eine zweite Metallbahn sind auf einer Fläche der ersten Baugruppenkomponente ausgebildet. Eine dielektrische Maskenschicht bedeckt eine Oberseite der ersten Baugruppenkomponente, die erste Metallbahn und die zweite Metallbahn, wobei die dielektrische Maskenschicht eine Öffnung darin aufweist, die die erste Metallbahn freilegt. Das Bauelement enthält ferner eine zweite Baugruppenkomponente und ein auf der zweiten Baugruppenkomponente ausgebildetes Interconnect. Das Interconnect enthält einen Metall-Bump und einen Löt-Bump, wobei der Löt-Bump auf dem Metall-Bump ausgebildet ist. Der Löt-Bump kontaktiert die erste Metallbahn in der Öffnung der dielektrischen Maskenschicht.
  • Gemäß einer weiteren Ausführungsform enthält eine Bump-on-Trace-Baugruppenstruktur eine erste Baugruppenkomponente. Eine erste Metallbahn und eine zweite Metallbahn sind auf einer Fläche der ersten Baugruppenkomponente ausgebildet. Eine Lötmaskenschicht bedeckt eine Oberseite der ersten Baugruppenkomponente, die erste Metallbahn und die zweite Metallbahn, wobei die Lötmaskenschicht eine Öffnung darin aufweist, die die erste Metallbahn freigibt. Die Bump-on-Trace-Baugruppenstruktur enthält ferner eine zweite Baugruppenkomponente, die über der ersten Baugruppenkomponente angeordnet ist. Die zweite Baugruppenkomponente enthält ein Interconnect mit einem Copper-Pillar-Bump und einem Löt-Bump, wobei der Löt-Bump an den Copper-Pillar-Bump gebondet ist. Der Löt-Bump kontaktiert die erste Metallbahn in der Öffnung der dielektrischen Maskenschicht.
  • Gemäß einer weiteren Ausführungsform enthält ein Verfahren zur Herstellung eines Bauelements: Bereitstellen einer ersten Baugruppenkomponente mit einer ersten Metallbahn und einer auf einer Fläche der ersten Baugruppenkomponente ausgebildeten zweiten Metallbahn. Eine Lötmaskenschicht wird ausgebildet, um eine Oberseite der ersten Baugruppenkomponente, die erste Metallbahn und die zweite Metallbahn zu bedecken. Eine Öffnung wird in der Lötmaskenschicht ausgebildet, um die erste Metallbahn freizulegen. Eine zweite Baugruppenkomponente wird über der ersten Baugruppenkomponente angeordnet, wobei die zweite Baugruppenkomponente ein Interconnect mit einen Metall-Bump und einem Löt-Bump enthält, wobei der Löt-Bump an den Metall-Bump gebondet ist. Der Löt-Bump wird mit der ersten Metallbahn in der Öffnung der Lötmaskenschicht in Kontakt gebracht.
  • In der vorangegangenen ausführlichen Beschreibung sind spezielle beispielhafte Ausführungsformen beschrieben worden. Es wird jedoch für einen Fachmann auf dem Gebiet ersichtlich sein, dass zahlreiche Modifikationen, Strukturen, Prozesse und Änderungen daran vorgenommen werden können, ohne aus dem breiteren Geist und Umfang der vorliegenden Offenbarung zu gelangen. Die Beschreibung und die Zeichnungen sollen dementsprechend als erläuternd und nicht als beschränkend angesehen werden. Es versteht sich, dass Ausführungsformen der vorliegenden Offenbarung zahlreiche andere Kombinationen und Umgebungen verwenden können und Änderungen oder Modifikationen innerhalb des Umfangs der Ansprüche unterliegen können.

Claims (13)

  1. Bauelement, umfassend: eine erste Baugruppenkomponente; eine erste Metallbahn und eine zweite Metallbahn auf einer Oberseite der ersten Baugruppenkomponente; eine dielektrische Maskenschicht, die eine Oberseite der ersten Baugruppenkomponente, die erste Metallbahn und die zweite Metallbahn bedeckt, wobei die dielektrische Maskenschicht eine Öffnung darin aufweist, die erste Metallbahn freilegt, aber nicht die zweite Metallbahn; eine zweite Baugruppenkomponente; und ein Interconnect, das auf der zweiten Baugruppenkomponente ausgebildet ist, wobei das Interconnect einen Metall-Bump und einen auf dem Metall-Bump ausgebildeten Löt-Bump aufweist, wobei der Löt-Bump die erste Metallbahn in der Öffnung der dielektrischen Maskenschicht kontaktiert.
  2. Bauelement nach Anspruch 1, wobei die dielektrische Maskenschicht eine Lötmaskenschicht aufweist.
  3. Bauelement nach Anspruch 1 oder 2, wobei der Metall-Bump einen Copper-Pillar-Bump umfasst.
  4. Bauelement nach einem der vorangehenden Ansprüche, ferner umfassend eine Unterfüllung in einem Raum zwischen der ersten Baugruppenkomponente und der zweiten Baugruppenkomponente.
  5. Bump-on-Trace-Baugruppenstruktur, umfassend: eine erste Baugruppenkomponente; eine erste Metallbahn und eine zweite Metallbahn, die auf einer Oberseite der ersten Baugruppenkomponente ausgebildet sind; eine Lötmaskenschicht, die die Oberseite der ersten Baugruppenkomponente, die erste Metallbahn und die zweite Metallbahn bedeckt, wobei die Lötmaskenschicht eine Öffnung darin aufweist, die die erste Metallbahn freilegt; und eine zweite Baugruppenkomponente, die über der ersten Baugruppenkomponente angeordnet ist, wobei die zweite Baugruppenkomponente ein Interconnect mit einem Copper-Pillar-Bump und einem an den Copper-Pillar-Bump gebondeten Löt-Bump aufweist, wobei der Löt-Bump die erste Metallbahn in der Öffnung der dielektrischen Maskenschicht, aber nicht die zweite Metallbahn kontaktiert.
  6. Bump-on-Trace-Struktur nach Anspruch 5, oder Bauelement nach einem der Ansprüche 1 bis 4, wobei die erste Baugruppenkomponente einen Baugruppenträger aufweist und die zweite Baugruppenkomponente einen Bauelementchip aufweist.
  7. Bump-on-Trace-Struktur nach Anspruch 5 oder 6 oder Bauelement nach einem der Ansprüche 1 bis 4, wobei die ersten und zweiten Metallbahnen ein Material aufweisen, das aus der Gruppe ausgewählt ist, die aus Kupfer, Kupferlegierung, Aluminium, Aluminiumlegierung, Wolfram, Wolframlegierung, Nickel, Nickellegierung, Palladium, Palladiumlegierung, Gold und Legierung derselben besteht.
  8. Bump-on-Trace-Struktur nach einem der Ansprüche 5 bis 7 oder Bauelement nach einem der Ansprüche 1 bis 4, wobei die zweite Metallbahn benachbart zur ersten Metallbahn ist.
  9. Bump-on-Trace-Struktur oder Bauelement nach Anspruch 8, wobei die zweite Metallbahn im wesentlichen parallel zur ersten Metallbahn ist.
  10. Bump-on-Trace-Struktur oder Bauelement nach Anspruch 8, wobei die erste Metallbahn eine Gestalt aufweist, die aus der Gruppe ausgewählt ist, die aus einer geraden Linie, einer gebogenen Linie und einer gekrümmten Linie besteht.
  11. Bump-on-Trace-Struktur nach einem der Ansprüche 5 bis 10 oder Bauelement nach Anspruch 2, wobei die Lötmaskenschicht ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus Polymer, Epoxid, Dielektrikum und Kombinationen derselben besteht.
  12. Verfahren zur Herstellung eines Bauelements, umfassend: Bereitstellen einer ersten Baugruppenkomponente mit einer ersten Metallbahn und einer zweiten Metallbahn, die auf einer Fläche der ersten Baugruppenkomponente ausgebildet sind; Ausbilden einer Lötmaskenschicht zum Bedecken einer Oberseite der ersten Baugruppenkomponente, der ersten Metallbahn und der zweiten Metallbahn; Ausbilden einer Öffnung in der Lötmaskenschicht zum Freilegen der ersten Metallbahn; Bereitstellen einer zweiten Baugruppenkomponente, die über der ersten Baugruppenkomponente angeordnet ist, wobei die zweite Baugruppenkomponente ein Interconnect mit einem Metall-Bump und einem an den Metall-Bump gebondeten Löt-Bump aufweist; und Kontaktieren des Löt-Bumps mit der ersten Metallbahn in der Öffnung der Lötmaskenschicht.
  13. Verfahren nach Anspruch 12, ferner gekennzeichnet durch mindestens eines der folgenden Merkmale: – die Öffnung in der Lötmaskenschicht wird durch Laserbohren der Lötmaskenschicht oder Photolithographie ausgebildet; – das Bonden des Löt-Bumps an dem Metall-Bump wird durch Plattieren einer Lötschicht auf dem Metall-Bump und dann Aufschmelzen der Lötschicht ausgebildet; und – das Kontaktieren des Löt-Bumps mit der ersten Metallbahn umfasst Schmelzen des Löt-Bumps zur Bildung von Lötmittel zum Kontaktieren der ersten Metallbahn, wobei die Lötmaskenschicht das Lötmittel in der Öffnung begrenzt und die Öffnung die Kontur des geschmolzenen Lötmittels an der ersten Metallbahn definiert.
DE102012109319.9A 2012-07-09 2012-10-01 Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben Active DE102012109319B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/544,783 US10192804B2 (en) 2012-07-09 2012-07-09 Bump-on-trace packaging structure and method for forming the same
US13/544,783 2012-07-09

Publications (2)

Publication Number Publication Date
DE102012109319A1 true DE102012109319A1 (de) 2014-01-09
DE102012109319B4 DE102012109319B4 (de) 2019-07-04

Family

ID=49780616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012109319.9A Active DE102012109319B4 (de) 2012-07-09 2012-10-01 Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (2) US10192804B2 (de)
CN (2) CN103545278A (de)
DE (1) DE102012109319B4 (de)
TW (1) TWI639201B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017088998A1 (de) * 2015-11-27 2017-06-01 Snaptrack, Inc. Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147663B2 (en) 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US10421081B2 (en) * 2014-12-19 2019-09-24 National Technology & Engineering Solutions Of Sandia, Llc Centrifuge with vector-seeking linkage
DE102017210654B4 (de) * 2017-06-23 2022-06-09 Infineon Technologies Ag Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
US11244918B2 (en) * 2017-08-17 2022-02-08 Semiconductor Components Industries, Llc Molded semiconductor package and related methods
US10763131B2 (en) 2017-11-17 2020-09-01 Micron Technology, Inc. Semiconductor device with a multi-layered encapsulant and associated systems, devices, and methods
TWI672820B (zh) * 2018-02-06 2019-09-21 華星光通科技股份有限公司 光接收器及其製備方法
US10825774B2 (en) * 2018-08-01 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package
KR20210034146A (ko) 2019-09-19 2021-03-30 삼성전자주식회사 반도체 패키지
US11631650B2 (en) 2021-06-15 2023-04-18 International Business Machines Corporation Solder transfer integrated circuit packaging

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355933A (ja) * 1991-02-07 1992-12-09 Nitto Denko Corp フリツプチツプの実装構造
US20030218250A1 (en) * 2002-05-27 2003-11-27 Moriss Kung Method for high layout density integrated circuit package substrate
US20100007019A1 (en) * 2008-04-03 2010-01-14 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Composite Bump-on-Lead Interconnection
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908096A (en) * 1988-06-24 1990-03-13 Allied-Signal Inc. Photodefinable interlevel dielectrics
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP3640876B2 (ja) * 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
JP4114483B2 (ja) * 2003-01-10 2008-07-09 セイコーエプソン株式会社 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器
CN2594979Y (zh) * 2003-01-17 2003-12-24 威盛电子股份有限公司 集成电路芯片载板
US8026128B2 (en) * 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20050275096A1 (en) * 2004-06-11 2005-12-15 Kejun Zeng Pre-doped reflow interconnections for copper pads
CN1747157A (zh) * 2004-09-07 2006-03-15 日月光半导体制造股份有限公司 高密度布线的覆晶封装基板
US20090091027A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Semiconductor package having restraining ring surfaces against soldering crack
US7642135B2 (en) * 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US8624374B2 (en) * 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8502377B2 (en) * 2010-08-06 2013-08-06 Mediatek Inc. Package substrate for bump on trace interconnection
TWI451543B (zh) * 2011-03-07 2014-09-01 Unimicron Technology Corp 封裝結構及其製法暨封裝堆疊式裝置
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
CN103904050B (zh) * 2012-12-28 2017-04-19 碁鼎科技秦皇岛有限公司 封装基板、封装基板制作方法及封装结构
US9318411B2 (en) * 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9281297B2 (en) * 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355933A (ja) * 1991-02-07 1992-12-09 Nitto Denko Corp フリツプチツプの実装構造
US20030218250A1 (en) * 2002-05-27 2003-11-27 Moriss Kung Method for high layout density integrated circuit package substrate
US20100007019A1 (en) * 2008-04-03 2010-01-14 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Composite Bump-on-Lead Interconnection
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017088998A1 (de) * 2015-11-27 2017-06-01 Snaptrack, Inc. Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
CN103545278A (zh) 2014-01-29
US20140008786A1 (en) 2014-01-09
US20180337106A1 (en) 2018-11-22
CN110085560A (zh) 2019-08-02
TWI639201B (zh) 2018-10-21
DE102012109319B4 (de) 2019-07-04
US10192804B2 (en) 2019-01-29
TW201403726A (zh) 2014-01-16
US10600709B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE69634813T2 (de) Halbleiter und seine Herstellung
DE60224544T2 (de) Vorrichtung mit elastischen elektrischen anschlüssen, und verfahren zu deren herstellung
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE69022087T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE69021438T2 (de) Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung.
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102012103759B4 (de) Verbindung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011016361A1 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE102009014582A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69836944T2 (de) Verbesserte luftisolierte Kreuzungsstruktur
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE102020135088A1 (de) Halbleitervorrichtung
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R008 Case pending at federal patent court
R019 Grant decision by federal patent court
R020 Patent grant now final