DE60121820T2 - Verfahren zur Herstellung integrierter Schaltungen mit verbesserten Leiterbahnen in sogenannter "Sägebügel"-Form - Google Patents

Verfahren zur Herstellung integrierter Schaltungen mit verbesserten Leiterbahnen in sogenannter "Sägebügel"-Form Download PDF

Info

Publication number
DE60121820T2
DE60121820T2 DE60121820T DE60121820T DE60121820T2 DE 60121820 T2 DE60121820 T2 DE 60121820T2 DE 60121820 T DE60121820 T DE 60121820T DE 60121820 T DE60121820 T DE 60121820T DE 60121820 T2 DE60121820 T2 DE 60121820T2
Authority
DE
Germany
Prior art keywords
integrated circuit
conductor track
semiconductor wafer
section
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60121820T
Other languages
English (en)
Other versions
DE60121820D1 (de
Inventor
Ewald Bergler
Josef Preishuber-Pfluegl
Reinhard Fetzer
Klepzig Haiko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE60121820D1 publication Critical patent/DE60121820D1/de
Publication of DE60121820T2 publication Critical patent/DE60121820T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von integrierten Schaltungen, wobei im Zuge dieses Verfahrens auf einer Halbleiterscheibe eine integrierte Schaltungskonfiguration hergestellt wird und wobei für Testzwecke erforderliche durchtrennbare Leiterbahnen hergestellt werden, die je zwei von der integrierten Schaltungskonfiguration ausgehende Leiterbahnabschnitte aufweisen.
  • Die Erfindung bezieht sich weiterhin auf eine integrierte Schaltung, die eine integrierte Schaltungskonfiguration aufweist und die mit zwei Leiterbahnabschnitten versehen ist, die von der integrierten Schaltungskonfiguration ausgehen und die Bestandteile einer beim Herstellen der integrierten Schaltung für Testzwecke erforderlichen und nach dem Herstellen der integrierten Schaltung durchtrennten Leiterbahn sind.
  • Ein wie vorstehend erwähntes Verfahren und eine wie vorstehend erwähnte integrierte Schaltung sind aus dem Patentdokument DE 42 00 586 A1 bekannt. Bei der mit Hilfe des bekannten Verfahrens hergestellten bekannten integrierten Schaltung besteht das Problem, dass bei der fertiggestellten integrierten Schaltung die zwei Leiterbahnabschnitte, die erstens Bestandteile einer zuvor durchtrennten Leiterbahn darstellen, welche Leiterbahn im Fachjargon häufig als sogenannter Sägebügel bezeichnet wird, und die zweitens von der betreffenden integrierten Schaltungskonfiguration der integrierten Schaltung ausgehen und die drittens je bis zu einer Begrenzungsfläche eines die integrierte Schaltungskonfiguration tragenden Halbleiterscheibenstücks reichen und die viertens beim Herstellen der integrierten Schaltung zum Leiten eines für Testzwecke nützlichen Nutzsignals erforderlich gewesen sind, einfach zugänglich sind. Eine unerwünschte Folge dieser einfachen Zugänglichkeit ist, dass es möglich ist, die zwei Leiterbahnabschnitte mit Hilfe eines leitenden Materials, beispielsweise mit Hilfe eines leitenden Klebstoffs oder einer leitenden Flüssigkeit oder einer leitenden Lötverbindung miteinander elektrisch leitend zu verbinden, was zur Folge hat, dass die ursprünglich für Testzwecke erforderliche Leiterbahn, also der sogenannte Sägebügel, durch eine im Nachhinein auf unerwünschte Weise, hergestellte elektrisch leitende Ersatzverbindung ersetzt wird. Damit besteht aber wieder die Möglichkeit, diese er satzweise vorgesehene elektrisch leitende Ersatzverbindung zum Leiten eines für Testzwecke nützlichen Nutzsignals auszunutzen. Auf diese Weise kann eine unbefugte Person an einer von dem autorisierten Hersteller der bekannten integrierten Schaltung fertiggestellten und für Testzwecke deaktivierten integrierten Schaltung im Nachhinein auf unerlaubte Weise neuerlich zumindest einen Testvorgang durchführen, wobei die Gefahr und die Möglichkeit besteht, dass hierbei unter anderem auch ein Zugang auf geschützte Daten erreicht wird, die in der integrierten Schaltung gespeichert sind und die eigentlich nur bei einem von dem autorisierten Hersteller durchzuführenden Testvorgang verfügbar sein sollten.
  • Die Erfindung hat sich zur Aufgabe gestellt, die vorstehend angeführten Probleme zu vermeiden und auf einfache und kostengünstige Weise ein verbessertes Verfahren zum Herstellen von integrierten Schaltungen und eine verbesserte integrierte Schaltung zu realisieren.
  • Zur Lösung der vorstehend angeführten Aufgabe sind bei einem Verfahren gemäß der Erfindung Merkmale vorgesehen, so dass ein Verfahren gemäß der Erfindung auf die nachfolgend angeführte Weise gekennzeichnet werden kann, nämlich:
  • Verfahren zum Herstellen von integrierten Schaltungen, wobei an einer Halbleiterscheibe ein gitterförmiges Netz aus Teilungsstreifen festgelegt wird und wobei auf der Halbleiterscheibe zwischen den Teilungsstreifen mehrere nebeneinander liegende integrierte Schaltungskonfigurationen erzeugt werden und wobei im Zuge des Herstellens der integrierten Schaltungen für jede integrierte Schaltung mindestens eine für Testzwecke erforderliche Leiterbahn erzeugt wird, welche Leiterbahn zwei Leiterbahnabschnitte aufweist, welche zwei Leiterbahnabschnitte von der betreffenden integrierten Schaltungskonfiguration ausgehen und je zumindest bis in einen Teilungsstreifen reichen und in dem Bereich ihrer von der integrierten Schaltungskonfiguration entfernt liegenden Enden miteinander elektrisch leitend verbunden sind, und welche Leiterbahn zum Leiten eines für Testzwecke nützlichen Nutzsignals vorgesehen ist, und wobei im Zuge des Herstellens der integrierten Schaltungen für jede integrierte Schaltung benachbart zu einem Leiterbahnabschnitt mindestens ein Zusatzleiterbahnabschnitt erzeugt wird, welcher Zusatzleiterbahnabschnitt von der betreffenden integrierten Schaltungskonfiguration ausgeht und in Richtung zu einem Teilungsstreifen hin verläuft und zum Abgeben eines beim Testen störenden Störsignals vorgesehen ist, und wobei nach dem Herstellen der integrierten Schaltungen auf der Halbleiterscheibe die Halbleiterscheibe entlang der Teilungsstreifen in Halbleiterscheibenstücke zerteilt wird und hierbei die Leiterbahnen durchtrennt werden.
  • Zur Lösung der vorstehend angeführten Aufgabe sind weiterhin bei einer integrierten Schaltung gemäß der Erfindung Merkmale vorgesehen, so dass eine integrierte Schaltung gemäß der Erfindung auf die nachfolgend angeführte Weise gekennzeichnet werden kann, nämlich:
    Integrierte Schaltung, die die nachfolgend angeführten Mittel aufweist, nämlich:
    ein Halbleiterscheibenstück mit vier Seitenflächen (Begrenzungsflächen) und einer an dem Halbleiterscheibenstück realisierten und innerhalb der Seitenflächen liegenden integrierten Schaltungskonfiguration, wobei zwei Leiterbahnabschnitte vorgesehen sind, welche zwei Leiterbahnabschnitte von der integrierten Schaltungskonfiguration ausgehen und je bis zu einer Seitenfläche reichen und beim Herstellen der integrierten Schaltung zum Leiten eines für Testzwecke nützlichen Nutzsignals erforderlich waren, und wobei mindestens ein Zusatzleiterbahnabschnitt vorgesehen ist, welcher mindestens eine Zusatzleiterbahnabschnitt benachbart zu einem Leiterbahnabschnitt angeordnet ist und von der integrierten Schaltungskonfiguration ausgeht und in Richtung zu einer Seitenfläche hin verläuft und zum Abgeben eines beim Testen störenden Störsignals vorgesehen ist.
  • Bei einem Verfahren gemäß der Erfindung und bei einer integrierten Schaltung gemäß der Erfindung wird der wesentliche Vorteil erhalten, dass – für den Fall, dass auf unerlaubte Weise die zwei Leiterbahnabschnitte der an sich für Testzwecke erforderlichen Leiterbahn, also des sogenannten Sägebügels, mit Hilfe eines elektrisch leitenden Materials miteinander elektrisch leitend verbunden werden – nicht nur die zwei Leiterbahnabschnitte der an sich für Testzwecke erforderlichen Leiterbahn miteinander elektrisch leitend verbunden werden, sondern dass zusätzlich auch noch der mindestens eine Zusatzleiterbahnabschnitt mit den zwei Leiterbahnabschnitten in Form eines Kurzschlusses elektrisch leitend verbunden wird. Dies hat den Vorteil, dass bei einem Versuch, einen unerlaubten Testvorgang durchzuführen, über die mit Hilfe des elektrisch leitenden Materials hergestellte Ersatzverbindung nicht nur das für Testzwecke nützliche Nutzsignal, sondern zusätzlich auch das beim Testen störende Störsignal geleitet wird. Dies hat zur Folge, dass ein Auswerten des für Testzwecke nützlichen Nutzsignals durch die Anwesenheit des störenden Störsignals unmöglich gemacht wird, was wiederum den Vorteil bringt, dass ein unerwünschtes Auskundschaften von geschützten Daten unmöglich gemacht wird.
  • Der Korrektheit halber sei erwähnt, dass es bei einer integrierten Schaltung gemäß der Erfindung theoretisch auch möglich ist, die an sich für Testzwecke erforderlichen Leiterbahnabschnitte mit Hilfe einer Ersatzverbindung miteinander elektrisch leitend zu verbinden, ohne dass in diese elektrisch leitende Ersatzverbindung der Zusatzleiterbahnabschnitt mit einbezogen ist. Um eine solche elektrisch leitende Ersatzverbindung aber zu realisieren, ist im Vergleich zu dem Aufwand, der für das Herstellen einer solchen elektrisch leitenden Ersatzverbindung bei der aus dem Patentdokument DE 42 00 586 A1 bekannten integrierten Schaltung erforderlich ist, ein unverhältnismäßig höherer Aufwand erforderlich, so dass das Herstellen einer solchen unerlaubten Ersatzverbindung praktisch nur mehr in einem mit Integrationstechnologie vertrauten Forschungslabor oder Entwicklungslabor möglich ist, während das Herstellen einer solchen unerlaubten Ersatzverbindung durch Personen, denen keine hochspezifizierte Ausrüstung zur Verfügung steht, nicht mehr realisierbar ist.
  • Bei einem Verfahren gemäß der Erfindung und bei einer integrierten Schaltung gemäß der Erfindung hat es sich als besonders vorteilhaft erwiesen, wenn ein Zusatzleiterbahnabschnitt erzeugt wird bzw. vorgesehen ist, der gemeinsam mit dem zu ihm benachbarten Leiterbahnabschnitt bis zu einer Begrenzungsfläche reicht. Eine solche Ausführungsform bietet den großen Vorteil, dass auch bei einem Versuch, in dem Bereich der quer zu dem Halbleiterscheibenstück der integrierten Schaltung verlaufenden Begrenzungsfläche, in deren Bereich sowohl der Zusatzleiterbahnabschnitt als auch der benachbart zu dem Zusatzleiterbahnabschnitt liegende Leiterbahnabschnitt enden, eine Ersatzverbindung zu realisieren, eine Kurzschlussverbindung zwischen dem Zusatzleiterbahnabschnitt und dem zu ihm benachbarten Leiterbahnabschnitt gebildet wird.
  • Bei einem Verfahren gemäß der Erfindung und bei einer integrierten Schaltung gemäß der Erfindung hat es sich als sehr vorteilhaft erwiesen, wenn nur ein einziger Zusatzleiterbahnabschnitt erzeugt wird bzw. vorgesehen ist, der sich zwischen den zwei Leiterbahnabschnitten befindet. Dies ist im Hinblick auf eine sehr einfache Ausbildung vorteilhaft. Es sei aber erwähnt, dass es auch möglich ist und zweckmäßig sein kann, jedem der zwei Leiterbahnabschnitte einen Zusatzleiterbahnabschnitt zuzuordnen. Weiterhin können auch mehr als ein oder zwei Zusatzleiterbahnabschnitte, also drei oder mehrere Zusatzleiterbahnabschnitte vorgesehen sein.
  • Die vorstehend angeführten Aspekte und weitere Aspekte der Erfindung gehen aus den nachfolgend beschriebenen Ausführungsbeispielen hervor und werden anhand dieser Ausführungsbeispiele erläutert.
  • Die Erfindung wird im Folgenden anhand von zwei in der Zeichnung dargestellten Ausführungsbeispielen näher beschrieben, auf die die Erfindung aber nicht beschränkt ist.
  • 1 zeigt in einer Ansicht von oben einen Teil einer Halbleiterscheibe, auf der mit Hilfe eines Verfahrens gemäß der Erfindung integrierte Schaltungen entsprechend einem ersten Ausführungsbeispiel der Erfindung realisiert sind.
  • 2 zeigt auf analoge Weise wie 1 einen Teil einer Halbleiterscheibe, auf der mit Hilfe eines Verfahrens gemäß der Erfindung integrierte Schaltungen entsprechend einem zweiten Ausführungsbeispiel der Erfindung realisiert sind.
  • In 1 ist nur ein kleiner Teil einer Halbleiterscheibe 1 dargestellt. Auf dieser Halbleiterscheibe 1 sind eine Vielzahl von integrierten Schaltungen realisiert, von welchen integrierten Schaltungen in 1 insgesamt nur acht solche integrierte Schaltungen 2, 3, 4, 5, 7, 8, 9 und 10 angedeutet sind und nur eine integrierte Schaltung 6 schematisiert dargestellt ist. Sämtliche der auf der Halbleiterscheibe realisierten integrierten Schaltungen weisen im vorliegenden Fall im Wesentlichen den gleichen Aufbau auf.
  • Das Herstellen der auf der Halbleiterscheibe 1 realisierten integrierten Schaltungen erfolgt mit Hilfe eines Verfahrens, das nachfolgend beschrieben ist.
  • Bei dem Verfahren zum Herstellen der integrierten Schaltungen wird auf der Halbleiterscheibe 1 ein gitterförmiges Netz 11 aus Teilungsstreifen festgelegt, von welchen Teilungsstreifen in 1 insgesamt vier Teilungsstreifen, nämlich ein erster Teilungsstreifen 12, ein zweiter Teilungsstreifen 13, ein dritter Teilungsstreifen 14 und ein vierter Teilungsstreifen 15 dargestellt sind. Bei diesen Teilungsstreifen handelt es sich um sogenannte Sägebahnen, entlang welcher Sägebahnen die Halbleiterscheibe 1 nach dem Herstellen der integrierten Schaltungen auf der Halbleiterscheibe 1 zersägt wird.
  • Nach dem Festlegen des Netzes 11 aus Teilungsstreifen werden auf der Halbleiterscheibe 1 zwischen den Teilungsstreifen mehrere nebeneinander liegende integrierte Schaltungskonfigurationen erzeugt, von welchen Schaltungskonfigurationen in 1 nur eine Schaltungskonfiguration 16 angegeben ist. Die Schaltungskonfiguration 16 ist hierbei Bestandteil der integrierten Schaltung 6. Die Schaltungskonfiguration 16 enthält sämtliche aktive und passive Bauelemente der integrierten Schaltung 6, welche Bauelemente in integrierter Technologie realisiert sind. Auf die Herstellung der integrierten Schaltungskonfigurationen soll hier nicht näher eingegangen werden, weil dies im vorliegenden Zusammenhang nicht wesentlich ist.
  • Im Zuge des Herstellens der integrierten Schaltungen bzw. der integrierten Schaltungskonfigurationen werden für jede integrierte Schaltung auch Anschlussflächen 17, 18, 19, 20, 21, 22, 23 und 24 realisiert, wie dies für die integrierte Schaltung 6 in 1 dargestellt ist. Die Anschlussflächen 17, 18, 19, 20, 21, 22, 23 und 24 sind über je eine kurze Leiterbahn 25, 26, 27, 28, 29, 30, 31 und 32 mit der integrierten Schaltungskonfiguration der integrierten Schaltung verbunden, wie dies für die integrierte Schaltungskonfiguration 16 der integrierten Schaltung 6 aus 1 ersichtlich ist. Diese Anschlussflächen 17 bis 24 dienen zum Anschließen von sogenannten Bond-Drähten, über welche Bond-Drähte jede integrierte Schaltung mit gegenüber der integrierten Schaltung externen Schaltungsbestandteilen einer elektrischen Schaltung verbunden werden können. Die Anschlussflächen 17 bis 24 können bei der Herstellung der integrierten Schaltungen auch zur Durchführung von Testvorgängen ausgenutzt werden, wobei dann zumindest auf einen Teil der Anschlussflächen 17 bis 24 Kontaktspitzen einer Testeinrichtung aufgesetzt werden und es auf diese Weise möglich ist, über die Kontaktflächen 17 bis 24 der zu testenden integrierten Schaltung Versorgungspotentiale und Steuersignale und Testssignale zuzuführen.
  • Im Zuge des Herstellens der integrierten Schaltungen wird für jede integrierte Schaltung, also auch für die integrierte Schaltung 6, mindestens eine für Testzwecke erforderliche Leiterbahn 33 erzeugt. Im vorliegenden Fall ist die Leiterbahn 33 erforderlich, um die Durchführung mindestens eines Testvorgangs überhaupt zu ermöglichen, nämlich mindestens einen Testvorgang freizugeben.
  • Ein solche Leiterbahn weist zwei Leiterbahnabschnitte auf, welche zwei Leiterbahnabschnitte von der betreffenden integrierten Schaltungskonfiguration ausgehen und je zumindest bis in einen Teilungsstreifen reichen. Bei der integrierten Schaltung 6 gehen der erste Leiterbahnabschnitt 34 und der zweite Leiterbahnabschnitt 35 der Leiterbahn 33 von der integrierten Schaltungskonfiguration 16 aus und reichen die zwei Leiterbahnabschnitte 34 und 35 nicht nur bis in den vierten Teilungsstreifen 15, sondern sie ragen über den vierten Teilungsstreifen 15 sogar etwas hinaus.
  • Die zwei Leiterbahnabschnitte jeder integrierten Schaltung, also auch die Leiterbahnabschnitte 34 und 35 der integrierten Schaltung 6, sind in dem Bereich ihrer von der integrierten Schaltungskonfiguration, also im beschrieben Fall von der integrierten Schaltungskonfiguration 16, entfernt liegenden Enden miteinander elektrisch leitend verbunden, und zwar im vorliegenden Fall über einen quer, genauer gesagt senkrecht zu den zwei Leiterbahnabschnitten 34 und 35 verlaufenden Verbindungsleiterbahnabschnitt 36.
  • Die Leiterbahn 33, die somit mit Hilfe der zwei Leiterbahnabschnitte 34 und 35 und mit Hilfe des Verbindungsleiterbahnabschnitts 36 gebildet ist, ist zum Leiten eines für Testzwecke nützlichen Nutzsignals vorgesehen.
  • An dieser Stelle sei erwähnt, dass die zwei Leiterbahnabschnitte einer integrierten Schaltung nicht unbedingt über einen Teilungsstreifen hinaus reichen müssen, sondern es durchaus möglich ist, wie dies für die integrierte Schaltung 5 in 1 dargestellt ist, dass eine Leiterbahn 37 zwei Leiterbahnabschnitte 38 und 39 aufweist, die mit ihren von der in dem integrierten Baustein 5 enthaltenen integrierten Schaltungskonfiguration entfernt liegenden Enden genau bis in den dritten Teilungsstreifen 14 reichen, wobei dann der die zwei Leiterbahnabschnitte 38 und 39 miteinander elektrisch leitend verbindende Verbindungsleiterbahnabschnitt 40 ebenfalls in dem dritten Teilungsstreifen 14 liegt.
  • Bei dem beschriebenen Verfahren zur Herstellung der integrierten Schaltungen wird im Zuge des Herstellens der integrierten Schaltungen vorteilhafterweise für jede integrierte Schaltung benachbart zu einem Leiterbahnabschnitt, im vorliegenden Fall sogar zu den zwei Leiterbahnabschnitten ein Zusatzleiterbahnabschnitt erzeugt. Im vorliegenden Fall wird nur ein einziger Zusatzleiterbahnabschnitt erzeugt, der zwischen den zwei Leiterbahnabschnitten einer Leiterbahn angeordnet ist, wie dies in 1 anhand der Zusatzleiterbahnabschnitte 41 und 42 und der zwei Leiterbahnabschnitte 34, 35 und 38, 39 der zwei Leiterbahnen 33 und 37 veranschaulicht ist.
  • Jeder Zusatzleiterbahnabschnitt geht von der betreffenden integrierten Schaltungskonfiguration aus und verläuft in Richtung zu einem Teilungsstreifen hin. Der eine Zusatzleiterbahnabschnitt 41 geht von der integrierten Schaltungskonfiguration 16 aus und verläuft in Richtung zu dem vierten Teilungsstreifen 15 hin. Im vorliegenden Fall endet der eine Zusatzleiterbahnabschnitt 41 vorteilhafterweise erst kurz nach dem vierten Teilungsstreifen 15. Der eine Zusatzleiterbahnabschnitt 41 könnte aber auch kürzer ausgebildet sein, wobei er dann bis in den vierten Teilungsstreifen 15 ragen könnte oder bereits vor dem vierten Teilungsstreifen 15 enden könnte. Entsprechendes gilt für den anderen Zusatzleiterbahnabschnitt 42, der kürzer als der eine Zusatzleiterbahnabschnitt 41 ausgebildet ist.
  • Der Zusatzleiterbahnabschnitt jeder integrierten Schaltung, also auch jeder der zwei Zusatzleiterbahnabschnitte 41 und 42 der integrierten Schaltungen 6 und 5, ist zum Abgeben eines beim Testen störenden Störsignals vorgesehen.
  • Nach dem vorstehend beschriebenen Herstellen der integrierten Schaltungen auf der Halbleiterscheibe 1 wird an jeder integrierten Schaltung zumindest ein Testvorgang durchgeführt. Im Zuge dieses Testvorgangs wird ein für Testzwecke nützliches Nutzsignal über die Leiterbahnen, also auch über die Leiterbahnen 33 und 37 geführt, was an sich eine seit langem bekannte und übliche Maßnahme darstellt. Im vorliegenden Fall dient dieses Nutzsignal zum Freigeben der eigentlichen Testabläufe.
  • Nach dem vorstehend beschrieben Herstellen der integrierten Schaltungen auf der Halbleiterscheibe 1 und nach dem Durchführen der vorstehend erwähnten erforderlichen Testvorgänge wird die Halbleiterscheibe 1 entlang der Teilungsstreifen in Halbleiterscheibenstücke zerteilt. Dieses Zerteilen, was mit Hilfe von Sägevorgängen durchgeführt wird, erfolgt entlang aller Teilungsstreifen, also auch entlang der in 1 dargestellten Teilungsstreifen 12, 13, 14 und 15. Bei diesem Zerteilen der Halbleiterscheibe 1 in voneinander getrennte Halbleiterscheibenstücke werden die Leiterbahnen durchtrennt, also auch die in 1 dargestellten Leiterbahnen 33 und 37, und wird zumindest ein Teil der Zusatzleiterbahnen abgeschnitten, nämlich die in 1 dargestellte Zusatzleiterbahn 41. Von den erwähnten Halbleiterscheibenstücken sind in 1 insgesamt neun Halbleiterscheibenstücke 43, 44, 45, 46, 47, 48, 49, 50 und 51 angegeben, und zwar je mit Hilfe von strichpunktierten Linien.
  • Nach Abschluss des vorstehend beschriebenen Verfahrens sind eine Vielzahl von integrierten Schaltungen erhalten, unter anderem auch die integrierte Schaltung 6. Anhand der integrierten Schaltung 6 soll jetzt die Ausbildung aller integrierten Schaltungen kurz erläutert werden.
  • Die integrierte Schaltung 6 weist das Halbleiterscheibenstück 47 auf, das von vier Begrenzungsflächen 52, 53, 54 und 55 begrenzt ist, die in 1 in gleichartiger Weise wie die Teilungsstreifen 12, 13, 14 und 15 mit strichpunktierten Linien dargestellt sind. Die integrierte Schaltung 6 weist die auf dem Halbleiterscheibenstück 47 realisierte und innerhalb der Begrenzungsflächen 52, 53, 54 und 55 liegende integrierte Schaltungskonfiguration 16 auf.
  • Weiterhin enthält die integrierte Schaltung 6 die zwei Leiterbahnabschnitte 34 und 35, dies jedoch nicht mehr in der ursprünglichen Gesamtlänge. Die zwei Leiterbahnabschnitte 34 und 35 gehen von der integrierten Schaltungskonfiguration 16 aus und reichen je bis zu der vierten Begrenzungsfläche 55. Beim Herstellen der integrierten Schaltung 6 waren die zwei Leiterbahnabschnitte 34 und 35, wie vorstehend beschrieben, zum Leiten eines für Testzwecke nützlichen Nutzsignals erforderlich.
  • Weiterhin enthält die integrierte Schaltung 6 den Zusatzleiterbahnabschnitt 41, dies jedoch auch nicht mehr in der ursprünglichen Gesamtlänge. Der Zusatzleiterbahnabschnitt 41 ist benachbart zu den zwei Leiterbahnabschnitten 34 und 35 angeordnet und geht von der integrierten Schaltungskonfiguration 16 aus und verläuft in Richtung zu der vierten Begrenzungsfläche 55 hin. Im vorliegenden Fall weist die integrierte Schaltung 6 nur einen einzigen, nämlich den Zusatzleiterbahnabschnitt 41 auf, der zwischen den zwei Leiterbahnabschnitten 34 und 35 angeordnet ist. Der Zusatzleiterbahnabschnitt 41 ist zum Abgeben eines beim Testen störenden Störsignals vorgesehen.
  • An dieser Stelle sei erwähnt, dass der Zusatzleiterbahnabschnitt 41 nicht unbedingt zwischen den zwei Leiterbahnabschnitten 34 und 35 angeordnet sein muss, sondern auch außerhalb des zwischen den zwei Leiterbahnabschnitten 34 und 35 liegenden Bereiches vorgesehen sein kann und hierbei benachbart zu einem der zwei Leiterbahnabschnitte 34 und 35 angeordnet sein kann. Wichtig ist hierbei, dass der Zusatzleiterbahnabschnitt 41 möglichst nahe bei einem der zwei Leiterbahnabschnitte 34 und 35 liegt. In der Praxis ist der Abstand zwischen dem Zusatzleiterbahnabschnitt 41 und dem zu ihm benachbarten Leiterbahnabschnitt 34 und/oder 35 nur wenige Mikrometer groß. Die Breiten des Zusatzleiterbahnabschnitts 41 und der zwei Leiterbahnabschnitte 34 und 35 liegen deutlich unter 1 mm. Weiterhin sei erwähnt, dass nicht nur der eine Zusatzleiterbahnabschnitt 41 vorgesehen sein kann, sondern dass auch zwei oder mehrere Zusatzleiterbahnabschnitte vorgesehen sein können.
  • Nachfolgend soll noch kurz auf einen Teil 56 der mit Hilfe der integrierten Schaltungskonfiguration 16 realisierten Schaltungsausbildung der integrierten Schaltung 6 näher eingegangen werden.
  • Der Teil 56 enthält einen Signalgenerator 57, der im vorliegenden Fall zum Erzeugen und Abgeben eines eine bestimmte Bit-Reihe repräsentierenden Signals BR1 ausgebildet ist, welche bestimmte Bit-Reihe eine an sich beliebige Bit-Reihe ist, die nachfolgend-lediglich aus Gründen zur sprachlichen Unterscheidung – als nicht-invertierte Bit- Reihe bezeichnet ist. Über eine erste elektrisch leitende Verbindung 58 ist das mit Hilfe des Signalgenerators 57 erzeugbare und die nicht-invertierte Bit-Reihe repräsentierende Signal BR1 dem ersten Leiterbahnabschnitt 34 zuführbar.
  • Der Teil 56 umfasst weiterhin einen Komparator 59. Dem Komparator 59 ist einerseits über eine zweite elektrisch leitende Verbindung 60 das mit Hilfe des Signalgenerators 57 erzeugbare und die nicht-invertierte Bit-Reihe repräsentierende Signal BR1 vom Ausgang des Signalgenerators 57 her unmittelbar zuführbar. Dem Komparator 59 ist andererseits über eine dritte elektrisch leitende Verbindung 61, die mit dem zweiten Leiterbahnabschnitt 35 verbunden ist, das mit Hilfe des Signalgenerators 57 erzeugbare und die nichtinvertierte Bit-Reihe repräsentierende Signal BR1 über die Leiterbahn 33, also über den ersten Leiterbahnabschnitt 34 und den Verbindungsleiterbahnabschnitt 36 und den zweiten Leiterbahnabschnitt 35, mittelbar zuführbar. Mit Hilfe des Komparators 59 ist ein Vergleich der ihm zugeführten Signale durchführbar. Solange die zwei ihm zugeführten Signale BR1, die je die nicht-invertierte Bit-Reihe repräsentieren, einander gleich sind, gibt der Komparator 59 an einem Schaltungspunkt 62 ein Freigabe-Signal RS ab, das zur Folge hat, dass weitere Testvorgänge bzw. Testabläufe innerhalb der integrierten Schaltung 6 freigegeben werden und folglich durchführbar sind.
  • Der Teil 56 enthält weiterhin noch eine Inverter-Stufe 63. Der Inverter-Stufe 63 ist das mit Hilfe des Signalgenerators 57 erzeugte und die nicht-invertierte Bit-Reihe repräsentierende Signal BR1 vom Ausgang des Signalgenerators 57 her unmittelbar zuführbar. Die Inverter-Stufe 63 sorgt für ein Invertieren des ihr zugeführten und die nichtinvertierte Bit-Reihe repräsentierenden Signals BR1, was zur Folge hat, dass die Inverter-Stufe 63 an eine vierte elektrisch leitende Verbindung 64 ein eine invertierte Bit-Reihe repräsentierendes Signal BR2 abgibt. Die vierte elektrisch leitende Verbindung 64 führt zu dem Zusatzleiterbahnabschnitt 41, so dass an dem Zusatzleiterbahnabschnitt 41 das die invertierte Bit-Reihe repräsentierende Signal BR2 auftritt und bei bestimmten Gegebenheiten über den Zusatzleiterbahnabschnitt 41 abgegeben werden kann, und zwar als ein beim Testen störendes Störsignal.
  • Die fertiggestellte integrierte Schaltung 6 enthält die bis zu der vierten Begrenzungsfläche 55 reichenden zwei Leiterbahnabschnitte 34 und 35 sowie den Zusatzleiterbahnabschnitt 41. Diese drei Bahnabschnitte 34, 35 und 41 sind bei der fertiggestellten integrierten Schaltung 6 frei zugänglich, können aber auch mit Hilfe einer Kunststoffabdeckung abgedeckt sein, was aber einer relativ leichten Zugänglichkeit zu diesen drei Bahn abschnitten 34, 35 und 41 nicht sonderlich im Wege steht. Mit anderen Worten ausgedrückt heißt dies, dass die zwei Leiterbahnabschnitte 34 und 35 leicht zugänglich sind und folglich leicht mit Hilfe eines elektrisch leitenden Materials, beispielsweise mit einem Lot oder mit einer elektrisch leitenden Paste oder einem elektrisch leitenden Gel miteinander elektrisch leitend verbunden werden können, um mit Hilfe des elektrisch leitenden Materials für den ursprünglich vorhandenen Verbindungsleiterbahnabschnitt 36 eine Ersatzverbindung zwischen den zwei Leiterbahnabschnitten 34 und 35 zu realisieren. Das elektrisch leitende Material kann in dem Bereich der die Leiterbahnabschnitte 34 und 35 tragenden Hauptfläche des Halbleiterscheibenstücks 47, aber auch in dem Bereich der senkrecht zu dieser Hauptfläche verlaufenden Begrenzungsfläche 55 aufgebracht werden.
  • Wenn bei der integrierten Schaltung 6 ein solches elektrisch leitendes Material gegebenenfalls nach einem erforderlichen Freilegen der Bahnabschnitte 34, 35 und 41 auf diese Bahnabschnitte 34, 35 und 41 aufgebracht wird, dann hat dies auf Grund der besonders kleinen Abstände dieser Bahnabschnitte 34, 35 und 41 voneinander nicht nur die Bildung einer elektrisch leitenden Ersatzverbindung zwischen den zwei Leiterbahnabschnitten 34 und 35 zur Folge, sondern führt zusätzlich auch noch zu einer einen elektrischen Kurzschluss verursachenden elektrisch leitenden Verbindung zwischen den zwei Leiterbahnabschnitten 34 und 35 und dem Zusatzleiterbahnabschnitt 41. Dies hat zur Folge, dass bei einem Versuch, einen unerlaubten Testvorgang in die Wege zu leiten, dem Komparator 59 nicht nur das mit Hilfe des Signalgenerators 57 erzeugte und über die erste elektrisch leitende Verbindung 58 dem ersten Leiterbahnabschnitt 34 zugeführte und die nichtinvertierte Bit-Reihe repräsentierende Signal BR1, sondern zusätzlich auch noch das mit Hilfe der Inverter-Stufe 63 invertierte und über die vierte elektrisch leitende Verbindung 64 dem Zusatzleiterbahnabschnitt 41 zugeführte und die invertierte Bit-Reihe repräsentierende Signal BR2 über den zweiten Leiterbahnabschnitt 35 und die dritte elektrisch leitende Verbindung 61 zugeführt wird, was zur Folge hat, dass der Komparator 59 zwei voneinander verschiedene Signale BR1 und BR2 empfängt und daher zu keinem positiven Vergleichsergebnis kommt und folglich der Komparator 59 an den Schaltungspunkt 62 kein Freigabe-Signal RS abgibt. Dies hat zur Folge, dass auf Grund des fehlenden Freigabe-Signals RS ein bzw. mehrere nachfolgende und mit Hilfe des Freigabe-Signals RS freizugebende Testvorgänge bzw. Testabläufe nicht aktivierbar sind. Hierdurch ist auf einfache Weise vermieden, dass durch unerlaubtes Aktivieren von Testvorgängen bzw. Testabläufen ein unerlaub tes und unerwünschtes Ausforschen von gegebenenfalls geheimen Daten, die in der integrierten Schaltung 6 gespeichert sind, durchgeführt werden kann.
  • 2 zeigt eine Ausführungsform, die eine Abwandlung der Ausführungsform von 1 ist. Die integrierte Schaltung 6, die neben anderen integrierten Schaltungen 2, 3, 4, 5, 7, 8, 9 und 10 in 2 dargestellt ist, enthält eine Leiterbahn 65, die einen ersten Leiterbahnabschnitt 66 und einen zweiten Leiterbahnabschnitt 67 aufweist, von denen der erste Leiterbahnabschnitt 66 über den ersten Teilungsstreifen 12 hinaus reicht und von denen der zweite Leiterbahnabschnitt 67 über den vierten Teilungsstreifen 15 hinaus reicht. Im vorliegenden Fall verläuft der erste Leiterbahnabschnitt 66 somit zu der ersten Begrenzungsfläche 52 hin, während der andere Leiterbahnabschnitt 67 zu der vierten Begrenzungsfläche 55 hin verläuft. Hierbei sind die zwei Leiterbahnabschnitte 66 und 67 mit Hilfe von zwei Verbindungsleiterbahnabschnitten 68 und 69 miteinander elektrisch leitend verbunden, wobei die zwei Verbindungsleiterbahnabschnitte 68 und 69 ihrerseits unmittelbar miteinander elektrisch leitend verbunden sind.
  • Bei der in 2 dargestellten integrierten Schaltung 6 ist anstelle einer Inverter-Stufe 63 ein separater weiterer Signalgenerator 70 vorgesehen, mit dem ein beim Testen störendes Störsignal IS erzeugbar ist, das über die vierte elektrisch leitende Verbindung 64 einem Zusatzleiterbahnabschnitt 71 zuführbar ist.
  • Wenn bei der in 2 dargestellten integrierten Schaltung 6 die zwei Leiterbahnabschnitte 66 und 67 mit Hilfe einer mit einem elektrisch leitenden Material realisierten Ersatzverbindung miteinander elektrisch leitend verbunden werden, dann hat dies auch einen Kurzschluss zwischen dem Zusatzleiterbahnabschnitt 71 und zumindest dem zweiten Leiterbahnabschnitt 67 zur Folge, so dass der Komparator 59 kein Freigabe-Signal RS erzeugt.
  • Bei der in 1 dargestellten integrierten Schaltung 6 weist die Leiterbahn 33 einen U-förmigen Verlauf auf. Dies muss nicht so sein, weil eine solche Leiterbahn auch einen keilförmigen Verlauf aufweisen kann, wobei eine solche Leiterbahn dann nur aus den zwei von der integrierten Schaltungskonfiguration ausgehenden Leiterbahnabschnitten besteht, die in dem Bereich ihrer von der integrierten Schaltungskonfiguration abgewandten Enden unmittelbar miteinander elektrisch leitend verbunden sind, so dass ein separater Verbindungsleiterbahnabschnitt sich erübrigt.
  • Bei den in den 1 und 2 dargestellten integrierten Schaltungen 6 ist der Signalgenerator 57 zum Erzeugen eines eine bestimmte Bit-Reihe repräsentierenden Signals BR1 ausgebildet. Dies muss nicht so sein, sondern ein solcher Signalgenerator kann auch zum Abgeben eines analogen Signals ausgebildet sein, von dem mindestens ein Kennwert in einem bestimmten Bereich liegen muss.

Claims (6)

  1. Verfahren zum Herstellen von integrierten Schaltungen (2, 3, 4, 5, 6, 7, 8, 9, 10), wobei auf der Halbleiterscheibe (1) ein gitterförmiges Netz (11) aus Teilungsstreifen (12, 13, 14, 15) festgelegt wird und wobei auf der Halbleiterscheibe (1) zwischen den Teilungsstreifen (12, 13, 14, 15) mehrere nebeneinander liegende integrierte Schaltungskonfigurationen (16) erzeugt werden und wobei im Zuge des Herstellens der integrierten Schaltungen (2, 3, 4, 5, 6, 7, 8, 9, 10) für jede integrierte Schaltung (2, 3, 4, 5, 6, 7, 8, 9, 10) mindestens eine für Testzwecke erforderliche Leiterbahn (33, 37; 65) erzeugt wird, welche Leiterbahn (33, 37; 65) zwei Leiterbahnabschnitte (34, 35, 38, 39; 66, 67) aufweist, welche zwei Leiterbahnabschnitte (34, 35, 38, 39; 66, 67) von der betreffenden integrierten Schaltungskonfiguration (16) ausgehen und je zumindest bis in einen Teilungsstreifen (15, 14; 12, 15) reichen und an ihren von der integrierten Schaltungskonfiguration (16) entfernt liegenden Enden miteinander elektrisch leitend verbunden sind, und welche Leiterbahn (33, 37; 65) zum Leiten eines für Testzwecke nützlichen Nutzsignals (BR1) vorgesehen ist, und wobei im Zuge des Herstellens der integrierten Schaltungen (2, 3, 4, 5, 6, 7, 8, 9, 10) für jede integrierte Schaltung (2, 3, 4, 5, 6, 7, 8, 9, 10) benachbart zu einem Leiterbahnabschnitt (34, 35, 38, 39; 67) mindestens ein Zusatzleiterbahnabschnitt (41, 42; 71) erzeugt wird, welcher Zusatzleiterbahnabschnitt von der betreffenden integrierten Schaltungskonfiguration (16) ausgeht und in Richtung zu einem Teilungsstreifen (15, 14; 15) hin verläuft und zum Abgeben eines beim Testen störenden Störsignals (BR2) vorgesehen ist, und wobei nach dem Herstellen der integrierten Schaltungen (2, 3, 4, 5, 6, 7, 8, 9, 10) auf der Halbleiterscheibe (1) die Halbleiterscheibe (1) entlang der Teilungsstreifen (12, 13, 14, 15) in Halbleiterscheibenstücke (43, 44, 45, 46, 47, 48, 49, 50, 51) zerteilt wird und hierbei die Leiterbahnen (33, 37; 65) durchtrennt werden.
  2. Verfahren nach Anspruch 1, wobei der mindestens eine Zusatzleiterbahnabschnitt (41; 71) zumindest bis in einen Teilungsstreifen (55; 55) reicht und beim Zerteilen der Halbleiterscheibe (1) in die Halbleiterscheibenstücke (43, 44, 45, 46, 47, 48, 49, 50, 51) abgeschnitten wird.
  3. Verfahren nach Anspruch 1, wobei nur ein einziger Zusatzleiterbahnabschnitt (41, 42; 71) zwischen den zwei Leiterbahnabschnitten (34, 35, 38, 39; 66, 67) erzeugt wird.
  4. Integrierte Schaltung (2, 3, 4, 5, 6, 7, 8, 9, 10) mit: – einem Halbleiterscheibenstück (43, 44, 45, 46, 47, 48, 49, 50, 51) mit vier Seitenflächen (52, 53, 54, 55) und – einer auf dem Halbleiterscheibenstück (43, 44, 45, 46, 47, 48, 49, 50, 51) realisierten und innerhalb der vier Seitenflächen (52, 53, 54, 55) liegenden integrierten Schaltungskonfiguration (16), wobei zwei Leiterbahnabschnitte (34, 35, 38, 39; 66, 67) vorgesehen sind, welche zwei Leiterbahnabschnitte (34, 35, 38, 39; 66, 67) von der integrierten Schaltungskonfiguration (16) ausgehen und je bis zu einer Seitenfläche (55; 52, 55) reichen und beim Herstellen der integrierten Schaltung (2, 3, 4, 5, 6, 7, 8, 9, 10) zum Leiten eines für Testzwecke nützlichen Nutzsignals (BR1) erforderlich waren, und wobei mindestens ein Zusatzleiterbahnabschnitt (41, 42; 71) vorgesehen ist, welcher mindestens eine Zusatzleiterbahnabschnitt (41, 42; 71) benachbart zu einem Leiterbahnabschnitt (34, 35, 38, 39; 67) angeordnet ist und von der integrierten Schaltungskonfiguration (16) ausgeht und in Richtung zu einer Seitenfläche (55; 55) hin verläuft und zum Abgeben eines beim Testen störenden Störsignals (BR2) vorgesehen ist.
  5. Integrierte Schaltung nach Anspruch 4, wobei der mindestens eine Zusatzleiterbahnabschnitt (41; 71) und mindestens ein zu ihm benachbarter Leiterbahnabschnitt (34, 35; 67) bis zu einer Seitenfläche (55; 55) reichen.
  6. Integrierte Schaltung (2, 3, 4, 5, 6, 7, 8, 9, 10) nach Anspruch 4, wobei nur ein einziger Zusatzleiterbahnabschnitt (41, 42; 71) zwischen den zwei Leiterbahnabschnitten (34, 35, 38, 39; 66, 67) angeordnet ist.
DE60121820T 2000-07-21 2001-07-04 Verfahren zur Herstellung integrierter Schaltungen mit verbesserten Leiterbahnen in sogenannter "Sägebügel"-Form Expired - Fee Related DE60121820T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00890228 2000-07-21
EP00890228 2000-07-21
PCT/EP2001/007685 WO2002009153A2 (en) 2000-07-21 2001-07-04 Method of fabricating integrated circuits, providing improved so-called 'saw bow' conductive tracks

Publications (2)

Publication Number Publication Date
DE60121820D1 DE60121820D1 (de) 2006-09-07
DE60121820T2 true DE60121820T2 (de) 2007-02-08

Family

ID=8175954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60121820T Expired - Fee Related DE60121820T2 (de) 2000-07-21 2001-07-04 Verfahren zur Herstellung integrierter Schaltungen mit verbesserten Leiterbahnen in sogenannter "Sägebügel"-Form

Country Status (6)

Country Link
US (1) US6475817B2 (de)
EP (1) EP1360724B1 (de)
JP (1) JP2004505442A (de)
AT (1) ATE334479T1 (de)
DE (1) DE60121820T2 (de)
WO (1) WO2002009153A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE450836T1 (de) * 2002-06-28 2009-12-15 Nxp Bv Datenträger mit erkennungsmitteln zum erkennen einer durchgeführten veränderung einer in speichermitteln gespeicherten information
DE102004014644A1 (de) * 2004-03-25 2005-10-13 Atmel Germany Gmbh Integrierter Schaltkreis
WO2006013508A2 (en) * 2004-07-26 2006-02-09 Koninklijke Philips Electronics N.V. Wafer with improved conductive loops in the dicing lines
US20200350263A1 (en) * 2019-04-30 2020-11-05 Nxp B.V. Semiconductor devices with security features
US20200350220A1 (en) * 2019-04-30 2020-11-05 Nxp B.V. Semiconductor device with security features
US10896878B2 (en) 2019-06-18 2021-01-19 Nxp B.V. Integrated circuit saw bow break point
US11721586B2 (en) 2019-12-19 2023-08-08 Nxp B.V. Method and system for regulating plasma dicing rates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4444063A (en) * 1980-08-27 1984-04-24 Sangamo Weston Limited Torque measuring systems
DE3234745C2 (de) * 1982-09-20 1986-03-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Handhabung von filmmontierten integrierten Schaltkreisen und Vorrichtung zu seiner Durchführung
JPH01276735A (ja) * 1988-04-28 1989-11-07 Fuji Electric Co Ltd 集積回路素子ウエハ
JPH0758725B2 (ja) * 1990-01-19 1995-06-21 株式会社東芝 半導体ウェハ
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
DE4200586A1 (de) * 1992-01-11 1993-07-15 Philips Patentverwaltung Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung
GB2278965B (en) * 1993-06-07 1997-08-27 Centalic Tech Dev Ltd Testing Apparatus
DE19712314A1 (de) * 1997-03-24 1998-10-01 Thomas & Betts Gmbh Verbindung für die Zündeinrichtung von Airbag-Systemen in Kraftfahrzeugen

Also Published As

Publication number Publication date
US20020016033A1 (en) 2002-02-07
JP2004505442A (ja) 2004-02-19
EP1360724B1 (de) 2006-07-26
EP1360724A2 (de) 2003-11-12
WO2002009153A3 (en) 2003-09-04
ATE334479T1 (de) 2006-08-15
US6475817B2 (en) 2002-11-05
DE60121820D1 (de) 2006-09-07
WO2002009153A2 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
DE2843144C2 (de)
DE2633079A1 (de) Anordnung zum verbinden bzw. integrieren einer vielzahl von getrennten speichern auf einem scheibchen
DE2800006A1 (de) Universell programmierbarer kurzschliesstecker fuer eine steckfassung einer integrierten schaltung
DE19507127A1 (de) Adaptersystem für Baugruppen-Platinen, zu verwenden in einer Prüfeinrichtung
DE69003891T2 (de) Testvorrichtung für gedruckte Schaltungskarten und ihre Anwendung für das Testen von gedruckten Schaltungskarten, in Form einer Multiplex-Demultiplexeinrichtung für numerische Signale.
EP0078339A1 (de) Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf
DE2319011A1 (de) Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat
DE60215019T2 (de) Trennung von integrierten optischen modulen und strukturen
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE60121820T2 (de) Verfahren zur Herstellung integrierter Schaltungen mit verbesserten Leiterbahnen in sogenannter "Sägebügel"-Form
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE102004027960B4 (de) Elektrische Leistungs-Halbleitervorrichtung
DE10216026A1 (de) Anschlußkasten und Kabelbaum-Verbindungsverfahren
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1162655A2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
DE2131769A1 (de) Klemmelement zum loetfreien Anschluss isolierter elektrischer Leiter
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE29900457U1 (de) Struktur für Hochfrequenzoszillatoren
WO1989008265A1 (en) Device for testing printed circuit boards
DE2326861C2 (de)
DE2453578A1 (de) Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht
EP0334974B1 (de) Leiterplattenklemmenanordnung
EP3265834B1 (de) Elektrische kontaktvorrichtung
DE69028527T2 (de) Verfahren und apparat zum testen des zusammenbaus einer vielzahl von elektrischen komponenten auf einem substrat
DE3408498A1 (de) Elektrische kontakthuelse

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee