-
Die
Erfindung betrifft eine elektronische Schaltung, ausgebildet zum
Empfangen einer ersten Speisespannung zwischen einer ersten Speiseanschlussklemme
und einer zweiten Speiseanschlussklemme und zum Empfangen einer
zweiten Speisespannung zwischen der ersten Speiseanschlussklemme
und einer dritten Speiseanschlussklemme, umfassend einen DA-Wandler
zum Umsetzen eines digitalen Signals mit einem Spannungsbereich,
der höchstens
gleich der ersten Speisespannung ist, in ein analoges Signal mit
einem Spannungsbereich, der höchstens
gleich der zweiten Speisespannung ist, und insbesondere DA-Wandler
in integrierten Schaltungen oder ICs.
-
Derartige
elektronische Schaltungen sind aus dem allgemeinen Stand der Technik
bekannt, beispielsweise aus
GB
2185648 . Es besteht eine allgemeine Tendenz, ICs zu entwerfen,
die bei zunehmend niedrigeren Speisespannungen arbeiten. Dies hat
unter anderem zur Folge, dass das von dem DA-Wandler gelieferte
analoge Signal eine immer kleinere Amplitude hat. Der Spitzen-Spitzen-Wert des
analogen Signals kann nämlich
nicht größer sein als
der Wert der Speisespannung. Der kleinere Maximalwert des analogen
Signals wird auch das Signal-Rausch-Verhältnis des analogen Signals
nachteilig beeinflussen. Ein anderer Nachteil ist, dass diese modernen
ICs mit Spannungen arbeiten müssen,
die höher
sind als die maximal zulässigen
Betriebsspannungen für
moderne ICs, weil sie mit ICs von älteren Typen kommunizieren
können
müssen,
die bei höheren
Speisespannungen arbeiten. Das letztgenannte Problem wird im Stand
der Technik dadurch gelöst, dass
der Kern des DA-Wandlers in den modernen ICs von der verhältnismäßig niedrigen
ersten Speisespannung aus gespeist wird und dass darüber hinaus hinter
den DA-Wandler ein Verstärker
gekoppelt ist, der mit der verhältnismäßig hohen
zweiten Speisespannung verbunden ist. Der Ausgang des Verstärkers liefert
dann ein analoges Signal, das eine höhere Amplitude hat als das
analoge Signal am direkten Ausgang des DA-Wandlers. Der Verstärker muss
so entworfen werden, dass er mit der höheren zweiten Speisespannung
umgehen kann. Das oben erwähnte Signal-Rausch-Verhältnis wird
dadurch jedoch nicht verbessert, weil der analoge Signalpegel am
direkten Ausgang des DA-Wandlers, d.h. am Eingang des Verstärkers, immer
noch durch den Wert der niedrigeren ersten Speisespannung begrenzt
wird.
-
Der
Erfindung liegt daher als Aufgabe zugrunde, eine elektronische Schaltung
mit einem DA-Wandler zu verschaffen, wobei der DA-Wandler fähig ist,
mit anderen elektronischen Schaltungen zu kommunizieren, die mit
einer höheren
Speisespannung gespeist werden, und wobei der DA-Wandler ein analoges
Ausgangssignal mit einem verbesserten Signal-Rausch-Verhältnis liefert.
-
Gemäß der Erfindung
ist die eingangs erwähnte
elektronische Schaltung zur Lösung
dieser Aufgabe dadurch gekennzeichnet, dass der DA-Wandler umfasst:
Konversionswiderstände
und Kopplungsmittel, um eine Anzahl der genannten Konversionswiderstände zwischen
die erste Speiseanschlussklemme und eine Ausgangsklemme des DA-Wandlers
zu schalten und die übrige
Anzahl von Konversionswiderständen
zwischen die dritte Speiseanschlussklemme und die Ausgangsklemme
zu schalten, wobei die genannte Anzahl vom Dateninhalt des digitalen
Signals abhängig
ist. Im Gegensatz zum Stand der Technik sind die Konversionswiderstände mit
der dritten Speiseanschlussklemme zum Empfangen der zweiten, verhältnismäßig hohen Speisespannung
gekoppelt, sodass das analoge Signal am Ausgang des DA-Wandlers
nicht länger durch
die verhältnismäßig niedrige
erste Speisespannung begrenzt wird. Daher kann am direkten Ausgang
des DA-Wandlers ein analoges Signal mit einem verbesserten Amplitudenpegel
geliefert werden. Das Signal-Rausch-Verhältnis des
analogen Signals kann somit höher
sein.
-
Ein
weiterer Vorteil der erfindungsgemäßen elektronischen Schaltung
ist, dass nur die Kopplungsmittel so aufgebaut sein müssen, dass
sie die verhältnismäßig hohe
zweite Speisespannung aushalten, weil als Konversionswiderstande
Widerstände
verwendet werden können,
die einer verhältnismäßig hohen
Spannung standhalten. Die Widerstände können beispielsweise aus polykristallinem
Silicium hergestellt werden.
-
Eine
Ausführungsform
einer erfindungsgemäßen elektronischen
Schaltung ist dadurch gekennzeichnet, dass die Kopplungsmittel Treiber
umfassen, die zwischen die erste Speiseanschlussklemme und die dritte
Speiseanschlussklemme geschaltet sind, und dass jeder Konversionswiderstand
mittels eines ersten Anschlusspunktes mit der Ausgangsklemme und
mittels eines zweiten Anschlusspunktes gesondert mit einem Ausgang
des zugehörigen
separaten Treibers gekoppelt ist.
-
Jeder
separate Treiber ist so aufgebaut, dass er keine Komponenten umfasst,
an denen eine Potentialdifferenz auftreten kann, die höher ist
als die maximal zulässige
IC- Prozessspannung,
trotz der Tatsache, dass der separate Treiber von einer verhältnismäßig hohen
Speisespannung aus gespeist wird, die höher ist als die Prozessspeisespannung des
IC-Prozesses, in dem der separate Treiber implementiert ist.
-
Vorteilhafte
Ausführungsformen
des genannten Treibers sind in den Ansprüchen 3 bis 10 definiert.
-
Eine
Ausführungsform
einer elektronischen Schaltung ist dadurch gekennzeichnet, dass
der DA-Wandler für
jeden Treiber ein separates digitales Spannungspegelverschiebeglied
umfasst, mit einem ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme
gekoppelt ist, mit einem zweiten Speiseanschlusspunkt, der mit der
zweiten Speiseanschlussklemme gekoppelt ist, mit einem dritten Speiseanschlusspunkt,
der mit der dritten Speiseanschlussklemme gekoppelt ist, mit einem ersten
Ausgang, der mit dem Eingang des ersten Puffers gekoppelt ist, mit
einem zweiten Ausgang, der mit dem Eingang des zweiten Puffers gekoppelt ist,
und mit einem Eingang, und dass der DA-Wandler zudem Synchronisationsmittel
zum Synchronisieren der Datenbits des digitalen Signals umfasst,
wobei separate Eingänge
der Synchronisationsmittel zum Empfangen der separaten Datenbits
gekoppelt sind, während
die Synchronisationsmittel einen Takteingang zum Empfangen eines
Taktsignals aufweisen und die Synchronisationsmittel separate Ausgänge haben,
die mit den separaten Eingängen
der separaten digitalen Spannungspegelverschiebeglieder gekoppelt
sind.
-
Die
separaten Spannungsverschiebeglieder in dieser Ausführungsform
sorgen dafür,
dass die ersten Puffer und die zweiten Puffer mit Signalen gesteuert
werden, die die gewünschten
Spannungspegel ausweisen. Die Synchronisationsmittel gewährleisten,
dass die Datenbits unter der Steuerung des Taktsignals nahezu gleichzeitig
gelesen werden.
-
Eine
Ausführungsform
einer erfindungsgemäßen elektronischen
Schaltung ist dadurch gekennzeichnet, dass der DA-Wandler für jeden
Treiber ein separates digitales Spannungspegelverschiebeglied umfasst,
mit einem ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme gekoppelt
ist, mit einem zweiten Speiseanschlusspunkt, der mit der zweiten
Speiseanschlussklemme gekoppelt ist, mit einem dritten Speiseanschlusspunkt,
der mit der dritten Speiseanschlussklemme gekoppelt ist, mit einem
ersten Ausgang, mit einem zweiten Ausgang und mit einem Eingang,
wobei die separaten Eingänge
der Spannungspegelverschiebeglieder zum Empfangen der separaten
Datenbits des digitalen Signals gekoppelt sind, und dass der DA-Wandler
zudem Synchronisationsmittel zum Synchronisieren der Datenbits umfasst,
wobei separate Eingänge
der Synchronisati onsmittel mit den separaten ersten Ausgängen und
den separaten zweiten Ausgängen
der Spannungspegelverschiebeglieder gekoppelt sind, wobei die Synchronisationsmittel
einen Takteingang zum Empfangen eines Taktsignals aufweisen und
wobei die Synchronisationsmittel separate Ausgänge haben, die mit den separaten
ersten Eingängen
der ersten Puffer und den separaten zweiten Eingängen der zweiten Puffer gekoppelt sind.
Dies ist eine alternative Version der vorhergehenden Ausführungsform.
Die Synchronisationsmittel sind jetzt nicht den Pegelverschiebegliedern
vorgeschaltet, sondern liegen zwischen den Pegelverschiebegliedern
und den Puffern.
-
Vorteilhafte
Ausführungsformen
der oben erwähnten
Spannungspegelverschiebeglieder sind in den Ansprüchen 13
bis 16 definiert.
-
Eine
Ausführungsform
einer erfindungsgemäßen elektronischen
Schaltung ist dadurch gekennzeichnet, dass die elektronische Schaltung
einen Stromkompensationsschaltkreis umfasst, der zwischen der ersten
Speiseanschlussklemme und der dritten Speiseanschlussklemme zum
Empfangen der zweiten Speisespannung angeschlossen ist, wobei der
Stromkompensationsschaltkreis im Betriebszustand von dem digitalen
Signal aus in solcher Weise gesteuert wird, dass die Summe aus der
Stromaufnahme des DA-Wandlers und der Stromaufnahme des Stromskompensationsschaltkreis
nahezu unabhängig
vom Dateninhalt des digitalen Signals ist. Der von dem DA-Wandler
gezogene Strom ist von dem Dateninhalt des digitalen Signals abhängig. Es
ist immer eine gewisse Verdrahtungsimpedanz in Reihe mit den Speiseleitungen
des DA-Wandlers vorhanden (Ohmscher Widerstand und Selbstinduktivität). Infolge
dieser Verdrahtungsimpedanz und infolge der Tatsache, dass die von
dem DA-Wandler aufgenommene Leistung von dem Dateninhalt des digitalen
Signals abhängig
ist, wird der DA-Wandler mit einer Spannung gespeist, die eine datenabhängige Komponente
enthält.
Da das so genannte Power Supply Rejection Ratio (Unterdrückung von
Versorgungsspannungsschwankungen) des DA-Wandlers verhältnismäßig gering
ist, wird in dem DA-Wandler in Abhängigkeit von dem Wert dieses
Power Supply Rejection Ratio eine Verzerrung von Signalen auftreten.
Auch kann ein unerwünschtes
Signalnebensprechen zu anderen Bauelementen der elektronischen Schaltung
auftreten.
-
Sowohl
der DA-Wandler als auch der Stromkompensationsschaltkreis haben
eine datenabhängige
Stromaufnahme. Die datenabhängige
Komponente der Stromaufnahme des Stromkompensationsschaltkreises
hat den gleichen Wert wie die datenabhängige Komponente der Stromaufnahme
des DA-Wandlers. Die beiden genannten Stromkomponenten sind jedoch
zueinander in Gegenphase. Da die Speiseanschlusspunkte des DA- Wandlers und des
Stromkompensationsschaltkreises mit Hilfe sehr kurzer Verdrahtungsabschnitte
miteinander verbunden sind, wird im Wesentlichen kein datenabhängiger Strom
durch die Verdrahtungsimpedanzen fließen. Die datenabhängige Komponente
des DA-Wandlers und
die datenabhängige
Komponente des Stromkompensationsschaltkreises kompensieren einander nämlich. Daher
wird der DA-Wandler mit einer Speisespannung gespeist, die nahezu
unabhängig
vom Dateninhalt des digitalen Signals ist. Signalverzerrung und
Signalnebensprechen werden somit vermieden, selbst bei einem niedrigen
Power Supply Rejection Ratio.
-
Vorteilhafte
Ausführungsformen
von erfindungsgemäßen Stromkompensationsschaltkreisen sind
in den Ansprüchen
19 bis 22 aufgeführt.
-
Die
Erfindung ist in der Zeichnung dargestellt und wird im Folgenden
näher beschrieben.
Es zeigen:
-
1 ein
Schaltbild einer Ausführungsform einer
erfindungsgemäßen elektronischen
Schaltung,
-
2 ein
Schaltbild einer weiteren Ausführungsform
einer erfindungsgemäßen elektronischen Schaltung,
-
3 ein
Schaltbild eines Treibers zur Verwendung in der erfindungsgemäßen elektronischen Schaltung,
-
4 bis 9 Schaltbilder
von Verstärkern zur
Verwendung in den Treibern einer erfindungsgemäßen elektronischen Schaltung,
-
10 bis 12 Schaltbilder
von weiteren Ausführungsformen
einer erfindungsgemäßen elektronischen
Schaltung,
-
13 ein
vereinfachtes Schaltbild, in dem die parasitären Verdrahtungsimpedanzen
zu den Speiseanschlusspunkten eines erfindungsgemäßen DA-Wandlers
symbolisch angedeutet sind, und
-
14 bis 17 Schaltbilder
von weiteren Ausführungsformen
einer elektronischen Schaltung mit einem erfindungsgemäßen DA-Wandler,
die mit erfindungsgemäßen Stromkompensationsmitteln versehen
ist.
-
Gleiche
Komponenten oder Elemente haben in dieser Zeichnung die gleichen
Bezugszeichen.
-
1 ist
ein Schaltbild einer Ausführungsform
einer elektronischen Schaltung mit einem DA-Wandler DAC. Der DA-Wandler
DAC umfasst Kopplungsmittel CPL und Konversionswiderstände RCNV0 bis RCNVn. Die
Kopplungsmittel CPL umfassen Schalter, die von den digitalen Signalen
DS gesteuert werden, die mit a0 bis an bezeichnet werden. Der DA-Wandler DAC liefert
ein analoges Ausgangssignal UOUT zwischen
der Ausgangsklemme OUT und einer ersten Speiseanschlussklemme VSS. Der DA-Wandler DAC ist in einem IC implementiert,
der bei einer ersten Speisespannung UL arbeitet,
die zwischen der ersten Speiseanschlussklemme VSS und einer
zweiten Speiseanschlussklemme VDDL anliegt. 1 zeigt
auch eine zweite Speiseanschlussklemme VDDH,
die eine zweite Speisespannung empfangen soll, die zwischen der
ersten Speiseanschlussklemme VSS und der
zweiten Speiseanschlussklemme VDDH anliegt.
In Abhängigkeit
von dem Logikwert der Signale a0 bis an sind die Konversionswiderstände entweder
zwischen die erste Speiseanschlussklemme VSS und
die Ausgangsklemme OUT geschaltet oder zwischen die zweite Speiseanschlussklemme
VDDH und die Ausgangsklemme OUT geschaltet. 1 zeigt
als Beispiel die Situation, in der die Konversionswiderstände RCNV0 und RCNV1 zwischen
die dritte Speiseanschlussklemme VDDH und
die Ausgangsklemme OUT geschaltet sind. Die verbleibenden Konversionswiderstände sind
zwischen die erste Speiseanschlussklemme VSS und
die Ausgangsklemme OUT geschaltet. Die Konversionswiderstände können beispielsweise
aus polykristallinem Silicium hergestellt sein. Die zweite Speisespannung
UH kann höher sein als die maximal zulässige IC-Prozessspannung
des ICs. Die Kopplungsmittel CPL sind jedoch so entworfen, dass
sie keine Komponenten umfassen, an denen eine höhere Potentialdifferenz auftritt
als die maximal zulässige
IC-Prozessspannung. Das analoge Signal UOUT hat
einen Spannungsbereich, der nahezu gleich der zweiten Speisespannung
UH ist. Daher wird das Signal-Rausch-Verhältnis des
analogen Signals UOUT größer sein als in einer ähnlichen
Schaltung nach dem Stand der Technik, in der der Spannungsbereich
des analogen Signals UOUT gleich der ersten
Speisespannung UL ist.
-
2 ist
ein Schaltbild einer weiteren Ausführungsform des DA-Wandlers
DAC. Die Kopplungsmittel sind mit den Treibern DR0 bis
DRn ausgeführt. Jeder Treiber DRj hat einen ersten Speiseanschlusspunkt,
der mit der ersten Speiseanschlussklemme VSS gekoppelt
ist, einen zweiten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme
VDLL gekoppelt ist, und einen dritten Speiseanschlusspunkt,
der mit der dritten Speiseanschlussklemme VDDH gekoppelt
ist. Jeder Treiber DRVj hat einen Ausgang
DRj, der mit dem entsprechenden Konversionswiderstand
RCNVj gekoppelt ist. Jeder Treiber DRVj hat einen ersten Puffer BF1 mit
einem Eingang IBF1 und einem zweiten Puffer
BF2 mit einem zweiten Eingang IBF2. Je nach den Logikpegeln an den Eingängen IBF1 und IBF2, wobei
die Pegel durch die Datenbits a0 bis an des digitalen Signals DS definiert sind
(siehe 1), wird das Potential am Ausgang DRj entweder
nahezu gleich dem Potential an der ersten Speiseanschlussklemme
VSS oder nahezu gleich dem Potential an
der dritten Speiseanschlussklemme VDDH sein.
-
3 ist
ein Schaltbild eines Treibers DRVj zur Verwendung
in der elektronischen Schaltung von 2. Der Treiber
DRVj umfasst eine Verstärkerstufe AMP, eine weitere
Verstärkerstufe
AMPF, den ersten Puffer BF1 und den zweiten
Puffer BF2. Die Ausgänge der Verstärkerstufen
AMP und AMPF sind miteinander verbunden und bilden zusammen den
Ausgang DRj. Ein erster Speiseanschlusspunkt
der Verstärkerstufe
AMP ist mit der ersten Speiseanschlussklemme VSS verbunden.
Ein Speiseanschlusspunkt der weiteren Verstärkerstufe AMPF ist mit der
dritten Speiseanschlussklemme VDDH verbunden.
Die Speiseanschlusspunkte des ersten Puffers BF1 sind
zwischen die erste Speiseanschlussklemme VSS und
die zweite Speiseanschlussklemme VDDL geschaltet.
Die Speiseanschlusspunkte des zweiten Puffers BF2 sind
zwischen die zweite Speiseanschlussklemme VDDL und die
dritte Speiseanschlussklemme VDDH geschaltet. Die
Ausgänge
der Puffer BF1 und BF2 sind
mit Eingängen
der Verstärkerstufen
AMP bzw. AMPF verbunden. Die Verstärkerstufe AMP hat eine Bezugsklemme
RF1 zum Empfangen einer Bezugsspannung.
Die weitere Verstärkerstufe
AMPF hat eine Bezugsklemme RF1C zum Empfangen
einer weiteren Bezugsspannung. Die Puffer BF1 und
BF2 sind als Beispiel als Wechselrichter
ausgeführt.
Es soll jetzt angenommen werden, dass zum Beispiel das Potential
an der ersten Speiseanschlussklemme gleich 0 Volt ist, dass die
erste Speisespannung UL gleich 2,5 Volt
ist und dass die zweite Speisespannung UH gleich
5 Volt ist. Die hohen und niedrigen Logikwerte am Eingang der Verstärkerstufe
AMP sollen 0 Volt bzw. 2,5 Volt sein. Die hohen und niedrigen Logikwerte
am Eingang der weiteren Verstärkerstufe
AMPF werden dann 2,5 Volt bzw. 5 Volt sein. Der Aufbau der Verstärkerstufen
AMP und AMPF ist so, dass nirgends im Treiber DRVj eine Potentialdifferenz
größer als
2,5 Volt vorhanden sein wird, trotz der Tatsache, dass an der dritten
Speiseanschlussklemme ein Potential von 5 Volt anliegt. Daher kann
der Treiber in einen IC mit einer maximalen IC-Prozessspannung von
2,5 Volt eingebaut werden, während
der Spannungsbereich am Ausgang DRj dennoch
5 Volt beträgt.
-
4 ist
ein Schaltbild einer Ausführungsform
der Verstärkerstufe
AMP. Die Verstärkerstufe AMP
umfasst einen Verstärkertransistor
TA, einen ersten Kaskodentransistor TC1,
einen zweiten Kaskodentransistor TC2 und
einen Transistor D, der als Diode geschaltet ist. Der Verstärkertransistor
TA ist über
ein Gate mit dem Ausgang des ersten Puffers BF1 verbunden
und über
eine Source mit der ersten Speiseanschlussklemme VSS.
Der erste Kaskodentransistor TC1 ist über ein
Gate mit einer Bezugsspannungsquelle VRF1 und über eine
Source mit der Drain des Verstärkertransistors
TA verbunden. Der zweite Kaskodentransistor TC2 ist über ein
Gate mit dem Gate des ersten Kaskodentransistors TC1, über eine
Source mit der Drain des ersten Kaskodentransistors TC1 und über eine
Drain mit dem Ausgang DRj verbunden. Die
Diode D ist parallel mit dem Hauptstrompfad des zweiten Kaskodentransistors
TC2 verbunden. Teilweise wegen des als Diode
geschalteten Transistors D wird die Steuerspannung UC zwischen dem
Gate und der Source des zweiten Kaskodentransistors TC2 in
Abhängigkeit
vom Potential am Gate des Verstärkertransistors
TA und dem Potential am Ausgang DRj angepasst.
Hierdurch sind Spannungsdifferenzen an den Transistoren in der Verstärkerstufe
AMP nicht größer als
2,5 Volt, während
dennoch die Spannungsamplitude am Ausgang DRj 5 Volt
betragen kann. All dies gilt unter der Bedingung, dass ein geeigneter
Wert für
die von der Bezugsspannungsquelle VRF1 gelieferte
Spannung gewählt ist,
beispielsweise gleich dem Wert des Potentials an der zweiten Speiseanschlussklemme
VDDL7 d.h. im vorliegenden Beispiel 2,5
Volt.
-
Das
bedeutet, dass auf Wunsch die Bezugsspannungsquelle VRF1 weggelassen
werden kann, wobei dann die Gates der Kaskodentransistoren TC1 und TC2 mit der
zweiten Speisespannungsklemme VDDL verbunden
sind.
-
5, 6 und 7 sind
Schaltbilder von Treibern, die Alternativen für die in 4 gezeigten
Treiber darstellen, wobei die Funktion des als Diode geschalteten
Transistors D durch einen ersten Spannungsregeltransistor TRG1 und einen zweiten Spannungsregeltransistor
TRG2 ersetzt worden ist. Der erste Spannungsregeltransistor
TRG1 hat ein mit dem Ausgang DRj verbundenes
Gate, eine mit dem Gate des zweiten Kaskodentransistors TC2 verbundene Source und eine mit dem Gate
des ersten Kaskodentransistors TC1 verbundene
Drain. Der zweite Spannungsregeltransistor TRG2 hat
ein Gate, das mit dem Gate des ersten Kaskodentransistors TC1 verbunden ist, eine mit dem Gate des zweiten
Kaskodentransistors TC2 verbundene Source
und eine mit dem Ausgang DRj verbundene
Drain. In Abhängigkeit
vom Potential am Gate des Verstärkertransistors TA
und am Ausgang DRj leitet entweder der erste Spannungsregeltransistor
TRG1 und ist der zweite Spannungsregel transistor
TRG2 nicht leitend oder ist der erste Spannungsregeltransistor
TRG1 nicht leitend und leitet der zweite
Spannungsregeltransistor TRG2 oder sind
sowohl der erste Spannungsregeltransistor TRG1 als
auch der zweite Spannungsregeltransistor TRG2 leitend.
Die Steuerspannung UC ist auf diese Weise
so angepasst, dass die Verstärkerstufe
AMP keine Transistoren enthält,
an denen eine Potentialdifferenz von mehr als 2,5 Volt anliegt,
während
dennoch das Potential am Ausgang DRj 5 Volt betragen
kann.
-
Wenn
das Potential am Ausgang DRj mehr als zwei
Mal so groß sein
kann wie die maximal zulässige
IC-Prozessspannung, kann die Verstärkerstufe AMP um einen zusätzlichen
Kaskodentransistor und zusätzliche
Spannungsregeltransistoren erweitert werden, wie als Beispiel in 8 dargestellt ist.
Wenn das Potential am Ausgang DRj nur geringfügig höher ist
als zwei Mal die maximal zulässige IC-Prozessspannung,
kann auch ein Spannungspegelverschiebeglied verwendet werden, statt
der Erhöhung
der Anzahl Kaskodentransistoren und Spannungsregeltransistoren.
Dies kann beispielsweise in der in 6 gezeigten
Weise mit einer Spannungsquelle V1 in Reihe
mit der Drain des zweiten Spannungsregeltransistors TRG2 erfolgen
oder wie in 7 mit einer Spannungsquelle
V2 in Reihe mit einem gemeinsamen Verbindungspunkt
des Gates des ersten Spannungsregeltransistors TRG1 und
der Drain des zweiten Spannungsregeltransistors TRG2.
-
Das
Schaltbild von 8 ist eine Erweiterung in Bezug
auf das Schaltbild von 5. Ein dritter Kaskodentransistor
TC3 ist zwischen die Drain des zweiten Kaskodentransistors
TC2 und den Ausgang DRj in
Reihe geschaltet. Die Schaltung umfasst weiterhin einen dritten
Spannungsregeltransistor TRG3 und einen
vierten Spannungsregeltransistor TRG4. Die
Verbindungen zwischen dem dritten Spannungsregeltransistor TRG3, dem vierten Spannungsregeltransistoren
TRG4 und dem dritten Kaskodentransistor
TC3 entsprechen den Verbindungen zwischen
dem ersten Spannungsregeltransistor TRG1, dem
zweiten Spannungsregeltransistor TRG2 und dem
dritten Kaskodentransistor TC2 unter der
Bedingung, dass das Gate des vierten Spannungsregeltransistors TRG4 und die Drain des dritten Spannungsregeltransistors
TRG3 mit dem Gate des zweiten Kaskodentransistors
TC2 statt mit dem Gate des ersten Kaskodentransistors
TC, verbunden sind. Die Verstärkerstufe
AMP kann je nach Erfordernis mittels einer beliebigen Anzahl zusätzlicher
Kaskodentransistoren und zusätzlicher
Spannungsregeltransistoren angepasst werden, sodass sie in ähnlicher
Weise mit dem Potential am Ausgang DRj umgeht.
-
9 ist
ein Schaltbild, das dem Schaltbild von 3 entspricht
und eine Ausführungsform
einer Verstärkerstufe
AMP gemäß 5 darstellt
und eine Ausführungs form
einer weiteren Verstärkerstufe AMPF
darstellt, welche weitere Verstärkerstufe AMPF
in einer zum Schaltbild von 5 komplementären Weise
implementiert ist. Die Elemente mit Bezugszeichen TAC;
TC1C; TC2C; TRG1C; TRG2C und VRF1C entsprechen Elementen mit Bezugszeichen TA;
TC1; TC2; TRG1; TRG2 und VRF1. Es ist nicht unbedingt notwendig, dass
die Verstärkerstufe
AMP und die weitere Verstärkerstufe
AMPF komplementär aufgebaut
sind. Daher ist es möglich,
dass beispielsweise die Verstärkerstufe
AMP entsprechend dem Schaltbild von 5 aufgebaut
ist, während
die weitere Verstärkerstufe
AMPF als komplementäre
Version des Schaltbildes von 4 aufgebaut
ist.
-
10 ist
ein Schaltbild einer weiteren Ausführungsform der erfindungsgemäßen elektronischen
Schaltung. Die Schaltung von 10 umfasst die
Schaltung von 2 erweitert mit Synchronisationsmitteln
SNC und Pegelverschiebegliedern LVSHFT0 bis
LVSHFTn. Die Synchronisationsmittel sind
durch n-Flipflops FF gebildet. Jedes Flipflop FF hat einen Takteingang,
der mit der Klemme CLK zum Empfangen eines Taktsignals verbunden
ist. Jedes Flipflop FF hat einen separaten Dateneingang, der zum
Empfangen des zugehörigen
Datenbits Aj geschaltet ist. Jedes Flipflop
FF hat einen separaten Ausgang, der mit dem entsprechenden Eingang
ILV des zugehörigen Spannungspegelverschiebegliedes LVSHFTj gekoppelt ist. Jedes individuelle Spannungspegelverschiebeglied
LVSHFTj hat einen ersten Ausgang OFLV, um den entsprechenden Eingang des ersten
Puffers PF1 des entsprechenden Treibers DRVj zu koppeln, und einen zweiten Ausgang OSLV, um den entsprechenden Eingang des zweiten
Puffers BF2 des entsprechenden Treibers
DRVj zu koppeln. Die Synchronisationsmittel
SNC sorgen dafür, dass
die Datenbits a0 bis an nahezu
simultan getaktet werden, sodass keine unerwünschten Zwischenpegel auftreten
können.
Die Synchronisationsmittel werden von der ersten Speisespannung
UL gespeist.
-
Die
Spannungspegelverschiebeglieder LVSHFT0 bis
LVSHFTn werden beide mit der ersten Speisespannung
UL und der zweiten Speisespannung UH gespeist. Nehmen wir wieder das Beispiel, dass
die erste Speisespannung UL = 2,5 Volt und
die zweite Speisespannung UH = 5 Volt ist,
dann wird die Spannung am ersten Ausgang OFLV zwischen
0 und 2,5 Volt variieren und die Spannung am zweiten Ausgang OSLV wird zwischen 2,5 und 5 Volt variieren.
Auf diese Weise wird es in der elektronischen Schaltung von 10 keine
Komponenten geben, an denen eine Potentialdifferenz von mehr als
2,5 Volt anliegt.
-
11 ist
ein Schaltbild einer Ausführungsform
einer erfindungsgemäßen elektronischen
Schaltung, die eine Alternative für die elektronische Schaltung
von 10 bildet. Der Unterschied zu 10 ist hauptsächlich,
dass die Spannungspegel der Datenbits a0 bis
an erst angepasst werden und dass anschließend die
Datenbits mit Hilfe der Synchronisationsmittel SNC synchronisiert
werden. Um dies zu erreichen, werden die Synchronisationsmittel
nicht von der ersten Speisespannung UL gespeist,
sondern von der zweiten Speisespannung UH.
Die Anzahl der benötigten
Flipflops ist jetzt zwei Mal so groß.
-
12 ist
ein Schaltbild einer Ausführungsform
eines erfindungsgemäßen Spannungspegelverschiebegliedes
LVSHFTj. Das Spannungspegelverschiebeglied
LVSHFTj umfasst einen Eingangspuffer IBF,
einen Wechselrichter IV, eine bistabile Triggerschaltung LTCH, die
von Transistoren TR1 und TR2, einem
ersten Kondensator C1, einem zweiten Kondensator
C2, einer ersten Diode D1 und
einer zweiten Diode D2 gebildet wird. Der
Eingangspuffer IBF und der Wechselrichter IV werden von der ersten
Speisespannung UL gespeist. Der Eingangspuffer
IBF ist als Beispiel als nichtinvertierender Verstärker dargestellt und
hat einen Eingang, der den Eingang ILV des Spannungspegelverschiebegliedes
LVSHFTj bildet und einen Ausgang, der mit
einem Eingang des Wechselrichters IV verbunden ist. Ein Ausgang
des Wechselrichters IV ist mit dem ersten Ausgang OFLV des
Spannungspegelverschiebegliedes LVSHFTj verbunden.
Die Sources der Transistoren TR1 und TR2 sind mit der dritten Speiseanschlussklemme VDDH zum Empfangen der zweiten Speisespannung UH verbunden. Die Drain des Transistors TR1 und das Gate des Transistors TR2 sind miteinander verbunden und bilden den
ersten Triggeranschlusspunkt. Die Drain des Transistors TR2 und das Gate des Transistors TR1 sind miteinander verbunden und bilden den
zweiten Triggeranschlusspunkt, der auch mit dem zweiten Ausgang
OSLV des Spannungspegelverschiebegliedes
LVSHFTj gekoppelt ist. Der erste Kondensator
C1 ist zwischen den ersten Triggeranschlusspunkt
und den Ausgang des Eingangspuffers IBF geschaltet. Der zweite Kondensator
C2 ist zwischen den zweiten Ausgang OSLV und den ersten Ausgang OFLV des
Spannungspegelverschiebegliedes LVSHFTj geschaltet. Die erste Diode
D1 ist zwischen die zweite Spannungsanschlussklemme
VDDL und den ersten Triggeranschlusspunkt
geschaltet. Die zweite Diode D2 ist zwischen
die zweite Speisenanschlussklemme VDDL und
den ersten Ausgang OSLV des Spannungspegelverschiebegliedes
LVSHFTj geschaltet. Beim Betrieb und im unbestimmten Zustand liegt
an den Kondensatoren C, und C2 eine Gleichspannung
an, die die tatsächliche
Spannungspegelverschiebung bewirkt. Die Dioden D1 und
D2 sorgen dafür, dass beim Initiieren der
ersten und zweiten Spannungen UL und UH niemals Spannungen, die größer als
die von der ersten Speisespannung UL gelieferte
Spannung sind, an den Transistoren TR1 und
TR2 auftreten können.
-
13 zeigt
eine elektronische Schaltung mit einem DA-Wandler DAC gemäß der Erfindung. Ein
erster Speiseanschlusspunkt 1 des DA-Wandlers DAC ist mit
der ersten Speiseanschlussklemme VSS der
elektronischen Schaltung verbunden. Ein zweiter Speiseanschlusspunkt 2 des
DA-Wandlers DAC ist mit der dritten Speiseanschlussklemme VDDH der elektronischen Schaltung verbunden.
Die zweite Speisespannung UH ist zwischen
die erste Speiseanschlussklemme VSS und
die dritte Speiseanschlussklemme VDDH geschaltet.
Parasitäre
Verdrahtungsimpedanzen zwischen dem Anschlusspunkt 1 und
der ersten Speiseanschlussklemme VSS und
zwischen dem Anschlusspunkt 2 und der dritten Speiseanschlussklemme
VDDH werden mit Z11 bzw.
Z12 bezeichnet. Die Stromaufnahme IDAC des DA-Wandlers DAC enthält eine
Komponente, die von dem digitalen Eingangssignal DS abhängig ist.
Wegen der vorhandenen Verdrahtungsimpedanzen Z11 und
Z12 tritt jetzt eine effektive Speisespannung
U mit einer Komponente auf, die von dem digitalen Eingangssignal
DS abhängig
ist. Wenn der DA-Wandler DAC ein ungenügend hohes Power Supply Rejection
Ratio hat, wird infolge der datenabhängigen Komponente in der effektiven
Speisespannung eine Signalverzerrung und eventuell ein Signalnebensprechen
zu anderen Teilen der elektronischen Schaltung auftreten.
-
14 zeigt
eine erfindungsgemäße elektronische
Schaltung mit einem DA-Wandler
DAC, wie in 13 gezeigt, und zusätzlich dazu
einem Stromkompensationsschaltkreis CMP. Das digitale Signal DS
wird nicht nur dem DA-Wandler zugeführt, sondern auch dem Stromkompensationsschaltkreis CMP.
Die Speiseleitungen des Stromkompensationsschaltkreises CMP sind
nicht mit der ersten Speiseanschlussklemme VSS und
der dritten Speiseanschlussklemme VDDH verbunden,
sondern stattdessen mit dem ersten Anschlusspunkt 1 bzw.
dem zweiten Anschlusspunkt 2. Die Stromaufnahme des Stromkompensationsschaltkreises
CMP wird mit ICMP bezeichnet. Der Wert von
ICMP liegt vorzugsweise viel niedriger als
der Wert von IDAC, sodass die totale Stromaufnahme
der Schaltung nicht merklich erhöht ist.
Der StromkompensationsschaltkreisCMP ist jedoch so entworfen, dass
die Stromaufnahme ICMP eine datenabhängige Komponente
enthält,
die ebenso groß ist
wie die datenabhängige
Komponente der Stromaufnahme IDAC des DA-Wandlers
DAC, aber entgegengesetzte Phase hat. Daher enthält die effektive Speisespannung
U nahezu keine datenabhängige
Komponente.
-
Die
elektronische Schaltung von 14 soll jetzt
anhand von 15, 16 und 17 ausführlicher
erläutert
werden. In 17 ist der DA-Wandler DAC dargestellt,
der im Gegensatz zu 1 mit dem ersten Speiseanschlusspunkt 1 und dem
zweiten Speisean schlusspunkt 2 verbunden ist. Der DA-Wandler
DAC umfasst Schaltmittel CPL und Konversionswiderstände RCNV0 bis RCNVn. Die
Schaltmittel CPL umfassen Schalter, die von den digitalen Signalen
DS gesteuert werden, bezeichnet als a0 bis an. Je nach den Logikwerten der Signale a0 bis an sind die Konversionswiderstände entweder
zwischen den ersten Anschlusspunkt 1 und die Ausgangsklemme
OUT geschaltet oder zwischen den zweiten Speiseanschlusspunkt 2 und
die Ausgangsklemme OUT. 17 zeigt
als Beispiel die Situation, in der die Konversionswiderstände RCNV0 und RCNV1 zwischen
den zweiten Speiseanschlusspunkt 2 und die Ausgangsklemme
OUT geschaltet sind. Die Stromaufnahme IDAC des
DA-Wandlers DAC ist minimal, wenn alle Konversionswiderstände RCNV0 bis RCNVn entweder zwischen
den ersten Speiseanschlusspunkt 1 und die Ausgangsklemme
OUT oder zwischen den zweiten Speiseanschlusspunkt 2 und
die Ausgangsklemme OUT geschaltet sind. Die Stromaufnahme IDAC ist in allen anderen Situationen größer. Die
Stromaufnahme IDAC ist maximal, wenn gleiche
Anzahlen von Konversionswiderständen
zwischen den ersten Anschlusspunkt 1 und die Ausgangsklemme
OUT und zwischen den zweiten Speiseanschlusspunkt 2 und die
Ausgangsklemme OUT geschaltet sind. Angenommen wird hierfür, dass
alle Konversionswiderstände
nahezu den gleichen Widerstandswert haben. Die Stromaufnahme IDAC ist somit vom Wert des digitalen Signals
DS abhängig. 16 zeigt
ein Beispiel für
einen StromkompensationsschaltkreisCMP, der in diesem Beispiel drei
Kompensationswiderstände
umfasst, bezeichnet mit RCMP1 bis RCMP3. Der Stromkompensationsschaltkreis umfasst
weiterhin Schaltmittel SCMP, die von dem
digitalen Signal DS gesteuert werden. In Abhängigkeit von dem digitalen
Signal DS sind eine Anzahl Kompensationswiderstände zwischen den ersten Speiseanschlusspunkt 1 und
den zweiten Speiseanschlusspunkt 2 geschaltet oder auch
nicht. Es ist deutlich, dass die Stromaufnahme ICMP vom
digitalen Signal DS abhängt.
Daher ist die Summe der Stromaufnahmewerte IDAC und
ICMP bei einer korrekten relativen Dimensionierung
des DA-Wandlers DAC und des StromkompensationsschaltkreisesCMP konstant.
-
Es
sollen jetzt die folgenden Annahmen gemacht werden, um die Art der
Dimensionierung zu verdeutlichen. Die Ausgangsklemme OUT ist unbelastet,
die Anzahl Konversionswiderstände,
wie in 17 dargestellt, beträgt vier,
die Anzahl Kompensationswiderstände,
wie in 16 dargestellt, beträgt vier,
die Speisespannung ist 3 Volt und der Wert jedes Konversionswiderstandes
ist 30 KΩ.
Der Wert der Kompensationswiderstände ist 120 kΩ. Zwei Situationen
sollen jetzt betrachtet werden.
-
In
der Situation 1 sind zwei Konversionswiderstande zwischen
den ersten Speiseanschlusspunkt 1 und die Ausgangsklemme
OUT geschaltet und zwei Konversionswiderstände zwischen den zweiten Speiseanschlusspunkt 2 und
die Ausgangsklemme OUT geschaltet. Die Ausgangsspannung UOUT ist gleich 1,5 Volt. Der zwischen dem
zweiten Speiseanschlusspunkt 1 und dem zweiten Speiseanschlusspunkt 2 liegende
Gesamtwiderstand ist gleich 30 kΩ.
Die Stromaufnahme IDAC ist gleich 100 μA. Zur gleichen
Zeit gibt es drei Kompensationswiderstände in dem StromkompensationsschaltkreisCMP,
die einen Wert von 120 kΩ haben
und zwischen den ersten Speiseanschlusspunkt 1 und den
zweiten Speiseanschlusspunkt 2 geschaltet sind. Hierdurch
wird die Stromaufnahme ICMP gleich 75 μA. Die Summe
der Stromaufnahmewerte IDAC und ICMP ist somit gleich 175 μA.
-
In
der Situation 2 ist ein Konversionswiderstand zwischen
den zweiten Speiseanschlusspunkt 2 und die Ausgangsklemme
OUT geschaltet und drei Konversionswiderstände sind zwischen den ersten Speiseanschlusspunkt 1 und
die Ausgangsklemme OUT geschaltet. Die Ausgangsspannung UOUT ist gleich 0,75 Volt. Der Gesamtwiderstand,
der zwischen den ersten Speiseanschlusspunkt 1 und den zweiten
Speiseanschlusspunkt 2 des DA-Wandlers DAC geschaltet ist,
ist gleich 40 kΩ.
Die Stromaufnahme IDAC ist daher gleich
75 μA. Gleichzeitig
gibt es vier Kompensationswiderstände in dem Stromkompensationsschaltkreis
CMP, die einen Wert von 120 kΩ haben
und zwischen den ersten Speiseanschlusspunkt 1 und den
zweiten Speisenanschlusspunkt 2 geschaltet sind. Hierdurch
wird die Stromaufnahme ICMP gleich 100 μA. Die Summe
der Stromaufnahmewerte IDAC und ICMP ist somit gleich 175 μA.
-
Aus
dem Obigen wird deutlich sein, dass die Summe der Stromaufnahmewerte
IDAC und ICMP konstant
ist und in diesem Beispiel gleich 175 μA ist.
-
Statt
eines StromkompensationsschaltkreisesCMP mit Widerständen, wie
in 16 gezeigt, kann auch ein Stromkompensationsschaltkreis
CMP mit Stromquellen, wie in 15 gezeigt,
verwendet werden. 15 zeigt als Beispiel drei Kompensationsstromquellen
ICMP1 bis ICMP3,
die zwischen den ersten Speiseanschlusspunkt 1 und den
zweiten . Speiseanschlusspunkt 2 geschaltet sind. Je nach
dem Dateninhalt des digitalen Signals liefern die Kompensationsstromquellen
einen gewissen Bezugsstrom oder sind eine oder mehrere dieser Kompensationsstromquellen
ausgeschaltet.
-
Als
Alternative zu dem Stromkompensationsschaltkreis CMP von 15 ist
es möglich,
nur eine der Kompensationsstromquellen ICMP1 bis
ICMP3 gleichzeitig einzuschalten, wobei
der Wert des von der einen eingeschalteten Kompensationsstromquelle ICMP1–ICMP3 gelieferten Stroms abhängig vom
Dateninhalt des digitalen Signals DS ist, statt dass man die Anzahl
eingeschalteter Kompensationsstromquellen ICMP1–ICMP3 vom Dateninhalt des digitalen Signals
DS abhängen
lässt.
-
Als
Alternative zu dem in 15 dargestellten Stromkompensationsschaltkreis
CMP ist es möglich,
nur einen der Kompensationswiderstände RCMP1 bis
RCMP3 gleichzeitig zwischen den ersten Speiseanschlusspunkt 1 und
den zweiten Speiseanschlusspunkt 2 zu schalten, wobei der
Wert des einen angeschlossenen Kompensationswiderstandes RCMP1–RCMP3 vom Dateninhalt des digitalen Signals DS
abhängig
ist, statt dass man die Anzahl von Kompensationswiderständen RCMP1–RCMP3, die zwischen den ersten Speiseanschlusspunkt 1 und
den zweiten Speiseanschlusspunkt 2 geschaltet sind, vom
Dateninhalt des digitalen Signals DS abhängen lässt.
-
Die
elektronische Schaltung kann sowohl mit diskreten Bauelementen als
auch als integrierte Schaltung ausgeführt werden. Für die Stromquellen können Transistoren
verwendet werden, beispielsweise Bipolartransistoren oder Feldeffekttransistoren.