DE102004039161A1

DE102004039161A1 - Faltender Analog/Digital-Wandler, der kalibriert werden kann, und Verfahren dafür

Info

Publication number: DE102004039161A1
Application number: DE102004039161A
Authority: DE
Inventors: Fritz Jürgen Hertle
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2004-01-19
Filing date: 2004-08-11
Publication date: 2005-08-11
Anticipated expiration: 2024-08-12
Also published as: US6888482B1; JP2005210721A; TWI242933B; JP4381993B2; TW200525897A; DE102004039161B4

Abstract

Es ist ein ADC (500) offenbart, der wenigstens eine Faltungseinheit (400, 502, 504), die eine Eingangsspannung empfängt, eine erste Ausgangsspannung und eine zweite Ausgangsspannung erzeugt und eine Mehrzahl von Verstärkern (302, 408, 524) umfasst, und eine Kalibrierungslogik (304, 510) umfasst, um Vorstrom-Steuersignale entsprechend der ersten Ausgangsspannung und der zweiten Ausgangsspannung zu erzeugen. Jeder der Verstärker (302, 408, 524) empfängt eine einer Mehrzahl von Referenzspannungen und umfasst eine Vorstromschaltung (318), um einen Vorstrom für den Verstärker (302, 408, 524) auf Grundlage von wenigstens einem einer Mehrzahl von Vorstrom-Steuersignalen zu bilden. Während der Kalibrierung liefert die Kalibrierungslogik (318) die Vorstrom-Steuersignale, um die Vorstromschaltung jedes Verstärkers (302, 408, 524) in der Faltungseinheit (400, 502, 504) so zu steuern, dass die erste Ausgangsspannung im Wesentlichen gleich zu der zweiten Ausgangsspannung ist.

Description

Diese Erfindung bezieht sich auf einen faltenden Analog/Digital-Wandler oder Folding Analog/Digital-Wandler, im Folgenden lediglich als faltender Analog/Digital-Wandler bezeichnet, der kalibriert werden kann, nach den Oberbegriffen der Patentansprüche 1 und 8.

Analog/Digital-Wandler (analog to digital converters – ADCs) erlauben die Verwendung hoch entwickelter digitaler Signalverarbeitungssysteme, um in der wirklichen Welt gebräuchliche analoge Signale zu verarbeiten. Hochgeschwindigkeits-ADCs sind kritische Bauelemente digitaler Signalverarbeitungssysteme.

Für Hochgeschwindigkeits-Signal-Anwendungen werden häufig Flash-ADCs verwendet. Bei einem Flash-ADC wird für jedes mögliche Ausgangs-Code-Bit ein einzelner Vergleicher verwendet, durch welche Parallelität der Flash-ADC seine Geschwindigkeit erhält. Da die Anzahl der Vergleicher mit der Auflösung des ADCs exponentiell ansteigt, weisen Flash-ADCs jedoch einen hohen Energieverbrauch und einen großen Chip-Bereich einer integrierten Schaltung (integrated circuit – IC) auf. Aufgrund dieser Eigenschaften sind Flash-ADCs für tragbare Anwendungen mit niedrigem Energieverbrauch unerwünscht.

Faltende und interpolierende ADCs wurden weit verbreitet verwendet, um diese Energie- und IC-Bereichs-Beschränkungen des Flash-ADCs zu überwinden. Bei einem Flash-ADC liefern zu einer belieben Zeit nur die Vergleicher eine brauchbare Information, die im Bereich der Übergangsspannung arbeiten. Faltende und interpolierende ADCs nutzen diese Tatsache aus, um die Anzahl von Vergleichern zu reduzieren, und weisen dadurch im Vergleich mit Flash-ADCs einen relativ niedrigen Energieverbrauch und einen kleineren IC-Bereich auf. In einem faltenden und interpolierenden ADC ist jeder Vergleicher an eine Gruppe von Verstärkern angeschlossen, auch als eine Faltungseinheit oder Folding-Einheit oder Folder, im Folgenden lediglich als Faltungseinheit, bezeichnet. Aufgrund von Prozessvariationen bestehen jedoch immer leichte Variationen zwischen faltenden und interpolierenden ADCs.

Diese nicht perfekten Eigenschaften können die Linearität des ADCs reduzieren. Dies ist ein ernstes Problem und es wurden einige Korrekturverfahren vorgeschlagen. Ein gebräuchliches Verfahren, mit der Nichtlinearität umzugehen, ist die Implementierung einer digitalen Korrekturfunktion, um das Ausgangssignal des ADCs zu korrigieren. Während der Kalibrierung kann ein Funktionsgenerator verwendet werden, um einen Satz bekannter Eingangsspannungen zu liefern. Für jede Eingangsspannung wird das Ausgangssignal des ADCs aufgezeichnet. Daraus kann eine Abbildungsfunktion erzeugt werden, die das Ausgangssignal dieses bestimmten ADCs in den korrekten digitalen Ausgangswert wandelt. Dieses Korrekturverfahren hat jedoch einige Nachteile, einschl. des Benötigens eines Funktionsgenerators, um das Eingangssignal während der Kalibrierung zu erzeugen, wie auch zusätzliche Hardware oder Softwaredurchläufe, um das Ausgangssignal des ADCs auf den korrekten digitalen Wert abzubilden.

Dieses berücksichtigend ist diese Erfindung darauf gerichtet, einen Analog/Digital-Wandler, der kalibriert werden kann, und ein damit in Zusammenhang stehendes Verfahren zur Kalibrierung eines Analog/Digital-Wandlers anzugeben.

Dies wird von einem Analog/Digital-Wandler und einem Verfahren zur Kalibrierung eines Analog/Digital-Wandlers (ADCs) jeweils nach den Patentansprüchen 1 und 8 erreicht. Die abhängigen Patentansprüche beziehen sich auf korrespondierende weitere Entwicklungen und Verbesserungen.

Wie aus der nachfolgenden detaillierten Beschreibung klarer erkannt werden kann, umfasst der beanspruchte ADC wenigstens eine Faltungseinheit, die eine Eingangsspannung empfängt und eine erste Ausgangsspannung und eine zweite Ausgangsspannung erzeugt, und eine Kalibrierungslogik, die während der Kalibrierung Vorstrom-Steuersignale an einen Steuerverstärker in der Faltungseinheit so anlegt, dass die erste Ausgangsspannung im Wesentlichen gleich zu der zweiten Ausgangsspannung ist.

Im Folgenden wird die Erfindung beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es zeigen:
1 ein schematisches Diagramm eines herkömmlichen faltenden ADCs,
2 die Differenz-Ausgangsspannung des in 1 gezeigten faltenden ADCs,
3 ein schematisches Diagramm einer Verstärker- und Kalibrierungslogik nach einer Ausführungsform dieser Erfindung,
4 ein faltender ADC, der unter Verwendung von Verstärkern aufgebaut ist, wie sie in 3 gezeigt sind,
5 ein Blockdiagramm eines ADCs, der eine Vielzahl von Faltungseinheiten umfasst, die aufgebaut sind, wie in 4 gezeigt, und
6 ein Flussdiagramm eines Verfahrens zur Kalibrierung des in 5 gezeigten ADCs nach einer Ausführungsform dieser Erfindung.
1 zeigt einen herkömmlichen faltenden ADC 100. Der faltende ADC 100 empfängt eine analoge Eingangsspannung Vin und erzeugt eine korrespondierende Differenz-Ausgangsspannung, die eine erste Ausgangsspannung Vout1 und eine zweite Ausgangsspannung Vout2 umfasst. Ein erster und ein zweiter Pull-up-Widerstand 102 und 104 verbinden die erste Ausgangsspannung Vout1 und die zweite Ausgangsspannung Vout2 jeweils mit einem Leistungsquellenknoten VDD. Zusätzlich umfasst der faltende ADC 100 drei Differenzverstärker 106. Jeder Verstärker 106 empfängt die Eingangsspannung Vin und eine einer Mehrzahl unterschiedlicher Referenzspannungen Vref1, Vref2 und Vref3 und umfasst zwei Transistoren und eine Stromquelle. In dem faltenden ADC 100 sind die die ungeradzahlig benummerten Referenzspannungen (in 1: Vref1 und Vref3) empfangenden Verstärker auf die gleiche Art angeschlossen, wie der erste Verstärker, welcher die Referenzspannung Vref1 empfängt. Der die geradzahlig benummerte Referenzspannung (in 1: Vref2) empfangende Verstärker weist die Verbindungen zum Ausgeben der ersten Ausgangsspannung Vout1 und der zweiten Ausgangsspannung Vout2 umgekehrt auf, wie es in 1 gezeigt ist.
2 zeigt die Differenz-Ausgangsspannung Vout des faltenden ADCs 100. Die Ausgangsspannung Vout des faltenden ADCs 100 ist ein Differenzsignal, das die erste Ausgangsspannung Vout1 und die zweite Ausgangsspannung Vout2 umfasst, die in 1 gezeigt sind. In 2 weist die ideale Ausgangsspannung 206 bei jeder Referenzspannung (Vref1, Vref2 und Vref3) einen Nulldurchgang auf. Da die Verstärker 106 abwechselnde Verbindungen mit der ersten Ausgangsspannung Vout1 und der zweiten Ausgangsspannung Vout2 aufweisen, pendelt die ideale Differenz-Ausgangsspannung 206 mit dem Überqueren der Eingangsspannung über jede Referenzspannung von positiv zu negativ und umgekehrt. In der idealen Situation würde der erste Pull-up-Widerstand 102 denselben Wert aufweisen, wie der zweite Pull-up-Widerstand 104 und alle Verstärker 106 in dem faltenden ADC 100 würden perfekt aneinander angepasst sein. Insbesondere würden beiden Transistoren 108, 112 in jedem Verstärker gleiche Eigenschaften, wie z.B. die Schwellenspannung, aufweisen und jede Stromquelle 110 würde denselben Vorstrom oder Ruhestrom, im Folgenden lediglich als Vorstrom bezeichnet, durch den Verstärker 106 ziehen. Jedoch bestehen tatsächlich z.B. aufgrund von Prozessvariationen immer leichte Variationen zwischen den Vorrichtungen. Die Pull-up-Widerstände 102, 104 weisen nicht exakt denselben Wert auf, die Transistoren 108, 112 sind nicht perfekt angepasst und es werden kleine Differenzen zwischen den Beträgen des von jeder Stromquelle 110 gezogenen Stroms bestehen. Demzufolge kann die in 2 gezeigte Kurve von der idealen Ausgangsspannung 206 abweichen, wie es durch die gepunktete Linie 202 in 2 dargestellt ist.
3 zeigt ein schematisches Diagramm 300 eines Verstärkers 302 und einer Kalibrierungslogik 304 nach einer Ausführungsform dieser Erfindung. Der Verstärker 302 weist einen ersten Eingangsanschluss zum Empfang einer ersten Referenzspannung Vref auf. Ein zweiter Eingangsanschluss des Verstärkers 302 ist an einen Schalter 306 angeschlossen, welcher vorgesehen ist, selektiv entweder eine Eingangsspannung Vin oder dieselbe Referenzspannung Vref zu empfangen. Der Verstärker 302 erzeugt eine erste Ausgangsspannung Vout1 und eine zweite Ausgangsspannung Vout2, wobei die Ausgangsspannungen von einem ersten Pull-up-Widerstand 308 und einen zweiten Pull-up-Widerstand 310 jeweils zu dem Potential eines Leistungsquellenknotens VDD hochgezogen werden. Der Verstärker 302 umfasst einen ersten Transistor 312, einen zweiten Transistor 314, eine Impedanz 316 und eine Vorstromschaltung 318.
Die Drain-Anschlüsse des ersten Transistors 312 und des zweiten Transistors 314 geben jeweils die erste und die zweite Ausgangsspannung Vout1, Vout2 aus. Der Gate-Anschluss des ersten Transistors 312 empfängt die Referenzspannung Vref und der Gate-Anschluss des zweiten Transistors 314 empfängt entweder die Eingangsspannung Vin oder die Referenzspannung Vref, wie es durch den Schalter 306 bestimmt wird. Die Source-Anschlüsse des ersten Transistors 312 und des zweiten Transistors 314 sind unter Verwendung der Impedanz 316 (in 3 als ein Widerstand implementiert) zusammengeschlossen und auch jeweils an die Vorstromschaltung 318 angeschlossen. Die erste Ausgangsspannung Vout1 und die zweite Ausgangsspannung Vout2 sind an die Kalibrierungslogik 304 angeschlossen. Die Kalibrierungslogik 304 steuert die Vorstromschaltung 318 unter Verwendung des Vorstrom-An/Aus-Steuersignals B_ON/OFF und des Vorstrom-Steuersignals B_CTRL. Zusätzlich steuert die Kalibrierungslogik 304 den Schalter 306 unter Verwendung des Schalter-Steuersignals 5. Die Vorstromschaltung 318 umfasst einen Digital/Analog-Wandler (digital to analog converter – DAC) 328, eine erste einstellbare Stromquelle 320 und eine zweite einstellbare Stromquelle 322. Die Kalibrierungslogik 304 umfasst einen Vergleicher 324 mit niedrigem Offset, eine Schrittweise-Näherungs-Einheit (successive approximation unit – SAR-Einheit) 326 und eine Steuereinheit 330.
Um den Verstärker 302 zu kalibrieren, schaltet die Steuereinheit 330 den Schalter 306 so, dass dieser die Referenzspannung Vref an den zweiten Eingangsanschluss des Verstärkers 302 leitet. In diesem Zustand empfangen beide Eingangsanschlüsse des Verstärkers 302 die Referenzspannung Vref, weswegen die erste Ausgangsspannung Vout1 und die zweite Ausgangsspannung Vout2 einen gleichen Wert aufweisen sollten, wodurch ein Nulldurchgang der Differenz-Ausgangsspannung Vout in 2 erzeugt wird. Aufgrund der nicht perfekten Eigenschaften der Vorrichtungen kann es jedoch sein, dass die erste Ausgangsspannung Vout1 nicht gleich zu der zweiten Ausgangsspannung Vout2 ist. In dieser Situation steuert die Steuereinheit 330 die Vorstromschaltung 318, einen ersten Vorstrom durch den ersten Transistor 312 zu ziehen und einen zweiten Vorstrom durch den zweiten Transistor 314 zu ziehen, so dass die erste Ausgangsspannung Vout1 im Wesentlichen gleich zu der zweiten Ausgangsspannung Vout2 ist. Es ist festzustellen, dass der zweite Vorstrom um denselben Betrag vermindert werden muss, um den der erste Vorstrom angehoben wird, und umgekehrt, damit ein konstanter Vorstrom durch den Verstärker 302 beibehalten wird, um jegliche Amplitudendifferenzen in der in 2 gezeigten Differenz-Ausgangsspannung Vout zu verhindern. Wird die Einstellung oder Nachstellung des Vorstroms sorgfältig gesteuert, so können die erste Ausgangsspannung und die zweite Ausgangsspannung abgestimmt werden, bis sie einen im Wesentlichen gleichen Wert aufweisen, wodurch die in 2 gezeigte Verschiebung 204 der Nulldurchgänge der Differenz-Ausgangsspannung Vout eliminiert wird.
Das bevorzugte Verfahren zur Einstellung des Vorstroms ist ein iterativer Ansatz, der die schrittweise Näherung verwendet und im Folgenden näher beschrieben wird. Die Steuereinheit 330 setzt den Schalter 306, die Referenzspannung Vref an den Verstärker 302 anzulegen, und schaltet die Vorstromsströme für den Verstärker 302 an. Der Wert des ersten Vorstroms und des zweiten Vorstroms werden auf gleiche Werte einer Hälfte des gesamten für den Verstärker 302 benötigten Vorstroms gesetzt, im Folgenden als Bmiddle bezeichnet. Die erste Ausgangsspannung Vout1 und die zweite Ausgangsspannung Vout2 werden von dem Vergleicher 324 mit niedrigem Offset verglichen und das Ausgangssignal des Vergleichers 324 mit niedrigem Offset ist an die SAR-Einheit 326 angeschlossen. Ist die erste Ausgangsspannung Vout1 größer, als die zweite Ausgangsspannung Vout2, so hebt die SAR-Einheit 326 den ersten Vorstrom um Bmiddle/(2ⁱ⁺¹) an, wobei die Variable i einen Iterationszähler darstellt. Für die erste Iteration ist i = 1, für die zweite Iteration ist i = 2 usw. Um einen konstanten Vorstrom durch den Verstärker 302 zu sichern, wird der zweite Vorstrom um denselben Betrag von Bmiddle/(2ⁱ⁺¹) vermindert. Intern in der Vorstromsschaltung 318 wandelt der DAC 328 das Vorstrom-Steuersignal B_CTRL in analoge Signale, wodurch die erste Stromquelle 320 und die zweite Stromquelle 322 jeweils eingestellt werden, den ersten Vorstrom und den zweiten Vorstrom zu ziehen. Die erste Ausgangsspannung Vout1 und die zweite Ausgangsspannung Vout2 werden anschließend von dem Vergleicher 324 mit niedrigem Offset verglichen und die nächste Iteration wird ausgeführt. Abhängig davon, wie genau die Nulldurchgänge der in 2 gezeigten Differenz-Ausgangsspannung gesetzt werden müssen, können unterschiedliche Anzahlen von Iterationen der Vorstrom-Einstellungen ausgeführt werden.
4 zeigt eine Faltungseinheit 400, die unter Verwendung von im Zusammenhang mit 3 beschriebenen Verstärkern aufgebaut ist, nach einer Ausführungsform dieser Erfindung. Die Faltungseinheit 400 umfasst einen Multiplexer 402, durch den die Faltungseinheit entweder die analoge Eingangsspannung Vin oder eine einer Mehrzahl von Referenzspannungen (Vref1 bis Vref3) empfangen kann. Die Faltungseinheit 400 erzeugt eine korrespondierende Differenz-Ausgangsspannung, die eine erste Ausgangsspannung Vout1 und eine zweite Ausgangsspannung Vout2 umfasst, welche jeweils über einen ersten und einen zweiten Pull-up-Widerstand 404 und 406 an einen Leistungsquellenknoten VDD angeschlossen sind. Die Faltungseinheit 400 umfasst zusätzlich drei Differenzverstärker 408. Jeder Differenzverstärker 408 ist als der in 3 gezeigte Verstärker 302 implementiert und empfängt das Ausgangssignal des Multiplexers 402, eine der unterschiedlichen Referenzspannungen (Vref1 bis Vref3), das Vorstrom-Steuersignal B1_CTRL bis B3_CTRL und das Vorstrom-An/Aus-Steuersignal B_ON/OFF für die Faltungseinheit 400.
Während der Kalibrierung sind nur die Vorströme der Verstärker 408 in der Faltungseinheit 400 angeschaltet, die kalibriert wird. Die anderen Faltungseinheiten sind unter Verwendung ihrer Vorstrom-An/Aus-Steuersignale ausgeschaltet. Die Verstärker 408 in der Faltungseinheit 400, die kalibriert wird, werden einer nach dem anderen kalibriert, wobei der erste und der zweite Vorstrom jedes Verstärkers unter Verwendung des im Zusammenhang mit 3 beschriebenen Verfahrens iterrativ eingestellt wird. Unter Verwendung des im Zusammenhang mit 3 beschriebenen Ansatzes der schrittweisen Näherung werden der erste Vorstrom und der zweite Vorstrom so eingestellt, dass die erste Ausgangsspannung Vout1 und die zweite Ausgangsspannung Vout2 annäherungsweise gleich sind. Ist dies abgeschlossen, so verbleiben die Werte des ersten Vorstroms und des zweiten Vorstroms an diesen Werten und der nächste Verstärker wird kalibriert.
5 zeigt ein Blockschaltbild eines RDCs 500, der eine Vielzahl von Faltungseinheiten umfasst, die implementiert sind, wie in 4 gezeigt. Der ADC 500 umfasst N Faltungseinheiten einschl. einer ersten Faltungseinheit 502 und einer zweiten Faltungseinheit 504. Zur Vereinfachung der Beschreibung sind die übrigen Faltungseinheiten nicht gezeigt, aber das Kalibrierungsverfahren für die übrigen Faltungseinheiten ist gleich zu dem der ersten beiden. Jede Faltungseinheit umfasst drei Verstärker 524 die implementiert sind, wie in 3 gezeigt. Ein Multiplexer 506 ermöglicht es, dass die Faltungseinheiten entweder die analoge Eingangsspannung Vin oder eine einer Mehrzahl von Referenzspannungen empfangen. Da jede Faltungseinheit drei Verstärker 524 umfasst, sind drei unterschiedliche Referenzspannungen pro Faltungseinheit vorgesehen. Neben der analogen Eingangsspannung Vin nimmt der Multiplexer 506 die Referenzspannungen für alle Verstärker in dem ADC 500 auf. In einem faltenden ADC werden herkömmlicherweise den Durchschnitt bildende Widerstände 508 verwendet, um einen Durchschnitt der Differenzspannungs-Ausgangssignale jeder Faltungseinheit in dem ADC zu bilden. Die Differenz-Ausgangsspannungen von jeder der Faltungseinheiten des ADC 500 sind an eine Kalibrierungslogik 510 angeschlossen. Die Kalibrierungslogik 510 umfasst einen zweiten Multiplexer 512, einen Vergleicher 514 mit niedrigem Offset, eine SAR-Einheit 516, einen Demultiplexer 520 und eine Steuereinheit 522.
Die Kalibrierung des ADCs 500 wird Faltungseinheit für Faltungseinheit durchgeführt, wobei jeder Verstärker in jeder Faltungseinheit individuell kalibriert wird. Während der Kalibrierung verwendet die Steuereinheit 522 die Vorstrom-An/Aus-Steuersignale (F1_ON/OFF bis FN_ON/OFF), um alle Verstärker in dem ADC mit Ausnahme der Verstärker in der Faltungseinheit auszuschalten, die kalibriert wird. Der erste Vorstrom und der zweite Vorstrom des Verstärkers, der kalibriert wird, werden auf einen Vorstrommittelwert Bmiddle gesetzt, und die Steuereinheit 522 schaltet den ersten Multiplexer 506 so, dass die Referenzspannung des Verstärkers, der kalibriert wird, an die Faltungseinheit angeschlossen wird. Zusätzlich schaltet die Steuereinheit 522 den zweiten Multiplexer 512 so, dass die erste Ausgangsspannung und die zweite Ausgangsspannung der Faltungseinheit, die den Verstärker enthält, der kalibriert wird, an den Vergleicher 514 mit niedrigem Offset angeschlossen werden. Unter Verwendung des im Zusammenhang mit 3 beschriebenen Ansatzes der schrittweisen Näherung werden die erste Ausgangsspannung F1_Vout1 und die zweite Ausgangsspannung F1_Vout2 von dem Vergleicher 514 mit niedrigem Offset verglichen und das Ausgangssignal des Vergleichers 514 mit niedrigem Offset wird an die SAR-Einheit 516 angelegt. Ist die erste Ausgangsspannung größer als die zweite Ausgangsspannung, so erhöht die SAR-Einheit 516 den ersten Vorstrom um Bmiddle/(2ⁱ⁺¹), wobei die Variable i den Iterationszähler darstellt. Um sicherzustellen, dass ein konstanter Gesamt-Vorstrom durch den Verstärker fließt, der kalibriert wird, wird der zweite Vorstrom um denselben Betrag von Bmiddle/(2ⁱ⁺¹) vermindert. Der Demultiplexer wird verwendet, um die Vorstrom-Steuersignale (F₁B1_CTRL bis F_NB3_CTRL) zu verschicken, um die Vorstromschaltungen des Verstärkers zu steuern, der kalibriert wird. Die erste Ausgangsspannung und die zweite Ausgangsspannung werden wiederum von dem Vergleicher 514 mit niedrigem Offset verglichen und die nächste Iteration wird ausgeführt. Abhängig davon, wie genau der Nulldurchgang der in 2 gezeigten Differenz-Ausgangsspannung sein muss, können unterschiedliche Anzahlen von Iterationen der Vorstrom-Einstellungen ausgeführt werden.
Sind die erste Ausgangsspannung und die zweite Ausgangsspannung im Wesentlichen gleich, so ist die Kalibrierung des Verstärkers vollständig ausgeführt und die Steuereinheit 522 schaltet den ersten Multiplexer 506 und den Demultiplexer 520 auf den nächsten Verstärker in der derzeitigen Faltungseinheit. Sind alle Verstärker in der derzeitigen Faltungseinheit kalibriert, so schaltet die Steuereinheit unter Verwendung des Vorstrom-An/Aus-Steuersignals (F1_ON/OFF bis FN_ON/OFF) die Vorstromsströme für die derzeitige Faltungseinheit ab und die Vorstromströme für die nächste Faltungseinheit an. Der Demultiplexer 520 fährt fort, die geeigneten Vorstrom-Steuersignale an den Verstärker zu senden, dessen Kalibrierung gerade abgeschlossen wurde, sodass die geeigneten Vorströme verwendet werden, wenn der ADC 500 den normalen Betrieb aufnimmt. Sind alle Verstärker 524 in jeder Faltungseinheit des ADCs 500 kalibriert, so schaltet die Steuereinheit 522 den Multiplexer 506 so, dass die analoge Eingangsspannung Vin an die Faltungseinheiten angelegt wird, schaltet den zweiten Multiplexer 512 aus, schaltet die Vorströme aller Verstärker 524 in allen Faltungseinheiten in dem ADC 500 unter Verwendung der Vorstrom-An/Aus-Steuersignale (F1_ON/OFF bis FN_ON/OFF) an, und der ADC 500 beginnt den normalen Betrieb.
Als ein Beispiel setzt die Steuereinheit 522 bei der Kalibrierung des ersten Verstärkers 524 in der ersten Faltungseinheit 502 (der mit der Referenzspannung F1_Vref1 verbundene Verstärker) den ersten Multiplexer 506 so, dass F1_Vref1 als das Eingangssignal an die Faltungseinheiten angeschlossen wird, und setzt den zweiten Multiplexer 512 so, dass F1_Vout1 und F1_Vout2 an den Vergleicher 514 mit niedrigem Offset angeschlossen werden. Unter Verwendung des im Zusammenhang mit 3 beschriebenen Ansatzes der schrittweisen Annäherung werden der erste Vorstrom und der zweite Vorstrom unter Verwendung des Vorstrom-Steuersignals F₁B1_CTRL eingestellt, bis die erste Ausgangsspannung F1_Vout1 und die zweite Ausgangsspannung F1_Vout2 im Wesentlichen denselben Wert aufweisen.
6 zeigt ein Flussdiagramm 600, das ein Verfahren der Kalibrierung eines ADCs nach dieser Erfindung beschreibt und die folgenden Schritte umfasst:
Schritt 602: Abschalten aller Vorströme für alle Verstärker in allen Faltungseinheiten in dem ADC.
Schritt 604: Beginne die Kalibrierung durch das Setzen der ersten Faltungseinheit auf die zu kalibrierende Faltungseinheit.
Schritt 606: Anschalten des ersten Vorstroms und des zweiten Vorstroms für die Verstärker in der zu kalibrierenden Faltungseinheit.
Schritt 608: Setze den ersten Verstärker in der zu kalibrierenden Faltungseinheit auf den Verstärker, der kalibriert wird.
Schritt 610: Setze die Eingangsspannung für die Faltungseinheit gleich zu der Referenzspannung des Verstärkers, der kalibriert wird.
Schritt 612: Setze einen Interrationszähler auf Eins (i=1), und setze den ersten Vorstrom und den zweiten Vorstrom des Verstärkers, der kalibriert wird, auf einen mittleren Vorstromwert (Bmiddle).
Schritt 614: Ist die erste Ausgangsspannung größer als die zweite Ausgangsspannung? Wenn ja, fahre mit dem Schritt 616 fort, sonst fahre mit dem Schritt 618 fort.
Schritt 616: Erhöhe den ersten Vorstrom um Bmiddle/(2ⁱ⁺¹), wobei die Variable i der Iterationszähler ist. Um einen konstanten Vorstrom durch den Verstärker, der kalibriert wird, zu sichern, vermindere den zweiten Vorstrom um denselben Betrag von Bmiddle/(2ⁱ⁺¹).
Schritt 618: Vermindere den ersten Vorstrom um Bmiddle/(2ⁱ⁺¹), wobei die Variable i der Iterationszähler ist. Um einen konstanten Vorstrom durch den Verstärker, der kalibriert wird, zu sichern, erhöhe den zweiten Vorstrom um denselben Betrag von Bmiddle/(2ⁱ⁺¹).
Schritt 620: Erhöhe den Iterationszähler (i = i + 1), um die nächste Iteration der schrittweisen Annäherung auszuführen.
Schritt 622: Ist der Iterationszähler i kleiner als eine maximale Iterationsgrenze M? Wenn ja, fahre mit dem Schritt 614 fort, sonst fahre mit dem Schritt 624 fort.
Schritt 624: Existieren weitere Verstärker in der gerade kalibrierten Faltungseinheit, die noch nicht kalibriert wurden? Wenn ja, fahre mit dem Schritt 626 fort, ansonsten fahre mit dem Schritt 628 fort.
Schritt 626: Setze den Verstärker, der kalibriert wird, auf den nächsten Verstärker der gerade kalibrierten Faltungseinheit.
Schritt 628: Existieren in dem ADC mehr Faltungseinheiten, die noch nicht kalibriert wurden? Wenn ja, fahre mit dem Schritt 630 fort, ansonsten fahre mit dem Schritt 634, fort.
Schritt 630: Abschalten des ersten Vorstroms und des zweiten Vorstroms der Verstärker in der gerade kalibrierten Faltungseinheit.
Schritt 632: Setze die gerade kalibrierte Faltungseinheit auf die nächste Faltungseinheit des ADCs und fahre mit dem Schritt 606 fort.
Schritt 634: Anschalten aller Faltungseinheiten in dem ADC und Aufnahme des normalen Betriebs des ADCs.
Obwohl in der detaillierten Beschreibung dieser Erfindung Standard-CMOS-Transistoren gezeigt wurden, ist festzustellen, dass auch BJT- oder BiCMOS-Implementationen eingesetzt werden können. Da der Energieverbrauch der Standard-CMOS-Transistoren verwendenden Schaltungen niedriger ist als der auf BJT- oder BiCMOS-Transistoren basierenden Schaltungen, ist eine auf Standard-CMOS-Transistoren basierende Implementation die bevorzugte Ausführungsform dieser Erfindung. Ähnlich können auch einendige Konfigurationen verwendet werden und die tatsächliche Anzahl der Verstärker in jeder Faltungseinheit und die Anzahl der Faltungseinheiten kann entsprechend der Ausführungserfordernisse variiert werden.
Zusammenfassend ist ein ADC 500 offenbart, der wenigstens eine Faltungseinheit 400, 502, 504, die eine Eingangsspannung empfängt, eine erste Ausgangsspannung und eine zweite Ausgangsspannung erzeugt und eine Mehrzahl von Verstärkern 302, 408, 524 umfasst, und eine Kalibrierungslogik 304, 510 umfasst, um Vorstrom-Steuersignale entsprechend der ersten Ausgangsspannung und der zweiten Ausgangsspannung zu erzeugen.
Jeder der Verstärker 302, 408, 524 empfängt eine einer Mehrzahl von Referenzspannungen und umfasst eine Vorstromschaltung 318, um einen Vorstrom für den Verstärker 302, 408, 524 auf Grundlage von wenigstens einem einer Mehrzahl von Vorstrom-Steuersignalen zu bilden. Während der Kalibrierung liefert die Kalibrierungslogik 318 die Vorstrom-Steuersignale, um die Vorstromschaltung jedes Verstärkers 302, 408, 524 in der Faltungseinheit 400, 502, 504 so zu steuern, dass die erste Ausgangsspannung im Wesentlichen gleich zu der zweiten Ausgangsspannung ist.
Die Fachleute auf diesem Gebiet können schon erkennen, dass vielfältige Modifikationen und Änderungen der Vorrichtung ausgeführt werden können, wobei an den Lehren der Erfindung festgehalten wird. Demzufolge sollte die obige Offenbarung als nur durch die Maße und Grenzen der angefügten Patentansprüche begrenzt ausgelegt werden.

Claims

Ein Analog/Digital-Wandler (ADC) (500), mit: wenigstens einer Faltungseinheit (400, 502, 504), die eine Eingangsspannung empfängt, eine erste Ausgangsspannung und eine zweite Ausgangsspannung erzeugt und umfasst: eine Mehrzahl von Verstärkern (302, 408, 524), wobei jeder der Verstärker (302, 408, 524) eine oder eine Mehrzahl von Referenzspannungen empfängt; gekennzeichnet durch eine Vorstromschaltung (318) zum Bilden eines Vorstroms für jeden Verstärker (302, 408, 524) auf Grundlage von wenigstens einem einer Mehrzahl von Vorstrom-Steuersignalen; und eine Kalibrierungslogik (304, 510) zum Erzeugen der Vorstrom-Steuersignale entsprechend der ersten Ausgangsspannung und der zweiten Ausgangsspannung; wobei die Kalibrierungslogik (304, 510) während der Kalibrierung die Vorstrom-Steuersignale liefert, um die Vorstromschaltung (318) jedes Verstärkers (302, 408, 524) in der Faltungseinheit (400, 502, 504) so zu steuern, dass die erste Ausgangsspannung im Wesentlichen gleich zu der zweiten Ausgangsspannung ist.
Der ADC (500) nach Anspruch 1, dadurch gekennzeichnet, dass jeder Verstärker (302, 408, 524) weiter umfasst: einen ersten Transistor (312) mit einem Gate-Anschluss, um eine einer Mehrzahl von Referenzspannungen zu empfangen, einem Drain-Anschluss, um die erste Ausgangsspannung auszugeben, und einem Source-Anschluss; einen zweiten Transistor (314) mit einem Gate-Anschluss, um die Eingangsspannung zu empfangen, einem Drain-Anschluss, um die zweite Ausgangsspannung auszugeben, und einem Source-Anschluss; und eine Impedanz (316), die zwischen die Source-Anschlüsse des ersten Transistors (312) und des zweiten Transistors (314) geschaltet ist; und die Vorstromschaltung (318) weiter umfasst: eine erste Vorstromschaltung (320), die an den Source-Anschluss des ersten Transistors (312) angeschlossen ist, um einen ersten Vorstrom aus dem ersten Transistor (312) zu ziehen; und eine zweite Vorstromschaltung (322), die an den Source-Anschluss des zweiten Transistors (314) angeschlossen ist, um einen zweiten Vorstrom aus dem zweiten Transistor (314) zu ziehen.
Der ADC (500) nach Anspruch 2, gekennzeichnet durch: einen ersten Multiplexer (306, 402, 506), um die Eingangsspannung entsprechend eines Referenz-Steuersignals selektiv auf im Wesentlichen dasselbe Potential zu setzen, wie eine der Referenzspannungen; wobei die Kalibrierungslogik (304, 510) weiter das Referenz-Steuersignal erzeugt; und wobei die Kalibrierungslogik (304, 510) die Eingangsspannung für jeden Verstärker (302, 408, 524) in jeder Faltungseinheit (400, 502, 504) unter Verwendung des Referenz-Steuersignals im Wesentlichen gleich setzt, wie die Referenzspannung für den Verstärker (302, 408, 524).
Der ADC (500) nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Impedanz (316) ein Widerstand ist.
Der ADC (500) nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Summe des ersten Vorstroms und des zweiten Vorstroms konstant ist.
Der ADC (500) nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass der erste Vorstrom und der zweite Vorstrom während der Kalibrierung für jeden Verstärker in jeder Faltungseinheit unter Verwendung wenigstens eines der Vorstrom-Steuersignale um einen vorbestimmten Betrag nachgestellt werden.
Der ADC nach Anspruch 6, dadurch gekennzeichnet, dass die Kalibrierungslogik während der Kalibrierung für jeden Verstärker (302, 408, 524) in jeder Faltungseinheit (400, 502, 504) den Wert des ersten und des zweiten Vorstroms des Verstärkers (302, 408, 524) iterativ nachstellt, wobei die Nachstellung i mal iteriert wird und der voreingestellte Betrag als Bmiddle/(2ⁱ⁺¹) bestimmt ist, wobei Bmiddle die Hälfte der Summe des ersten und des zweiten Vorstroms ist.
Ein Verfahren zur Kalibrierung eines Analog/Digital-Wandlers (ADC) (500), der wenigstens eine Faltungseinheit (400, 502, 504) aufweist, die eine Eingangsspannung empfängt, eine erste Ausgangsspannung und eine zweite Ausgangsspannung erzeugt und eine Mehrzahl von Verstärkern (302, 408, 524) umfasst; wobei jeder Verstärker (302, 408, 524) eine einer Mehrzahl von Referenzspannungen empfängt; wobei das Verfahren für jeden Verstärker (302, 408, 524) in jeder Faltungseinheit (400, 502, 504) durch die folgenden Schritte gekennzeichnet ist: Setzen der Eingangsspannung im Wesentlichen gleich wie die zu dem Verstärker (302, 408, 524) korrespondierende Referenzspannung; und Nachstellen wenigstens eines der Vorströme des Verstärkers (302, 408, 524) auf Grundlage der ersten und der zweiten Ausgangsspannung, so dass die erste Ausgangsspannung im Wesentlichen gleich zu zweiten Ausgangsspannung ist.
Das Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass für jeden der Verstärker (302, 408, 524) in jeder Faltungseinheit (400, 502, 504) die Vorströme weiter einen ersten und einen zweiten Vorstrom umfassen, wobei die Summe des ersten und des zweiten Vorstroms bei der Nachstellung der Vorströme des Verstärkers (302, 408, 524) konstant ist.
Das Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Nachstellung des ersten und des zweiten Vorstroms weiter die folgenden Schritte umfasst: Setzen des ersten Vorstroms und des zweiten Vorstroms auf den halben Wert der Summe des ersten und des zweiten Vorstroms; Abtasten der ersten Ausgangsspannung und der zweiten Ausgangsspannung; und Nachstellen des ersten und des zweiten Vorstroms auf Grundlage der ersten und der zweiten Ausgangsspannung, wobei die erste Ausgangsspannung zu dem ersten Vorstrom korrespondiert und die zweite Ausgangsspannung zu dem zweiten Vorstrom korrespondiert.
Das Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der erste und der zweite Vorstrom um einen vorbestimmten Betrag nachgestellt werden.
Das Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der erste und der zweite Vorstrom i mal um den vorbestimmten Betrag iterativ nachgestellt werden und der vorbestimmte Betrag zu Bmiddle/2ⁱ⁺¹ bestimmt ist, wobei Bmiddle die Hälfte der Summe des ersten und des zweiten Vorstroms ist.