DE60037057T2 - Halbleiterelement und Herstellungsverfahren dafür - Google Patents

Halbleiterelement und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE60037057T2
DE60037057T2 DE60037057T DE60037057T DE60037057T2 DE 60037057 T2 DE60037057 T2 DE 60037057T2 DE 60037057 T DE60037057 T DE 60037057T DE 60037057 T DE60037057 T DE 60037057T DE 60037057 T2 DE60037057 T2 DE 60037057T2
Authority
DE
Germany
Prior art keywords
layer
low
melting
metal
intermetallic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60037057T
Other languages
English (en)
Other versions
DE60037057D1 (de
Inventor
Soichi Homma
Masahiro Miyata
Hirokazu Ezawa
Junichiro Ota-ku Yoshioka
Hiroaki Ota-ku Inoue
Tsuyoshi Ota-ku Tokuoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Toshiba Corp
Original Assignee
Ebara Corp
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp, Toshiba Corp filed Critical Ebara Corp
Application granted granted Critical
Publication of DE60037057D1 publication Critical patent/DE60037057D1/de
Publication of DE60037057T2 publication Critical patent/DE60037057T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16507—Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterelement, das mit einer Schicht aus einer intermetallischen Verbindung versehen ist und ein Herstellungsverfahren dafür.
  • JP-A-10032208 offenbart ein Verfahren zur Herstellung einer Halbleitervorrichtung, in dem auf eine Plättchenelektrode an einem Halbleitersubstrat eine erste Metallschicht als Kontaktschicht mit der Plättchenelektrode und eine zweite Metallschicht als Barriereschicht und als Kontaktschicht mit einem Lötmittel der Reihe nach ausgebildet werden. Anschließend wird ein Abdecklack auf der zweiten Schicht aufgetragen, und eine Musterung wird in einer Weise durchgeführt, dass der Abdecklack auf der Plättchenelektrode verbleibt. Unter Verwendung des Abdecklacks als Maske wird die zweite Metallschicht mit einer hoch oxidativen Ätzlösung geätzt, wodurch ein Oxidfilm auf der entblößten Oberfläche der ersten Metallschicht ausgebildet wird. Der Abdecklack wird entfernt, und nachdem das Lötmittel selektiv auf der zweiten Metallschicht durch Lötmittelbereichsmetallisierung (solder field plating) ausgefällt wurde, wird die erste Metallschicht unter Verwendung des Lötmittels als Maske geätzt.
  • In der Oberflächenmontagetechnologie (SMT) für ein Halbleiterelement ist es wichtig, das Lötverfahren mit Zuverlässigkeit umzusetzen. In der SMT ist das Lötmittel, das weit verbreitet verwendet wurde, eine eutektische Legierung aus Zinn (Sn) und Blei (Pb) (Sn: Pb = 63:37 Gew.-%). Um mit feineren Abständen umzugehen, wurde außerdem eine ternäre Legierung einer Zusammensetzung aus Sn-Pb-Bi (8 Gew.-%) verwendet.
  • Der Hauptgrund zur Verwendung von Legierungen als Lötmittelmaterialien ist, dass Legierungen mit einer niedrigeren Schmelztemperatur verglichen mit solchen von Einzelbestandteilelementen aufweisen, um nicht die hohe Festigkeit und Korrosionsfestigkeit zu erwähnen. Die Legierungen können grob in drei Kategorien von festen Lösungen, eutektischen Verbindungen und intermetallischen Verbindungen unterteilt werden.
  • Lötmittel, die in JIS Z 3282 bereitgestellt werden, schließen anders als die zuvor erwähnten Lötmittel aus Zusammensetzungen von Pb und Sn-Pb-Bi Lötmittel aus Zusammensetzungen von z. B. Bi-Sn, Sn-Pb-Ag, Sn-Ag, Sn-Sb, Pb-Ag und Pb-Ag-Sn ein.
  • Unter diesen Lötmitteln sind Lötmittel auf Bleibasis allmählich rückläufig in der Verwendung. Pb weist nämlich eine Vielzahl von Radioisotopen auf. Diese Isotope sind Intermediate oder Endprodukte von Zerfallsreihen von Uran (U) oder Thorium (Th) und unterliegen einem α-Zerfall, der He-Atome imitiert. Demzufolge treten in den Lötmitteln unvermeintlich α-Strahlen auf. Nachdem sie beispielsweise auf ein CMOS-Element treffen, verursachen die α-Strahlen das Auftreten von Soft Error-Problemen. Ferner könnte Pb nach dem Abfließen in den Boden aufgrund des sauren Regens eluiert werden und eine ungünstige Beeinträchtigung auf die Umwelt besitzen. Aus diesen Gründen ist die Verwendung von Blei (Pb)-haltigen Lötmitteln rückläufig.
  • Anstelle dieser Lötmittel auf Pb-Basis werden Lötmittel auf Sn-Basis (z. B. Sn-Ag-Lötmittel), die kein Pb enthalten, als vielversprechend betrachtet.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung, in der ein Halbleiterelement mit einem Lötmittel auf Sn-Ag-Basis oberflächenmontiert wird, wird unter Bezugnahme auf 19 bis 23 erläutert.
  • Wie in 19 gezeigt wird, wird nach der Bildung eines Aluminiumelektrodenplättchens 22 auf einem Halbleitersubstrat 21, das aus Silizium besteht, wobei eine Öffnung am Mittelteil des Aluminiumelektrodenplättchens 22 gelassen wird, die Passivierung eingesetzt, um einen Passivierungsfilm 23 zu bilden. Wie in 20 gezeigt wird, werden anschließend Filme aus Titan (Ti) 24, Nickel (Ni) 25 und Palladium (Pd) 26 nacheinander in dieser Reihenfolge gestapelt, um eine Barrieremetallschicht 27 zu bilden.
  • Wie in 21 gezeigt wird, wird anschließend der Abdecklack 28 auf der Barrieremetallschicht 27 aufgetragen und ein Teil über dem Aluminiumelektrodenplättchen 22 ist geöffnet. Danach wird in der Öffnung eine Schicht aus einem Sn-Ag-Lötmittel 29 ausgebildet.
  • Wie in 22 gezeigt wird, wird als nächstes der Abdecklack 28 entfernt und die Barrieremetallschicht 27 geätzt. Wie in 23 gezeigt wird, wird danach die Schicht 29 aus dem Sn-Ag-Lötmittel einem Reflow unterzogen, um eine hervorstehende Elektrode (Bump) 30 zu bilden. Dann wird das Halbleitersubstrat 21 zur Bildung von Halbleiterchips gewürfelt. Der Halbleiterchip wird auf eine Verdrahtungsfläche (Leiterplatte) unter Verwendung des Flip-Chip-Montierungsverfahrens zur Herstellung einer Halbleitervorrichtung montiert.
  • Im Allgemeinen enthalten solche Lötmittel, wie z. B. diejenigen auf Sn-Ag-Basis, die frei von Pb sind, allerdings verglichen mit Sn-Pb-Lötmitteln viel Sn. In Hochtemperaturumgebungen verschlechtert sich die Barrieremetallschicht demzufolge früher. Das heißt, da Sn in dem Lötmittel dazu neigt, in die Barrieremetallschicht (Ni-Schicht) einzudringen und zu diffundieren, neigt die Barrieremetallschicht dazu, sich zu verschlechtern und eine Verringerung der Zuverlässigkeit der Lötstelle zwischen dem Halbleiterelement (Chip) und der Verdrahtungsplatte zu verursachen. Dies stellt ein Problem dar.
  • Ferner gibt es ein Verfahren, in dem Cu oder Ni als Barrieremetall dicker metallisiert werden, um die zuvor erwähnten Probleme zu lösen. In diesem Verfahren nimmt jedoch die Anzahl der Schritte zu und verursacht Probleme.
  • Bisher wurden daher mit Lötmitteln, die kein Blei (Pb) enthalten, keine hoch verlässlichen Lötstellen ausgebildet.
  • Die vorliegende Erfindung wurde durchgeführt, um diese Probleme zu lösen. Das erfindungsgemäße Ziel ist, ein Halbleiterelement mit hoher Zuverlässigkeit und ein Herstellungsverfahren dafür bereitzustellen, in denen Lötmittel, die kein Blei enthalten, als Verbindungsmittel verwendet werden.
  • Ein erster erfindungsgemäßer Aspekt ist ein Halbleiterelement. Das Halbleiterelement umfasst ein Halbleitersubstrat, eine auf dem Halbleitersubstrat ausgebildete Verdrahtungsfläche, eine auf der Verdrahtungsfläche ausgebildete Schicht aus einem Barrieremetall, eine auf dem Barrieremetallschicht ausgebildete intermetallische Verbindung Ag3Sn und eine hervorstehende Elektrode. Die hervorstehende Elektrode besteht aus einem niedrigschmelzenden Metall, das auf der intermetallischen Verbindung Ag3Sn ausgebildet ist.
  • Im ersten Aspekt wird die intermetallische Verbindung Ag3Sn in einer Schicht ausgebildet oder in Partikeln segregiert.
  • Ferner wird die Schicht aus dem Barrieremetall im ersten erfindungsgemäßen Aspekt aus Einzelschichten und Laminatschichten aus Titan (Ti), Chrom (Cr), Kupfer (Cu), Nickel (Ni), Palladium (Pd), Gold (Au), Wolfram (W), Titannitrid (TiN), Tantal (Ta), Niob (Nb), Tantalnitrid (TaN), Mischungen und Verbindungen davon ausgewählt. Insbesondere wird aufgrund der ausgezeichneten Haftung mit der intermetallischen Verbindung Ag3Sn eine Laminatschicht, in der ein Titan (Ti)-Film, ein Nickel (Ni)-Film und ein Palladium (Pd)-Film in dieser Reihe aufeinander gestapelt sind, bevorzugt verwendet.
  • Das niedrigschmelzende Metall wird aus Zinn (Sn), Silber (Ag), Bismuth (Bi), Zink (Zn), Indium (In), Antimon (Sb), Kupfer (Cu) und Germanium (Ge), Mischungen und Verbindungen davon ausgewählt. Insbesondere können binäre Mischungen (Legierungen), wie z. B. eutektisches Sn-Ag oder dergleichen zitiert werden, und ternäre Legierungen, wie z. B. Sn-Ag-Bi oder dergleichen, können ebenso verwendet werden.
  • Ein zweiter erfindungsgemäßer Aspekt ist ein Herstellungsverfahren für ein Halbleiterelement. Das vorliegende Verfahren umfasst die Schritte der Bildung einer Verdrahtungsfläche auf einem Halbleitersubstrat, der Bildung einer Barrieremetallschicht auf der Verdrahtungsfläche, der Bildung einer Schicht aus der intermetallischen Verbindung Ag3Sn auf der Barrieremetallschicht und der Bildung einer hervorstehenden Elektrode. Die hervorstehende Elektrode besteht aus einem niedrigschmelzenden Metall, das auf der Schicht der intermetallischen Verbindung Ag3Sn ausgebildet wird.
  • In dem vorliegenden Verfahren zur Herstellung des Halbleiterelements wird die Schicht aus dem Barrieremetall aus Einzelschichten und Laminatschichten aus Titan (Ti), Chrom (Cr), Kupfer (Cu), Nickel (Ni), Palladium (Pd), Gold (Au), Wolfram (W), Titannitrid (TiN), Tantal (Ta), Niob (Nb), Tantalnitrid (TaN), Mischungen und Verbindungen davon ausgewählt wird. Insbesondere aufgrund der ausgezeichneten Haftung mit der intermetallischen Verbindung Ag3Sn wird eine Laminatschicht, in der ein Titan (Ti)-Film, ein Nickel (Ni)-Film und ein Palladium (Pd)-Film in dieser Reihenfolge aufeinander gestapelt sind, bevorzugt verwendet.
  • Das niedrigschmelzende Metall wird aus Zinn (Sn), Silber (Ag), Bismuth (Bi), Zink (Zn), Indium (In), Antimon (Sb), Kupfer (Cu) und Germanium (Ge), Mischungen und Verbindungen davon ausgewählt. Insbesondere können binäre Mischungen (Legierungen), wie z. B. eutektisches Sn-Ag oder dergleichen zitiert werden, und ternäre Legierungen, wie z. B. Sn-Ag-Bi oder dergleichen, können ebenso verwendet werden.
  • Ein dritter erfindungsgemäßer Aspekt ist ein Verfahren zur Herstellung des Halbleiterelements, umfassend die Schritte der Bildung einer Verdrahtungsfläche auf einem Halbleitersubstrat, der Bildung einer Schicht aus einem Barrieremetall auf der Verdrahtungsfläche, der Bildung einer Silber (Ag)-haltigen Metallschicht auf der Schicht aus dem Barrieremetall, der Bildung einer Zinn (Sn)-haltigen Schicht aus einem niedrigschmelzenden Metall auf der Ag-haltigen Metallschicht und das Schmelzen der Sn-haltigen Schicht aus dem niedrigschmelzenden Metall zur Bildung einer hervorstehenden Elektrode, wodurch eine intermetallische Verbindung Ag3Sn in Nachbarschaft einer Grenzfläche der Ag-haltigen Metallschicht und der Sn-haltigen Schicht aus dem niedrigschmelzenden Metall gebildet wird.
  • In dem dritten Aspekt wird die intermetallische Verbindung Ag3Sn in einer Schicht gebildet. Das heißt, wenn ein Sn-haltiges Lötmittel als niedrigschmelzendes Metall verwendet wird, wird während der Löstmittel-Reflow-Prozedur eine niedrigere Schicht, die Ag enthält, ebenso geschmolzen.
  • Folglich wird eine Schicht aus der intermetallischen Verbindugne Ag3Sn in der Ag-haltigen Schicht gebildet, nämlich zwischen der Lötmittelschicht und der Barrieremetallschicht.
  • Im dritten erfindungsgemäßen Aspekt kann die intermetallische Verbindung Ag3Sn außerdem in Partikeln segregiert sein. Durch geeignetes Einstellen der Dicke der Ag-haltigen Schicht und der Reflow-Temperatur kann die intermetallische Verbindung Ag3Sn in einer Schicht oder in Partikeln gebildet werden.
  • Im dritten Aspekt wird die Schicht aus dem Barrieremetall aus Einzelschichten und Laminatschichten aus Titan (Ti), Chrom (Cr), Kupfer (Cu), Nickel (Ni), Palladium (Pd), Gold (Au), Wolfram (W), Titannitrid (TiN), Tantal (Ta), Niob (Nb), Tantalnitrid (TaN), Mischungen und Verbindungen davon gebildet. Insbesondere aufgrund der ausgezeichneten Haftung mit der intermetallischen Verbindung Ag3Sn wird eine Laminatschicht, in der ein Titan (Ti)-Film, ein Nickel (Ni)-Film und ein Palladium (Pd)-Film in dieser Reihenfolge aufeinander gestapelt sind, bevorzugt verwendet.
  • Ferner wird das niedrigschmelzende Sn-haltige Metall aus einfachen Sn und Mischungen von Sn mit ein oder mehreren Arten von Metallen ausgewählt, die aus Silber (Ag), Bismuth (Bi), Zink (Zn), Indium (In), Antimon (Sb), Kupfer (Cu) und Germanium (Ge) ausgewählt werden. Insbesondere können binäre Mischungen (Legierungen), wie z. B. eutektisches Sn-Ag oder dergleichen, zitiert werden und ternäre Legierungen, wie z. B. Sn-Ag-Bi oder dergleichen, können ebenso verwendet werden.
  • Die hervorstehende Elektrode in der vorliegenden Erfindung wird durch Einsetzen von Metallisieren des niedrigschmelzenden Metalls oder Aufdrucken einer Paste gebildet, die das niedrigschmelzende Metall enthält. Wenn das Metallisierungsverfahren verwendet wird, können die Ag-Metallisierung und die Sn-Metallisierung getrennt eingesetzt werden. Wenn eine Metallisierungslösung von einer Alkylsulfonsäure (Salz) eingesetzt wird, sind die Ag-Metallisierung und die Sn-Metallisierung zusätzlich dazu, dass die Umwelt weniger nachteilig beeinflusst wird, während der Metallisierung auch kompatibel zueinander. Erfindungsgemäß wird die hervorstehende Elektrode ferner auf der Seite des Halbleiterelements gebildet, sie kann jedoch auch auf der Seite der Verdrahtungsplatte gebildet werden, die mit dem Halbleiterelement verbunden ist.
  • Im Allgemeinen wird nach dem Schmelzen und Abkühlen des Sn-Ag-Lötmittels zur Verfestigung bei der Untersuchung seiner Textur mit Elektronenbeugungsanalyse festgestellt, dass ein Niederschlag von Ag3Sn unweigerlich fein verteilt und verbreitet in der Matrix enthalten ist. Gemäß dem dritten erfindungsgemäßen Aspekt wird zwischen der Barrieremetallschicht und der Schicht aus dem niedrigschmelzenden Metall, z. B. der Sn-Ag-Lötmittelschicht, eine intermetallische Verbindung Ag3Sn in einer Schicht gebildet oder in Partikeln segregiert. Folglich sind die Barrieremetallschicht und die Schicht aus dem niedrigschmelzenden Metall kompatibel zueinander, und eine ausgezeichnete Haftung zwischen ihnen kann erhalten werden.
  • Erfindungsgemäß wird in dem niedrigschmelzenden Metall enthaltenes Sn unterdrückt, in die Barrieremetallschicht zu diffundieren, was zu einer Verbesserung der Zuverlässigkeit führt. Die intermetallische Verbindung Ag3Sn, die daran gehindert wird, eine grobe Korngröße anzunehmen, selbst nach langwierigen Hochtemperaturtests und Temperaturkreislauftests, verschlechtert sich aufgrund der Temperatur nicht. Insbesondere wenn Pd als Barrieremetall verwendet wird, löst sich die Ag-Schicht oder die Ag-haltige Schicht aufgrund der ausgezeichneten Haftung zwischen Pd und der intermetallischen Verbindung Ag3Sn und Ag nicht ab. Da die Schicht aus der intermetallischen Verbindung Ag3Sn unter Verwendung eines Sputter-Verfahrens gebildet werden kann, kann ferner die Filmdicke auf einfache Weise kontrolliert werden. Zusätzlich dazu kann die Dicke der Ag-Schicht, die für die Bildung unter Verwendung von Sputtern oder Metallisieren geeignet ist, auf einfache Weise kontrolliert werden.
  • Das erfindungsgemäße Halbleiterelement ist mit einer Verdrahtungsfläche einer beliebigen Form über eine hervorstehende Elektrode (Bump) verbunden, die aus einem niedrigschmelzenden Metall besteht, und durch ein Harz oder dergleichen zur Bildung einer Halbleitervorrichtung (einer Verpackung (package)) versiegelt. Die Halbleitervorrichtung kann ferner mit einer Hauptplatine verbunden sein.
  • 1 ist ein Querschnitt, der schematisch den Schritt der Bildung eines Elektrodenplättchens und eines Passivierungsfilms auf einer Halbleiterscheibe in der ersten erfindungsgemäßen Ausführungsform zeigt;
  • 2 ist ein Querschnitt, der schematisch den Schritt der Bildung einer Barrieremetallschicht in der ersten erfindungsgemäßen Ausführungsform zeigt;
  • 3 ist ein Querschnitt, der schematisch den Schritt der Bildung einer Schicht aus einer intermetallischen Verbindung Ag3Sn in der ersten erfindungsgemäßen Ausführungsform zeigt;
  • 4 ist ein Querschnitt, der schematisch einen Schritt der Bildung einer Schicht aus einem niedrigschmelzenden Metall an der Öffnung des Abdecklacks in der ersten erfindungsgemäßen Ausführungsform zeigt;
  • 5 ist ein Querschnitt, der schematisch den Schritt der Entfernung des Abdecklacks zum Ätzen unterer Schichten in der ersten erfindungsgemäßen Ausführungsform zeigt;
  • 6 ist ein Querschnitt, der schematisch den Schritt der Bildung einer hervorstehenden Elektrode (Bump) in der ersten erfindungsgemäßen Ausführungsform zeigt;
  • 7 ist ein Querschnitt, der schematisch den Schritt der Bildung eines Elektrodenplättchens und eines Passivierungsfilms auf einer Halbleiterscheibe in der vierten erfindungsgemäßen Ausführungsform zeigt;
  • 8 ist ein Querschnitt, der schematisch den Schritt der Bildung einer Barrieremetallschicht in der vierten erfindungsgemäßen Ausführungsform zeigt;
  • 9 ist ein Querschnitt, der schematisch den Schritt der Bildung einer Schicht aus Ag an der Öffnung des Abdecklacks in der vierten erfindungsgemäßen Ausführungsform zeigt;
  • 10 ist ein Querschnitt, der schematisch den Schritt der Bildung einer Schicht aus einem niedrigschmelzenden Metall auf der Schicht aus Ag der vierten erfindungsgemäßen Ausführungsform zeigt;
  • 11 ist ein Querschnitt, der schematisch den Schritt des Entfernens des Abdecklacks zum Ätzen unterer Schichten in der vierten erfindungsgemäßen Ausführungsform zeigt;
  • 12 ist ein Querschnitt, der schematisch den Schritt der Bildung eines Bumps in der vierten erfindungsgemäßen Ausführungsform zeigt;
  • 13 ist ein Querschnitt, der schematisch den Schritt der Bildung von Partikeln einer segregierten intermetallischen Verbindung Ag3Sn durch Bildung eines Bumps in der fünften erfindungsgemäßen Ausführungsform zeigt;
  • 14 ist ein Querschnitt, der schematisch den Schritt der sequenziellen Bildung eines Elektrodenplättchens, eines Passivierungsfilms und einer Barrieremetallschicht auf einer Halbleiterscheibe und ferner die Bildung einer Schicht aus einer intermetallischen Verbindung Ag3Sn darauf und eine Abdecklackmusterung in der sechsten erfindungsgemäßen Ausführungsform zeigt;
  • 15 ist ein Querschnitt, der schematisch den Schritt des Ätzens unterer Schichten und ferner das Entfernen einer Abdecklackmusterung in der sechsten erfindungsgemäßen Ausführungsform zeigt;
  • 16 ist ein Querschnitt, der schematisch einen Schritt des Siebdruckens einer Paste aus einem niedrigschmelzenden Metall in der sechsten erfindungsgemäßen Ausführungsform zeigt;
  • 17 ist ein Querschnitt, der schematisch den Schritt des Entfernens einer Druckmaske zur Bildung einer Schicht aus einem niedrigschmelzenden Metall in der sechsten erfindungsgemäßen Ausführungsform zeigt;
  • 18 ist ein Querschnitt, der schematisch den Schritt der Bildung eines Bumps in der sechsten erfindungsgemäßen Ausführungsform zeigt;
  • 19 ist ein Querschnitt, der schematische den Schritt der Bildung eines Elektrodenplättchens und eines Passivierungsfilms auf einer Halbleiterscheibe in einem existierenden Verfahren zur Herstellung eines Halbleiterelements zeigt;
  • 20 ist ein Querschnitt, der schematisch den Schritt der Bildung einer Barrieremetallschicht in einem existierenden Verfahren zur Herstellung eines Halbleiterelements zeigt;
  • 21 ist ein Querschnitt, der schematisch den Schritt der Bildung einer Schicht aus einem niedrigschmelzenden Metall an der Öffnung eines Abdecklacks in einem existierenden Verfahren zur Herstellung eines Halbleiterelements zeigt;
  • 22 ist ein Querschnitt, der schematisch den Schritt des Entfernens des Abdecklacks und des Ätzens unterer Schichten in einem existierenden Verfahren zur Herstellung eines Halbleiterelements zeigt;
  • 23 ist ein Querschnitt, der schematisch einen Schritt der Bildung eines Bumps in einem existierenden Verfahren zur Herstellung eines Halbleiterelements zeigt.
  • Im Folgenden werden die bevorzugten erfindungsgemäßen Ausführungsformen unter Bezugnahme auf die Zeichnungen erläutert.
  • Ausführungsform 1
  • Wie in 1 gezeigt wird, werden auf einer gesamten Oberfläche einer Halbleiterscheibe 1 (ein Durchmesser von 6 Inches und eine Dicke von 625 μm), die aus Silizium oder dergleichen zusammengesetzt ist, Aluminiumelektrodenplättchen 2 von 100 μm im Quadrat gitterförmig mit einem Abstand von 350 μm ausgebildet. Danach wird darauf ein Passivierungsfilm 3 ausgebildet, während eine Öffnung am Mittelteil des Aluminiumelektrodenplättchens 2 gelassen wird.
  • Wie in 2 gezeigt wird, wird dann auf der ganzen Oberfläche der Halbleiterscheibe 1 unter Verwendung von Sputtern oder Elektronenstrahlverdampfung ein Titanfilm 4, ein Nickelfilm 5 und ein Palladiumfilm 6 der Reihe nach aufeinander gestapelt, um eine Barrieremetallschicht zu bilden. Als Barrieremetallschicht können jeweils Schichten aus Chrom (Cr), Kupfer (Cu), Gold (Au), TiN, Wolfram (W), Tantal (Ta), Niob (Nb) und Tantalnitrid (TaN) zur Stapelung kombiniert werden.
  • Wie in 3 gezeigt wird, wird als nächstes auf der Barrieremetallschicht eine Schicht 7 aus einer intermetallischen Verbindung Ag3Sn unter Verwendung von Sputtern oder Elektronenstrahlverdampfung gebildet. Die Schicht 7 aus einer intermetallischen Verbindung Ag3Sn wird nachfolgend in derselben Kammer gebildet, in der die Barrieremetallschicht gebildet wurde. Eine Dicke der Schicht aus der intermetallischen Verbindung Ag3Sn 7 beträgt 10 μm oder weniger, und liegt vorzugsweise im Bereich von 0,5 bis 5 μm. Wenn die Dicke der Schicht aus der intermetallischen Verbindung Ag3Sn 7 10 μm übersteigt dauert nicht nur die Bildung der Schicht länger sondern auch ein späterer Schritt zum Ätzen wird schwieriger. Wenn die Dicke weniger als 0,5 μm beträgt, wirkt die Schicht nicht hinreichend als Barriere.
  • Wie in 4 gezeigt wird, wird dann auf der Schicht aus der intermetallischen Verbindung Ag3Sn 7 ein Abdecklack 8 mit einer Dicke von etwa 50 μm aufgetragen. Danach wird ein Teil des Abdecklacks, der dem obigen Aluminiumelektrodenplättchen 2 entspricht, zu einem Loch von 100 μm im Quadrat geöffnet. In dieser Öffnung wird durch Metallisieren eine Schicht 9 auf einem niedrigschmelzenden Metall mit einer Dicke von 50 μm gebildet.
  • Als niedrigschmelzendes Metall kann ein eutektisches Sn-Ag-Lötmittel zitiert werden. Zusätzlich dazu kann eine Art von Metall, ausgewählt aus Sn, Ag, Bi, Zn, In, Sb, Cu und Ge, und Mischungen oder Verbindungen von Metallen von 2 oder mehreren daraus ausgewählten Arten verwendet werden. Beim Metallisieren des niedrigschmelzenden Metalls als solches wird die Halbleiterplatte, worauf der Abdecklack 8 gebildet ist, in eine Lösung eingetaucht, die 40 g/Liter Sn, 0,4 g/Liter Ag, 100 g/Liter Alkylsulfonsäure und ein zusätzliches Mittel enthält, das hauptsächlich aus einem Tensid besteht. Die Metallisierung wird in einem Bad bei 20°C mit der Barrieremetallschicht und der Schicht aus einer intermetallischen Verbindung Ag3Sn als Kathode und einer Platte aus Sn als Anode bei einer Stromdichte von 1 A/dm2 und unter vorsichtigem Rühren durchgeführt.
  • Wie in 5 gezeigt wird, werden, nachdem der Abdecklack unter Verwendung von Aceton oder einem bekannten Abdecklackentferner entfernt (abgelöst) wurde, die Schicht 7 aus der intermetallischen Verbindung Ag3Sn, der Palladiumfilm 6 und der Nickelfilm 5, die als Substratelektrode verblieben, mit einer Lösung von Königswasser geätzt. Ferner wurde der Titanfilm 4 mit einer Lösung von Ethylendiamintetraessigsäure geätzt.
  • Dann wird die Halbleiterscheibe, nachdem das Flussmittel darauf aufgetragen wurde, in einer Stickstoffatmosphäre bei einer Temperatur von 250°C für 30 Sek. erhitzt. Wie in 6 gezeigt wird, unterzieht sich das niedrigschmelzende Metall dadurch einer Löt-Reflow-Prozedur zur Bildung einer hervorstehenden Elektrode (Bump) 10. Anschließend nach elektrischen Tests wird die Halbleiterplatte, obgleich nicht in der Figur gezeigt, zur Bildung von Halbleiterchips gewürfelt. Der Halbleiterchip wird unter Verwendung des Flip-Chip-Verbindungsverfahrens montiert, das im Folgenden dargestellt wird. Dabei durchläuft der Halbleiterchip nach dem Montieren auf eine Verdrahtungsplatte einen Stickstoff-Reflow-Ofen, der auf 250°C eingestellt wurde, um den aus dem niedrigschmelzenden Metall bestehenden Bump zu schmelzen. Hierbei kann als auf der Verdrahtungsplatte angebrachtes Plättchen eine Art von Filmen aus Cu, Ni, Au, Pd und Laminatfilme davon oder Filme von Mischungen davon oder Laminatfilme, in denen auf einem leitenden Metall eines der niedrigschmelzenden Metalle, wie Sn, Ag, Bi, Zn, In, Sb, Cu und Ge und Filme von Mischungen davon ausgebildet sind, verwendet werden.
  • Auf diese Weise sind der Halbleiterchip und die Verdrahtungsplatte unter Erhalt einer Halbleitervorrichtung elektrisch verbunden. Ferner ist die so erhaltenen Halbleitervorrichtung über auf der Verdrahtungsplatte angebrachte Anschlüsse mit einer Hauptplatine verbunden. In der Umgebung des auf der Verdrahtungsplatte montierten Halbleiterchips und zwischen der Verdrahtungsplatte und dem Halbleiterchip können Versiegelungsharze, wie z. B. Silikonharze, Epoxyharz oder Akrylharz, zur Härtung gefüllt werden.
  • In dem so erhaltenen Halbleiterelement in der ersten Ausführungsform wird zwischen der Barrieremetallschicht und dem Bump 10, der aus dem niedrigschmelzenden Metall besteht, die Schicht 7 aus einer intermetallischen Verbindung Ag3Sn gebildet. Folglich sind die Barrieremetallschicht und der Bump 10 gut miteinander verklebt. Aufgrund der Schicht 7 aus der intermetallischen Verbindung Ag3Sn kann das in dem niedrigschmelzenden Metall enthaltene Sn daran gehindert werden, in die Barrieremetallschicht (Ni-Schicht) einzudringen und zu diffundieren. Folglich wird die Barrieremetallschicht daran gehindert, sich mit der resultierenden Verbesserung der Zuverlässigkeit zu verschlechtern. Die intermetallische Verbindung Ag3Sn, die selbst nach dem langwierigen Hochtemperaturtest oder dem Thermozyklustest nicht zu gröberen Partikeln anwächst, neigt nicht dazu sich aufgrund von hohen Temperaturen zu verschlechtern. Darüber hinaus ist an der obersten Schicht der Barrieremetallschicht der Palladiumfilm 6 angebracht, was zu einer ausgezeichneten Haftung mit der Schicht aus der intermetallischen Verbindung Ag3Sn führt. Des Weiteren kann die Schicht aus der intermetallischen Verbindung Ag3Sn, die zur Bildung unter Verwendung von Sputtern und dergleichen geeignet ist, hinsichtlich der Dicke mit Leichtigkeit eingestellt werden.
  • Die Zuverlässigkeit der Halbleitervorrichtungen, die gemäß der Ausführungsform 1 hergestellt werden, wird anhand des Thermozyklustests bewertet. Die Ergebnisse werden im Folgenden dargestellt. Für eine Testprobe wird ein Siliziumchip von 10 mm im Quadrat, auf dem 900 Bumps ausgebildet sind, auf einem Glas-Harz-Verdrahtungssubstrat montiert. Der Thermozyklustest wird in einem Zyklus von –65°C × 30 Min. ~ 25°C × 5 Min. 150°C × 30 Min. vollzogen.
  • Als Ergebnis des Thermozyklustests wird selbst nach 3000 Zyklen kein Reißen bei allen Lötstellen gefunden. Die Bumps weisen eine ausreichende Verbindungsfestigkeit auf und zeigen keine Verschlechterung der Festigkeit und lösen sich überhaupt nicht ab. Ferner traten keine Kurzschlüsse zwischen den Bumps auf. Wenn die Scheibe bei 150°C nach der Bump-Bildung gehalten wurde, wurde selbst nach 5000 Stunden eine Bump-Festigkeit (Bump-Anteil-Festigkeit (Bump Share Strength)) von 50 g/Stück aufrecht erhalten und nicht verschlechtert.
  • Ausführungsform 2
  • In einer zweiten Ausführungsform wird unter Verwendung von Sputtern oder Elektronenstrahlverdampfung anstatt der Schicht auf einer intermetallischen Verbindung Ag3Sn eine Schicht aus Ag auf der Barrieremetallschicht gebildet. Als niedrigschmelzendes Metall zur Bildung einer hervorstehenden Elektrode können einfaches Sn oder Metalle, die hauptsächlich aus Sn bestehen und mit Ag, Bi, Zn, In, Sb, Cu oder Ge gemischt sind, verwendet werden. Mit Ausnahme des obigen werden ein Halleiterelement und eine Halbleitervorrichtung in gleicher Weise wie in Ausführungsform 1 hergestellt.
  • In der vorliegenden Ausführungsform reagiert Ag in der Reflow-Prozedur des niedrigschmelzenden Metalls mit Sn in dem niedrigschmelzenden Metall zur Bildung einer intermetallischen Verbindung Ag3Sn in einer Schicht von einer Dicke von 0,5 μm bis 5 μm an der Grenze der Barrieremetallschicht und der Schicht aus dem niedrigschmelzenden Metall. Um eine Schicht aus einer intermetallischen Verbindung Ag3Sn zu erhalten, beträgt die Dicke der Ag-Schicht, obgleich abhängig von der Temperatur, vorzugsweise 4 μm oder mehr.
  • Auf diese Weise wird in der zweiten Ausführungsform zwischen der Barrieremetallschicht und der hervorstehenden Elektrode (Bump), die aus dem niedrigschmelzenden Metall besteht, die Schicht aus einer intermetallischen Verbindung Ag3Sn gebildet. Demzufolge haften die Barrieremetallschicht und der Bump gut aneinander. Aufgrund der Schicht aus der intermetallischen Verbindung Ag3Sn wird das in dem niedrigschmelzenden Metall enthaltene Sn daran gehindert, in die Barrieremetallschicht (Ni-Schicht) einzudringen und zu diffundieren, was dazu führt, dass eine auftretende Verschlechterung des Barrieremetalls verhindert wird und die Zuverlässigkeit verbessert wird. Selbst nach dem ausgedehnten Hochtemperaturtest und dem Thermozyklustest wächst die intermetallische Verbindung Ag3Sn nicht zu gröberen Partikelgrößen an, was zu einer Wahrscheinlichkeit von geringerer Verschlechterung aufgrund von Temperaturen führt.
  • In der vorliegenden Ausführungsform wird ferner mit einfachem Sn als niedrigschmelzendes Metall eine Schicht aus Sn auf der Schicht aus Ag gebildet. Danach wird unter Verwendung von Reflow-Prozeduren für die Schicht aus Sn eine Schicht aus der intermetallischen Verbindung Ag3Sn gebildet. Hierdurch können Probleme bei der Umsetzung der Sn-Ag-Lötmittelmetallisierung gelöst werden.
  • Es treten nämlich Probleme auf, sodass aufgrund eines größeren Unterschieds der Abscheidungspotentiale zwischen Sn und Ag eine gleichzeitige Abscheidung schwierig wird, ein abnormes Wachstum während der Metallisierung auftritt, Hohlräume aufgrund eines zusätzlichen Mittels auftreten oder je nach Benetzbarkeit der Metallisierungslösung die Abdecklacköffnung unter Schwierigkeiten metallisiert wird. Ferner verschlechtert sich im Allgemeinen die Barrieremetallschicht in einem Sn-Ag-Lötmittel aufgrund des zu hohen Gehalts an Sn bei Bedienbedingungen von hohen Temperaturen früher. Des Weiteren kann in einem eutektischen Sn-Ag-Lötmittel aufgrund des zu geringen Gehalts an Ag von 3,5% die Zusammensetzung beim Metallisieren nur unter Schwierigkeiten reguliert werden. Unter Verwendung eines Verfahrens, in dem nach der Bildung einer Schicht aus Sn auf einer Schicht aus Ag die Sn-Schicht sich einer Lötmittel-Reflow-Prozedur zur Bildung einer Schicht aus einer intermetallischen Verbindung Ag3Sn unterzieht, können allerdings die zuvor erwähnten Probleme beim Metallisierten mit dem Sn-Ag-Lötmittel gelöst werden.
  • Ausführungsform 3
  • In der dritten Ausführungsform wird auf der Barrieremetallschicht anstelle der intermetallischen Verbindung Ag3Sn eine Schicht aus Ag auf der gesamten Oberfläche der Scheibe mit einer Metallisierungslösung einer Alkylsulfonsäure (Salz) gebildet. Als niedrigschmelzendes Metall zur Bildung einer hervorstehenden Elektrode können einfaches Sn oder Metalle, die hauptsächlich aus Sn bestehen und mit Ag, Bi, Zn, In, Sb, Cu oder Ge gemischt sind, verwendet werden. Mit Ausnahme des obigen werden ein Halbleiterelement und eine Halbleiterleitervorrichtung in gleicher Weise wie in Ausführungsbeispiel 1 hergestellt.
  • In der vorliegenden Ausführungsform reagiert Ag in der Reflow-Prozedur des niedrigschmelzenden Metalls mit Sn in dem niedrigschmelzenden Metall zur Bildung einer intermetallischen Verbindung Ag3Sn in einer Schicht von einer Dicke von 0,5 μm bis 5 μm zwischen der Barrieremetallschicht und der Schicht aus dem niedrigschmelzenden Metall. Zur Bildung der intermetallischen Verbindung Ag3Sn in einer Schicht beträgt die Dicke der Ag-Schicht, obgleich abhängig von der Temperatur, vorzugsweise 4 μm oder mehr.
  • Auf diese Weise wird in der dritten Ausführungsform zwischen der Barrieremetallschicht und dem Bump, das aus dem niedrigschmelzenden Metall besteht, die Schicht aus einer intermetallischen Verbindung Ag3Sn gebildet. Folglich haften die Barrieremetallschicht und der Bump gut aneinander. Aufgrund der Schicht aus einer intermetallischen Verbindung Ag3Sn wird das in dem niedrigschmelzenden Metall Sn daran gehindert, in die Barrieremetallschicht (Ni-Schicht) zu diffundieren, was zu einer Verhinderung des Auftretens einer Verschlechterung des Barrieremetalls und einer Verbesserung der Zuverlässigkeit führt. Die intermetallische Verbindung Ag3Sn wächst selbst nach dem ausgedehnten Hochtemperaturtest und dem Thermozyklustest nicht zu gröberen Partikelgrößen an mit der Wahrscheinlichkeit einer geringeren Verschlechterung aufgrund von Temperaturen.
  • In der vorliegenden Ausführungsform wird die Schicht aus Sn ferner mit einfachem Sn als niedrigschmelzendes Metall auf der Schicht aus Ag gebildet. Danach wird unter Verwendung einer Reflow-Prozedur für die Schicht aus Sn eine Schicht aus einer intermetallischen Verbindung Ag3Sn gebildet. Hierdurch können die Schwierigkeiten beim Umsetzen des Sn-Ag-Lötmittelmetallisierens gelöst werden.
  • Sowohl die Ag-Schicht als auch die Schicht aus dem niedrigschmelzenden Metall (Sn), die mit einer Metallisierungslösung einer Alkylsulfonsäure gebildet werden, beeinflussen die Umgebungen weniger ungünstig und sind beim Metallisieren miteinander kompatibel. Da die Ag-Metallisierung der Sn-Metallisierung vorausgeht, lagert sich das Ag ferner gleichmäßig ab, was zu einer einfachen Regulierung führt. Eine Dicke der metallisierten Schicht kann auf einfache Weise durch simples Variieren der Metallisierungszeit reguliert werden.
  • Ausführungsform 4
  • Wie in 7 gezeigt wird, werden auf der gesamten Oberfläche einer Halbleiterscheibe 1 (ein Durchmesser von 6 Inches und eine Dicke von 625 μm), die aus Silizium oder dergleichen zusammengesetzt ist, Aluminiumelektrodenplättchen 2 von 100 μm im Quadrat gitterförmig mit einem Abstand von 350 μm gebildet. Danach wird ein Passivierungsfilm 3 darauf ausgebildet, während eine Öffnung am Mittelteil des Aluminiumelektrodenplättchens 2 gelassen wird.
  • Wie in 8 gezeigt wird, werden dann auf der gesamten Oberfläche der Halbleiterscheibe 1 unter Verwendung von Sputtern oder Elektronenstrahlverdampfung der Reihe nach ein Titanfilm 4, ein Nickelfilm 5 und ein Palladiumfilm 6 aufeinander gestapelt, um eine Barrieremetallschicht zu bilden. Als Barrieremetallschicht kann jede der Schichten aus Chrom (Cr), Kupfer (Cu), Gold (Au), TiN, Wolfram (W), Tantal (Ta), Niob (Nb) und Tantalnitrid (TnA) zur Stapelung kombiniert werden.
  • Wie in 9 gezeigt wird, wird dann ein Abdecklack auf der Barrieremetallschicht mit einer Dicke von etwa 50 μm aufgetragen. Danach wird ein Teil über dem Aluminiumelektrodenplättchen 2 zu einem Loch von 100 μm im Quadrat geöffnet. In der Öffnung wird eine Schicht 11 aus Ag mit einer Metallisierungslösung einer Alkylsulfonsäure metallisiert. Die Dicke der Ag-Schicht 11 beträgt 10 μm oder weniger und liegt vorzugsweise in einem Bereich von 0,5 bis 5 μm. Wenn die Dicke der Ag-Schicht 11 10 μm übersteigt, dauert die Bildung lang, und wenn die Dicke weniger als 0,5 μm beträgt, wird der Barriereeffekt nicht vollständig ausgeübt. Zur Bildung der intermetallischen Verbindung Ag3Sn in einer Schicht beträgt die Dicke der Ag-Schicht 11, obgleich abhängig von der Temperatur, vorzugsweise 4 μm oder mehr.
  • Wie in 10 gezeigt wird, wird dann auf der in der Öffnung gebildeten Ag-Schicht 11 eine Schicht 9 aus einem niedrigschmelzenden Metall mit einer Dicke von 50 μm gebildet.
  • Als niedrigschmelzendes Metall kann z. B. ein eutektisches Sn-Ag-Lötmittel genannt werden. Bei der Metallisierung des niedrigschmelzenden Metalls als solches wird die Halbleiterscheibe, auf der der Abdecklack 8 gebildet ist, in eine Lösung eingetaucht, die 40 g/Liter Sn, 0,4 g/Liter Ag, 100 g/Liter Alkylsulfonsäure und ein zusätzliches Mittel enthält, das hauptsächlich aus einem Tensid besteht. Die Metallisierung wird in einem Bad bei 20°C mit der Barrieremetallschicht und der Ag-Schicht 11 als Kathode und einer Platte aus Sn als Anode bei einer Stromdichte von 1 A/dm2 unter vorsichtigem Rühren durchgeführt. Als niedrigschmelzende Metalle können einfaches Sn oder Metalle, die hauptsächlich aus Sn bestehen und mit Ag, Bi, Zn, In, Sb, Cu oder Ge gemischt sind, verwendet werden.
  • Wie in 11 gezeigt wird, wird als nächstes, nachdem der Abdecklack 8 unter Verwendung von Aceton oder einem bekannten Abdecklackentferner entfernt wurde, der Palladiumfilm 6 und der Nickelfilm 5, die als Substratelektrode verblieben, mit einer Lösung von Königswasser geätzt. Ferner wird der Titanfilm 4 mit einer Lösung von Ethylendiamintetraessigsäure geätzt. Da die Ag-Schicht 11 in der Öffnung des Abdecklacks 8 gebildet wird, besteht in der vorliegenden Ausführungsform keine Notwendigkeit des Ätzens der Ag-Schicht 11 zur Entfernung.
  • Wie in 12 gezeigt wird, wird als nächstes die Halbleiterscheibe, nachdem das Flussmittel darauf aufgetragen wurde, in einer Stickstoffatmosphäre bei 250°C für 30 Sek. zur Anwendung einer Lötmittel-Reflow-Prozedur erhitzt, um eine hervorstehenden Elektrode (Bump) 10 zu bilden. In der Reflow-Prozedur des niedrigschmelzenden Metalls reagiert Ag mit Sn in dem niedrigschmelzenden Metall, um eine Schicht aus einer intermetallischen Verbindung Ag3Sn von einer Dicke von 0,5 μm bis 5 μm zwischen der Barrieremetallschicht und der Schicht aus dem niedrigschmelzenden Metall zu bilden.
  • Danach werden Standard-Elektrotests, obgleich nicht in der Figur gezeigt, durchgeführt. Dann wird die Halbleiterscheibe zu Halbleiterchips gewürfelt, gefolgt durch ein Flip-Chip-Montieren. In dem Schritt der Flip-Chip-Montierung wird ein Halbleiterchip auf einer Verdrahtungsplatte montiert und durchläuft einen Stickstoff-Reflow-Ofen zum Schmelzen des Bumps, der aus dem niedrigschmelzenden Metall besteht. Hierbei kann als auf der Verdrahtungsplatte gebildetes Verbindungsplättchen eine Art von Cu-, Ni-, Au- und Pd-Filmen und laminierten Filmen davon oder Filme oder Mischungen davon oder laminierte Filme, in denen einer der Filme aus niedrigschmelzenden Metallen, wie z. B. Sn, Pb, Ag, Si, Zn, In, Sb, Cu und Ge, und Mischungen davon auf einem leitenden Metall gebildet sind, verwendet werden.
  • Auf diese Weise werden der Halbleiterchip und die Verdrahtungsplatte zur Bildung einer Halbleitervorrichtung verbunden. Ferner wird die so erhaltene Halbleitervorrichtung über auf der Verdrahtungsplatte angebrachte Anschlüsse mit einer Hauptplatine verbunden. In der Umgebung des Halbleiterchips, der auf der Verdrahtungsplatte montiert ist, und zwischen der Verdrahtungsplatte und dem Halbleiterchip können Versiegelungsharze, wie z. B. Silikonharz, Epoxyharz oder Akrylharz, zur Härtung gefüllt werden.
  • In der vierten Ausführungsform als solche wird zwischen der Barrierenmetallschicht und dem Bump 10, der aus dem niedrigschmelzenden Metall besteht, die Schicht 7 aus einer intermetallischen Verbindung Ag3Sn gebildet. Als Folge davon haften die Barrieremetallschicht und der Bump 10 gut aneinander. Die Schicht 7 aus der intermetallischen Verbindung Ag3Sn unterdrückt das Diffundieren des in dem niedrigschmelzenden Metall enthaltenen Sn in die Barrieremetallschicht (Ni-Schicht). Folglich wird verhindert, dass sich die Barrierenmetallschicht verschlechtert, was zu einer Verbesserung der Zuverlässigkeit führt. Die intermetallische Verbindung Ag3Sn, die selbst nach dem ausgedehnten Hochtemperaturtest und Thermozyklustest nicht grob wird, verschlechtert sich nicht aufgrund von Temperaturen. Da der Pd-Film 6, der gut an Ag anhaftet, in der obersten Schicht der Barrieremetallschicht vorliegt, lösen sich die Ag-Schicht 11 oder die Schicht 7 aus der intermetallischen Verbindung Ag3Sn ferner nicht ab.
  • In der vorliegenden Ausführungsform wird mit einfachem Sn als niedrigschmelzendes Metall eine Schicht aus Sn auf der Schicht aus Ag gebildet. Danach wird durch eine Lötmittel-Reflow-Prozedur für die Schicht aus Sn eine Schicht aus der intermetallischen Verbindung Ag3Sn gebildet. Dadurch können Probleme bei der Umsetzung der Sn-Ag-Lötmittelmetallisierung gelöst werden.
  • Es gibt nämlich Probleme, dass aufgrund einer großen Differenz der Abscheidungspotentiale zwischen Sn und Ag eine gleichzeitige Abscheidung schwierig wird, ein abnormes Wachstum während der Metallisierung auftritt, Hohlräume aufgrund des zusätzlichen Mittels auftreten oder je nach Benetzbarkeit der Metallisierungslösung die Abdecklacköffnung nur unter Schwierigkeiten metallisiert wird. Aufgrund eines zu hohen Gehalts an Sn verschlechtert sich die Barrieremetallschicht in einem Sn-Ag-Lötmittel bei Bedingungen von hohen Temperaturen im Allgemeinen früher. Darüber hinaus kann die Zusammensetzung in einem eutektischen Sn-Ag-Lötmittel aufgrund eines zu geringen Gehalts an Ag von 3,5% beim Metallisieren nur mit Schwierigkeiten reguliert werden. Durch Anwendenung eines Verfahrens, in dem nach der Bildung einer Schicht aus Sn auf einer Schicht aus Ag sich die Sn-Schicht einer Reflow-Prozedur zur Bildung einer Schicht aus einer intermetallischen Verbindung Ag3Sn unterzieht, können allerdings alle zuvor erwähnten Probleme beim Metallisieren mit Sn-Ag-Lötmitteln gelöst werden.
  • Sowohl die Ag-Schicht als auch die Schicht aus dem niedrigschmelzenden Metall (Sn), die mit einer Metallisierungslösung einer Alkylsulfonsäure gebildet werden, beeinflussen die Umgebung weniger nachteilig und sind beim Metallisieren kompatibel miteinander. Da die Ag-Metallisierung der Sn-Metallisierung vorausgeht, scheidet sich das Ag ferner gleichförmig ab, was zu einer einfachen Regulierung führt. Die Dicke der metallisierten Schicht kann mit Leichtigkeit durch einfaches Variieren der Metallisierungszeit reguliert werden.
  • Ausführungsform 5
  • In der fünften Ausführungsform wird die Dicke der Ag-Schicht 11 auf 1 μm eingestellt. Mit Ausnahme davon wird ein Halbleiterelement in gleicher Weise wie in Ausführungsform 4 hergestellt.
  • Wie in 13 gezeigt wird, reagiert Ag in der vorliegenden Ausführungsform mit Sn in dem niedrigschmelzenden Metall zur Bildung von segregierten Partikeln 12 aus der intermetallischen Verbindung Ag3Sn in Nachbarschaft einer Grenzfläche der Ag-Schicht 11 und der Schicht aus dem niedrigschmelzenden Metall. Zur Bildung der erzeugten intermetallischen Verbindung Ag3Sn zu Partikeln muss die Ag-Schicht 11, obgleich abhängig von der Temperatur, in einer Dicke von 4 μm oder weniger gebildet werden.
  • In der vorliegenden Ausführungsform werden die Partikel 12 aus der intermetallischen Verbindung Ag3Sn in der Nachbarschaft der Grenzfläche der Ag-Schicht 11 und des Bumps 10, der aus dem niedrigschmelzenden Metall besteht, segregiert gebildet. Folglich haften das Barrieremetall und der Bump 10 gut aneinander. Die Partikel 12 aus der intermetallischen Verbindung Ag3Sn unterdrücken das Diffundieren des in dem niedrigschmelzenden Metall enthaltenen Sn in die Barrieremetallschicht (Ni). Als Folge davon kann die Verschlechterung der Barrieremetallschicht verhindert werden, was zu einer Verbesserung der Zuverlässigkeit führt.
  • Ausführungsform 6
  • Wie in 14 gezeigt wird, werden auf der gesamten Oberfläche einer Halbleiterscheibe 1 (ein Durchmesser von 6 Inches und eine Dicke von 625 μm), die aus Silizium oder dergleichen zusammengesetzt ist, Aluminiumelektrodenplättchen 2 von 100 μm im Quadrat gitterförmig mit einem Abstand von 350 μm gebildet. Danach wird ein Passivierungsfilm 3 darauf gebildet, während eine Öffnung am Mittelteil des Aluminiumelektrodenplättchens 2 gelassen wird.
  • Dann werden auf der gesamten Oberfläche der Halbleiterscheibe 1 unter Verwendung von Sputtern oder Elektronenstrahlverdampfung ein Titanfilm 4, ein Nickelfilm 5 und ein Palladiumfilm 6 der Reihe nach aufeinander gestapelt, um eine Barrieremetallschicht zu bilden. Als Barrieremetallschicht kann jede Schicht aus Chrom (Cr), Kupfer (Cu), Gold (Au), TiN, Wolfram (W), Tantal (Ta), Niob (Nb) und Tantalnitrid (TaN) zum Stapeln kombiniert werden.
  • Als nächstes wird die Schicht 7 aus der intermetallischen Verbindung Ag3Sn durch Sputtern oder Elektronenstrahlverdampfung auf der Barrieremetallschicht gebildet. Die Schicht 7 aus der intermetallischen Verbindung Ag3Sn kann nachfolgend in derselben Kammer gebildet werden, in der die Barrieremetallschicht gebildet wurde. Eine Dicke der Schicht 7 aus der intermetallischen Verbindung Ag3Sn beträgt 10 μm oder weniger und liegt vorzugsweise in einem Bereich von 0,5 bis 5 μm. Wenn die Dicke der Schicht 7 aus der intermetallischen Verbindung Ag3Sn 10 μm übersteigt, dauert nicht nur die Bildung der Schicht länger, sondern auch ein späterer Schritt zum Ätzen wird schwieriger. Wenn die Dicke weniger als 0,5 μm beträgt, wirkt die Schicht nicht hinreichend als Barriere. Als nächstes wird auf der Schicht 7 aus der intermetallischen Verbindung Ag3Sn der Abdecklack in einer Dicke von etwa 50 μm aufgetragen. Danach wird ein Abdecklackmuster 13 mit einer Glasmaske oder dergleichen gebildet, sodass eine Form gebildet wird, die mit einem Teil des Aluminiumelektrodenplättchens 2 überlappt.
  • Wie in 15 gezeigt wird, werden dann die Schicht 7 aus der intermetallischen Verbindung Ag3Sn, der Palladiumfilm 6 und das Nickel 5 mit einer Lösung von Königswasser geätzt. Danach wird der Titanfilm 4 mit einer Lösung von Ethylendiamintetraessigsäure geätzt. Ferner wird das Abdecklackmuster 13 mit Aceton oder einer bekannten Lösung zum Ablösen eines Abdecklacks entfernt (abgelöst).
  • Wie in 16 gezeigt wird, wird dann eine Paste 14 aus dem niedrigschmelzenden Metall durch Siebdruckverfahren aufgetragen. Das heißt, eine Druckmaske 15 mit einer Dicke von 60 μm und 160 μm im Quadrat wird auf der Scheibe ausgerichtet, die Paste 14, die das niedrigschmelzende Metall enthält, wird in die Öffnung der Druckmaske 15 geschüttet und der Überschuss der Paste 14 wird unter Verwendung eines Rakels herausgequetscht. Wie in 17 gezeigt wird, wird die Druckmaske 15 danach herausgezogen oder die Scheibe wird nach unten gezogen, wodurch die Schicht 9 aus dem niedrigschmelzenden Metall auf der Schicht 7 aus der intermetallischen Verbindung Ag3Sn gebildet wird. Als niedrigschmelzendes Metall kann ein eutektisches Sn-Ag-Lötmittel genannt werden. Eine Art von Metall, ausgewählt aus Sn, Ag, Bi, Zn, In, Sb, Cu und Ge, oder Mischungen oder Verbindungen von zwei oder mehreren dieser Metalle können verwendet werden.
  • Dann wird die Halbleiterscheibe bei 250°C für 30 Sek. in einer Stickstoffatmosphäre erhitzt, um eine hervorstehende Elektrode (Bump) 10 durch eine Lötmittel-Reflow-Prozedur des niedrigschmelzenden Metalls zu bilden, wie in 18 gezeigt wird. In der Figur nicht dargestellt wird nach Standard-Elektrotests die Halbleiterscheibe zur Bildung von Halbleiterchips gewürfelt, gefolgt durch ein Flip-Chip-Montieren. In der Flip-Chip-Montierung durchläuft der Halbleiterchip nach dem Montieren auf der Verdrahtungsplatte einen Stickstoff-Reflow-Ofen, der bei 250°C eingestellt ist, um den Bump 10 zu schmelzen, der aus dem niedrigschmelzenden Metall besteht. Auf diese Weise werden der Halbleiterchip und die Verdrahtungsplatte zur Bildung einer Halbleitervorrichtung elektrisch verbunden. Als Verbindungsplättchen können ein Vertreter, ausgewählt aus Cu-, Ni-, Au- und Pd-Filmen und Filmen von Laminaten oder Mischungen davon, oder Laminatfilme, in denen eine Film aus einem niedrigschmelzenden Metall, wie z. B. Sn, Ag, Bi, Zn, In, Sb, Cu oder Ge, und ein Film aus Mischungen davon auf einem leitenden Metall gebildet ist, verwendet werden. In der Umgebung des auf der Verdrahtungsplatte montierten Halbleiterchips und zwischen der Verdrahtungsplatte und dem Halbleiterchip können zur Härtung Versiegelungsharze, wie z. B. Silikonharz, Epoxyharz oder Acrylharz, gefüllt werden. Die so erhaltene Halbleitervorrichtung wird ferner über eine Anschlussklemme der Verdrahtungsplatte mit der Hauptplatine verbunden.
  • In der vorliegenden Ausführungsform wird zwischen der Barrieremetallschicht und dem Bump 10, der aus dem niedrigschmelzenden Metall besteht, die Schicht aus der intermetallischen Verbindung Ag3Sn gebildet. Als Folge davon haften die Barrieremetallschicht und der Bump gut aneinander. Die Schicht aus der intermetallischen Verbindung Ag3Sn unterdrückt das Diffundieren des in dem niedrigschmelzenden Metall enthaltenen Sn in die Barrieremetallschicht (Ni-Schicht). Folglich wird eine Verschlechterung der Barrieremetallschicht verhindert, was zu einer Verbesserung der Zuverlässigkeit führt. Die intermetallische Verbindung Ag3Sn, die selbst nach dem ausgedehnten Hochtemperaturtest und dem Thermozyklustest nicht grob wird, verschlechtert sich nicht aufgrund von Temperaturen. Da die Schicht 7 aus der intermetallischen Verbindung Ag3Sn durch Sputtern gebildet wird, kann darüber hinaus ihre Dicke leicht reguliert werden. Da die Schicht 9 aus dem niedrigschmelzenden Metall durch ein Siebdruckverfahren gebildet wird, können die Schritte ihrer Bildung darüber hinaus vereinfacht werden.
  • Wie aus der obigen Erläuterung ersichtlich wird, wird erfindungsgemäß zwischen der Barrieremetallschicht und der hervorstehenden Elektrode, die aus dem niedrigschmelzenden Metall besteht, eine intermetallische Verbindung Ag3Sn gebildet, die eine ausgezeichnete Haftung sowohl an der Barrieremetallschicht als auch an der hervorstehenden Elektrode aufweist. Folglich kann ein Halbleiterelement mit hoher Zuverlässigkeit erhalten werden.

Claims (13)

  1. Halbleiterelement umfassend: ein Halbleitersubstrat (1), eine auf dem Halbleitersubstrat ausgebildete Verdrahtungsfläche (2), eine Schicht aus Barrierenmetall (4, 5, 6), ausgewählt aus Einzelschichten und Laminatschichten von Titan (Ti), Chrom (Cr), Kupfer (Cu), Nickel (Ni), Palladium (Pd), Gold (Au), Wolfram (W), Titannitrid (TiN), Tantal (Ta), Niob (Nb) und Tantalnitrid (TaN), Mischungen und Verbindungen davon, die auf der Verdrahtungsfläche (2) ausgebildet werden, eine intermetallische Verbindung Ag3Sn (7), die auf der Schicht des Barrierenmetalls ausgebildet wird, und eine hervorstehende Elektrode (10) aus einem niedrigschmelzenden Metall, welches ausgewählt ist aus Zinn (Sn), Silber (Ag), Bismuth (Bi), Zink (Zn), Indium (In), Antimon (Sb), Kupfer (Cu), Germanium (Ge), Mischungen und Verbindungen davon, und welche auf der intermetallischen Verbindung Ag3Sn (7) ausgebildet wird, wobei die intermetallische Verbindung Ag3Sn (7) in einer Schicht ausgebildet wird.
  2. Halbleiterelement gemäß Anspruch 1, wobei die Schicht des Barrierenmetalls eine Laminatschicht ist, in welcher Schichten aus Titan (Ti), Nickel (Ni) und Palladium (Pd) in dieser Reihenfolge aufeinander gestapelt sind.
  3. Halbleiterelement gemäß Anspruch 1, wobei das niedrigschmelzende Metall eine eutektische Legierung aus Sn und Ag ist.
  4. Verfahren zur Herstellung eines Halbleiterelements, umfassend die Schritte: Ausbilden einer Verdrahtungsfläche (2) auf einem Halbleitersubstrat (1); Ausbilden einer Schicht aus Barrierenmetall (4, 5, 6) auf der Verdrahtungsfläche (2); Ausbilden einer Schicht der intermetallischen Verbindung Ag3Sn (7) auf der Schicht des Barrierenmetalls (4, 5, 6); und Ausbilden einer hervorstehenden Elektrode (10) aus einem niedrigschmelzenden Metall auf der Schicht der intermetallischen Verbindung Ag3Sn (7), wobei die Schicht des Barrierenmetalls (4, 5, 6) und das niedrigschmelzende Metall wie in Anspruch 1 definiert sind.
  5. Verfahren zur Herstellung eines Halbleiterelements gemäß Anspruch 4, wobei die Schicht der intermetallischen Verbindung Ag3Sn durch Sputtern hergestellt wird.
  6. Verfahren zur Herstellung eines Halbleiterelements gemäß Anspruch 4, wobei der Schritt der Ausbildung der Schicht des Barrierenmetalls einen Schritt beinhaltet, in welchem Schichten aus Titan (Ti), Nickel (Ni) und Palladium (Pd) in dieser Reihenfolge aufeinander gestapelt werden.
  7. Verfahren zur Herstellung eines Halbleiterelements gemäß Anspruch 4, wobei das niedrigschmelzende Metall eine eutektische Legierung aus Sn und Ag ist.
  8. Verfahren zur Herstellung eines Halbleiterelements, umfassend die Schritte: Ausbilden einer Verdrahtungsfläche (2) auf einem Halbleitersubstrat (1); Ausbilden einer Schicht eines Barrierenmetalls (4, 5, 6) auf der Verdrahtungsfläche (2); Ausbilden einer metallischen Schicht enthaltend Silber (Ag) auf der Schicht des Barrierenmetalls (4, 5, 6); Ausbilden einer Schicht eines niedrigschmelzenden Metalls, enthaltend Zinn (Sn), auf der Ag enthaltenden metallischen Schicht; und Schmelzen der Schicht aus niedrigschmelzendem Sn enthaltenden Metall, um eine hervorstehende Elektrode (10) zu bilden, wodurch eine intermetallische Verbindung Ag3Sn in Nachbarschaft einer Grenzfläche der Ag enthaltenden metallischen Schicht und der Sn enthaltenden Schicht aus niedrigschmelzendem Metall ausgebildet wird, wobei die Schicht des Barrierenmetalls (4, 5, 6) ausgewählt ist aus Einzelschichten und Laminatschichten aus Titan (Ti), Chrom (Cr), Kupfer (Cu), Nickel (Ni), Palladium (Pd), Gold (Au), Wolfram (W), Titannitrid (TiN), Tantal (Ta), Niob (Nb) und Tantalnitrid (TaN), Mischungen und Verbindungen davon, und wobei das niedrigschmelzende Sn enthaltende Metall ausgewählt wird aus Sn und Mischungen aus Sn und einem oder mehreren Metallen aus Silber (Ag), Bismuth (Bi), Zink (Zn), Indium (In), Antimon (Sb), Kupfer (Cu) und Germanium (Ge).
  9. Verfahren zur Herstellung des Halbleiterelements gemäß Anspruch 8, wobei die intermetallische Verbindung Ag3Sn in einer Schicht ausgebildet wird.
  10. Verfahren zur Herstellung des Halbleiterelements gemäß Anspruch 8, wobei die intermetallische Verbindung Ag3Sn in Partikeln segregiert wird.
  11. Verfahren zur Herstellung des Halbleiterelements gemäß Anspruch 8, wobei der Schritt der Bildung der Barrierenmetallschicht einen Schritt beinhaltet, in welchem Schichten aus Titan (Ti), Nickel (Ni) und Palladium (Pd) in dieser Reihenfolge aufeinander gestapelt werden.
  12. Verfahren zur Herstellung des Halbleiterelements gemäß Anspruch 8, wobei das niedrigschmelzende Sn-haltige Metall eine eutektische Legierung aus Sn und Ag ist.
  13. Verfahren zur Herstellung des Halbleiterelements gemäß Anspruch 8, wobei der Schritt, in welchem die Schicht des niedrigschmelzenden Sn-haltigen Metalls gebildet wird, einen Schritt beinhaltet, in welchem eine Paste enthaltend ein niedrigschmelzendes Metall aufgedruckt wird.
DE60037057T 1999-03-11 2000-03-09 Halbleiterelement und Herstellungsverfahren dafür Expired - Lifetime DE60037057T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06541999A JP4237325B2 (ja) 1999-03-11 1999-03-11 半導体素子およびその製造方法
JP6541999 1999-03-11

Publications (2)

Publication Number Publication Date
DE60037057D1 DE60037057D1 (de) 2007-12-27
DE60037057T2 true DE60037057T2 (de) 2008-09-04

Family

ID=13286529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60037057T Expired - Lifetime DE60037057T2 (de) 1999-03-11 2000-03-09 Halbleiterelement und Herstellungsverfahren dafür

Country Status (6)

Country Link
US (1) US6569752B1 (de)
EP (1) EP1035583B1 (de)
JP (1) JP4237325B2 (de)
KR (1) KR100334593B1 (de)
DE (1) DE60037057T2 (de)
TW (1) TW452942B (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3651765B2 (ja) * 2000-03-27 2005-05-25 株式会社東芝 半導体装置
JP4703835B2 (ja) * 2000-11-10 2011-06-15 新日鉄マテリアルズ株式会社 アンダーバンプメタル、半導体装置用バンプ、導電性ボール付半導体装置
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
JP3813497B2 (ja) * 2001-11-12 2006-08-23 株式会社ルネサステクノロジ バンプ形成方法および半導体装置の実装構造体
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
US6914332B2 (en) * 2002-01-25 2005-07-05 Texas Instruments Incorporated Flip-chip without bumps and polymer for board assembly
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
US6596621B1 (en) * 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
US6750133B2 (en) * 2002-10-24 2004-06-15 Intel Corporation Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US20040155097A1 (en) * 2003-02-04 2004-08-12 Matsushita Electric Industrial Co., Ltd. Soldering method and method for manufacturing component mounting board
JP2004241542A (ja) 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
JP3988710B2 (ja) * 2003-03-05 2007-10-10 三菱電機株式会社 金属電極を用いた接合方法
US6867503B2 (en) * 2003-05-07 2005-03-15 Texas Instruments Incorporated Controlling interdiffusion rates in metal interconnection structures
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
DE10355508B4 (de) * 2003-11-27 2006-07-06 Infineon Technologies Ag Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren
TWI232072B (en) * 2004-04-05 2005-05-01 Wistron Corp Method and structure for printed circuit board assembly and jig for assembling structure
US7541275B2 (en) * 2004-04-21 2009-06-02 Texas Instruments Incorporated Method for manufacturing an interconnect
JP4843229B2 (ja) * 2005-02-23 2011-12-21 株式会社東芝 半導体装置の製造方法
JP2006278551A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
DE102005051857A1 (de) * 2005-05-25 2007-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. UBM-PAD, Lötkontakt und Verfahren zur Herstellung einer Lötverbindung
TWI298204B (en) * 2005-11-21 2008-06-21 Advanced Semiconductor Eng Structure of bumps forming on an under metallurgy layer and method for making the same
JP4937623B2 (ja) * 2006-03-29 2012-05-23 シチズンホールディングス株式会社 半導体装置の製造方法
JP4724192B2 (ja) * 2008-02-28 2011-07-13 株式会社東芝 電子部品の製造方法
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2011222738A (ja) * 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP2012074406A (ja) * 2010-09-03 2012-04-12 Toshiba Corp 半導体装置および半導体装置の製造方法
US9006099B2 (en) * 2011-06-08 2015-04-14 Great Wall Semiconductor Corporation Semiconductor device and method of forming a power MOSFET with interconnect structure silicide layer and low profile bump
JP6165411B2 (ja) 2011-12-26 2017-07-19 富士通株式会社 電子部品及び電子機器
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
JP6420731B2 (ja) * 2015-07-14 2018-11-07 株式会社豊田中央研究所 回路モジュール
US10797010B2 (en) * 2017-12-29 2020-10-06 Texas Instruments Incorporated Semiconductor package having a metal barrier
US11581280B2 (en) 2019-12-27 2023-02-14 Stmicroelectronics Pte Ltd WLCSP package with different solder volumes
CN112338306B (zh) * 2020-10-30 2021-11-26 大连理工大学 一种多次回流过程中调控微焊点Sn晶粒取向的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8920101D0 (en) * 1989-09-06 1989-10-18 Marconi Electronic Devices Methods of joining components
JPH03125443A (ja) * 1989-10-09 1991-05-28 Sharp Corp 実装基板の電極及び該実装基板の電極を有する液晶表示装置
JPH03204193A (ja) * 1989-12-29 1991-09-05 Aisin Seiki Co Ltd 半田材料
US5489803A (en) * 1991-03-22 1996-02-06 Kabushiki Kaisha Tokai Rika Denki Seisakusho Solder-bonded structure
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
US5328660A (en) * 1993-06-16 1994-07-12 International Business Machines Corporation Lead-free, high temperature, tin based multi-component solder
US5527628A (en) 1993-07-20 1996-06-18 Iowa State University Research Foudation, Inc. Pb-free Sn-Ag-Cu ternary eutectic solder
JP3274766B2 (ja) 1994-06-28 2002-04-15 荏原ユージライト株式会社 低融点錫合金めっき浴
JP3365866B2 (ja) 1994-08-01 2003-01-14 荏原ユージライト株式会社 非シアン性貴金属めっき浴
JP3217624B2 (ja) * 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JP3220635B2 (ja) * 1996-02-09 2001-10-22 松下電器産業株式会社 はんだ合金及びクリームはんだ
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法
US6076726A (en) * 1998-07-01 2000-06-20 International Business Machines Corporation Pad-on-via assembly technique

Also Published As

Publication number Publication date
JP2000260801A (ja) 2000-09-22
EP1035583A3 (de) 2001-05-09
US6569752B1 (en) 2003-05-27
EP1035583A2 (de) 2000-09-13
JP4237325B2 (ja) 2009-03-11
DE60037057D1 (de) 2007-12-27
TW452942B (en) 2001-09-01
EP1035583B1 (de) 2007-11-14
KR100334593B1 (ko) 2002-05-03
KR20000076807A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE19735904A1 (de) Verfahren zum Bestücken eines Leiterrahmens
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE3644874A1 (de) Hybridstruktur
DE69907263T2 (de) Löthöcker mit niedriger alphastrahlungsemission
DE4443459C2 (de) Bleifreies Weichlot und seine Verwendung
DE4301728C2 (de) Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen
DE60225508T2 (de) Leiterplatte und verfahren zu ihrer herstellung
DE102005006281A1 (de) Halbleiterbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
DE3523808C2 (de)
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE112010003600T5 (de) Verbindungsmaterial, Halbleitervorrichtung und Verfahren zur Herstellung derHalbleitervorrichtung
DE102005024430B4 (de) Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
DE19528441A1 (de) Untermetallisierung für Lotmaterialien

Legal Events

Date Code Title Description
8364 No opposition during term of opposition