JP6420731B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP6420731B2
JP6420731B2 JP2015140407A JP2015140407A JP6420731B2 JP 6420731 B2 JP6420731 B2 JP 6420731B2 JP 2015140407 A JP2015140407 A JP 2015140407A JP 2015140407 A JP2015140407 A JP 2015140407A JP 6420731 B2 JP6420731 B2 JP 6420731B2
Authority
JP
Japan
Prior art keywords
metal layer
thickness
copper
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015140407A
Other languages
English (en)
Other versions
JP2017022306A (ja
Inventor
明渡 邦夫
邦夫 明渡
野田 浩司
浩司 野田
理恵 田口
理恵 田口
吉原 晋二
晋二 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2015140407A priority Critical patent/JP6420731B2/ja
Publication of JP2017022306A publication Critical patent/JP2017022306A/ja
Application granted granted Critical
Publication of JP6420731B2 publication Critical patent/JP6420731B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本明細書は、回路モジュールに関する技術を開示する。
特許文献1に、回路基板上に絶縁層を介して配線を配置した回路モジュールが開示されている。特許文献1の回路モジュールは、絶縁層に貫通孔を設け、その貫通孔内に導電体を充填することにより、回路基板と配線を導通している。特許文献1には、回路基板の電極材料として、アルミニウムが開示されている。また、導電体の材料として、アルミニウムとの電気的接合性が高く、電気抵抗が小さい銅が開示されている。
特開平10−117069号公報
銅を含む導電体を貫通孔内に充填する場合、通常は、銅ペースト等の流動性を有する材料を貫通孔内に充填し、加熱処理を行って硬化する手法が採られる。加熱処理を行う際に、銅ペーストに含まれる有機成分を効率的に除去するために、まず酸化雰囲気で加熱処理を行い、次いで還元雰囲気で加熱処理を行う。還元雰囲気で加熱処理を行うことにより、銅の表面に形成された酸化物を還元する。しかしながら、酸化雰囲気で加熱処理を行う際に、アルミニウム(回路基板の電極)の表面にも酸化物が形成される。アルミニウムは、難還元性金属であり、還元処理を行っても酸化物が還元されにくい。電極表面に酸化物が残存し、電極と導電体の接触抵抗が増大することがある。本明細書では、回路基板の電極が難還元性金属を含み、その電極に接続する導電体が銅を含む回路モジュールにおいて、電極と導電体の接触抵抗が改善された回路モジュールを実現する技術を提供する。
本明細書で開示する回路モジュールは、表面に電極が配置されている回路基板と、回路基板上に配置されているとともに表面から裏面に向けて伸びる貫通孔が設けられている絶縁層と、絶縁層上に設けられている配線と、貫通孔内に充填されているとともに電極と配線を接続している導電体を備えている。電極は、第1金属層と第2金属層を有している。第1金属層は、回路に接続しているとともに難還元性金属を含む。第2金属層は、第1金属層上に配置されているとともにニッケルを含む。また、導電体は銅を含む。この回路モジュールは、第2金属層の厚みをT1とし、絶縁層の厚みをT2としたときに、下記式(1)から(3)を満たす。
(1)T1≧40nm
(2)T2≦10μm
(3)T1/T2≦0.05
上記回路モジュールでは、第1金属層(難還元性金属)上に、ニッケルを含む第2金族層が設けられている。ニッケルは、酸化され難いという特性を有している。第2金属層を第1金属層上に設けることにより、第1金属層の酸化を防止し、電極と導電体の接触抵抗が増大することを抑制する。なお、上記回路モジュールでは、第2金族層の厚みT1が40nm以上である(式1)。本発明者らの研究により、第2金属層の厚みT1が40nm未満の場合、第1金属層と第2金属層の界面で剥離が生じやすくなることが確認された。第1金属層と第2金属層の界面で剥離が生じると、第1金属層の酸化を抑制する効果が低下し、電極と導電体の接触抵抗を改善する効果が得られにくくなる。厚みT1を40nm以上とすることにより、電極と導電体の接触抵抗を改善することができる。また、絶縁膜の厚みが10μm以下である(式2)。絶縁膜の厚みが10μmを超えると、絶縁膜に生じる応力の影響が大きくなり、絶縁膜にクラックが発生したり、基板の反りの増大によるプロセス不具合が発生する可能性がある。厚みT2を10μm以下とすることにより、製造歩留まりの高い回路モジュールを得ることができる。
また、上記回路モジュールは、T1/T2≦0.05を満足している(式3)。上記したように、絶縁層は、第2金属層の表面に形成される。そのため、第2金属層の表面の凹凸に応じて、絶縁層の厚みにばらつきが生じる。第2金属層は、厚みT1が厚くなるに従い、表面粗さが増大する。すなわち、第2金属層の厚みT1が厚くなるほど、絶縁層の厚みのばらつきが増大する。絶縁層の厚みがばらつくと、回路モジュールの耐圧が低下することがある。また、製造上、第2金属層の厚みは最大で10%程度ばらつくことがあり得る。しかしながら、上記式3を満足していれば、絶縁層の厚みばらつきは最大で0.5%に抑制することができる。絶縁層の厚みばらつきが0.5%以内であれば、回路モジュールの耐圧の低下を実質上無視できるレベルに抑制することができる。なお、本明細書でいう「難還元性金属」とは、その難還元性金属の金属酸化物を還元雰囲気(典型的に水素雰囲気)に曝しても元の金属に還元されないものであり、例えば、Mg,Al,Si,Ca,Ti,Sr,Zr,Ba,Hf,Ce等が挙げられる。
実施例1の回路モジュールの断面図を模式的に示す。 実施例1の回路モジュールについて、部分拡大図を示す。 実施例2の回路モジュールについて、部分拡大図を示す。 実施例3の回路モジュールについて、部分拡大図を示す。 実施例1の回路モジュールの製造工程のフローチャートを示す。 実験例の結果を示す。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
回路モジュールは、表面に電極が配置されている回路基板と、回路基板上に配置されているとともに表面から裏面に向けて伸びる貫通孔が設けられている絶縁層と、絶縁層上に設けられている配線と、貫通孔内に充填されているとともに電極と配線を接続している導電体を備えていてよい。回路基板の基板材料は、シリコン等の半導体、ガラス、アルミナ等のセラミック、ポリイミド等の樹脂であってよい。例えば、回路基板は、シリコン等を利用した半導体電子回路、ガラス,アルミナ等のセラミック基板上に形成された電子回路、ポリイミド等の樹脂基板上に形成された電子回路、ガラスエポキシ等の回路基板、シリコン等の基板上に配線が形成されたインタポーザ基板であってよい。
回路基板の表面に配置されている電極は、少なくとも第1金属層と第2金属層を有している。すなわち、回路基板の表面に積層電極が配置されている。第1金属層は、回路に接続している。また、第1金属層は、難還元性金属を含んでいる。第1金属層に含まれている難還元性金属として、Mg,Al,Si,Ca,Ti,Sr,Zr,Ba,Hf,Ce等が挙げられる。好ましくは、第1金属層は、Alを含む金属(合金)で形成されていることである。より好ましくは、第1金属層は、アルミニウム単体(不可避不純物は含まれる)で形成されていることである。アルミニウムは、シリコン等を利用した半導体電子回路で一般的に用いられている。第1金属層の厚みは、100nm以上10μm以下であることが好ましい。この厚みであれば、成形時間が増大することを抑制しながら、配線抵抗が増大することも抑制することができる。
第2金属層は、第1金属層上に配置されている。第2金属層は、第1金属層の表面に直接接していてもよいし、他の金属層(例えば第3金属層)を介して第1金属層に接していてもよい。第2金属層は、ニッケルを含んでいる。なお、第2金属層は、ニッケルを含む金属(合金)で形成されていてもよいし、ニッケル単体(不可避不純物は含まれる)で形成されていてもよい。好ましくは、第2金属層は、ニッケル単体で形成されていることである。第2金属層の厚み(以下、厚みT1と称する)は、40nm以上である。厚みT1が40nm以上であれば、回路モジュールを酸化雰囲気で加熱処理しても、第1金属層(難還元性金属を含む金属層)の表面が酸化することを抑制することができる。また、厚みT1を40nm以上とすることにより、第1金属層と第2金属層の界面で剥離が生じることを防止することができる。なお、第2金属層が第1金属層から剥離すると、第1金属層の酸化を防止する効果が低下する。
なお、ニッケルは、酸化雰囲気で加熱処理される際にニッケル自身が酸化されても、還元雰囲気で加熱処理を行うことにより、還元される。そのため、第1金属層の表面にニッケルを含む第2金属層を配置すれば、第2金属層と配線の導通を確保することができる。また、ニッケルは、後述する銅配線との密着性に優れているという利点も備えている。
絶縁層の厚み(以下、厚みT2と称する)は、10μm以下である。厚みT2が10μm以下であれば、絶縁膜に生じる応力が回路基板に及ぼす影響が抑制され、絶縁膜にクラックが発生したり、基板の反りの増大によるプロセス不具合を防止することができる。なお、絶縁層の材料は、ポリイミド,酸化シリコン,窒化シリコン,酸化アルミニウム等であってよい。また、貫通孔は、CVD法,スパッタ法等を利用して回路基板上に絶縁膜を形成し、その後、フォトリソグラフィー法等を利用してパターニングすることにより形成してよい。あるいは、印刷法等を利用し、絶縁インク,絶縁ペーストを回路基板の表面に形成し、加熱処理を行うことにより、貫通孔を備えた絶縁層を回路基板上に直接形成してもよい。
配線の材料は、銅あるいは銅合金であってよい。好ましくは、配線の材料は、銅単体(不可避不純物は含まれる)である。導電体の材料も、銅あるいは銅合金であってよい。好ましくは、導電体の材料は、銅単体(不可避不純物は含まれる)である。導電体は、配線の一部であってもよい。すなわち、導電体は、絶縁層上に配線を形成する過程で、配線の材料が貫通孔内に充填されることにより形成されたものであってよい。この場合、配線と導電体の材料は同一である。印刷法を用いて配線を形成することにより、配線と導電体を一体に形成することができる。具体的には、銅ナノ粒子,銅錯体等を含むインク、あるいは、銅ナノ粒子,銅錯体等を含むペースト等の材料を用いて、絶縁層の表面に銅配線パターンを形成する。このときに、第2金属層と銅配線が接触するように貫通孔内に上記材料を充填する。その後、加熱処理を行うことにより、導電体と一体の配線(銅配線)が形成される。
上記したように、配線は、印刷法を用いて形成することができる。印刷法は、高コストな真空装置を必要とせず大気圧処理が可能であるという利点を有する。また、印刷法は、回路基板上に直接パターニングすることが可能であるため、フォトリソグラフィー,エッチング等の工程を省略することもできる。そのため、印刷法を用いて回路基板上に配線を形成すると、回路モジュールの製造コストを低減することができる。なお、配線として銅を用いることにより、配線抵抗,コスト,マイグレーション耐性等の点で優れた特性を得ることができる。
銅ナノ粒子を含むインク,ペーストを用いることより、サイズ効果が得られる。その結果、バルクよりも融点の下がったナノ粒子同士が、バルクの融点未満の温度で融解(又は拡散)して結合することができる。そのため、回路モジュールの製造において、加熱処理温度を低くすることができるという利点が得られる。銅錯体インク,ペーストを用いることにより、銅錯体の分解によって活性化された銅原子同士が集まって結合することができる。そのため、銅錯体インク,ペーストを用いても、回路モジュールの製造において、加熱処理温度を低くすることができるという利点が得られる。
上記したように、第2金属層は、他の金属層を介して第1金属層に接していてもよい。例えば、第1金属層と第2金属層の間に、タンタルを含む第3金属層が設けられていてもよい。タンタルを含む第3金属層を設けることにより、導電体(配線)に含まれている銅が第1金属層に拡散することを防止することができる。好ましくは、第3金属層は、タンタル単体(不可避不純物は含まれる)で形成されていることである。より好ましくは、第3金属層は、タンタル単体の第1層と、窒化タンタルの第2層を備える複層構造である。この場合、第2層は、第1層の表面(第2金属層側)に形成する。窒化タンタルを設けることにより、第1金属層と第2金属層の密着性が向上する。なお、窒化タンタルは、導電体(配線)に含まれている銅が第1金属層に拡散することを防止することもできる。
なお、電極(第1金属層,第2金属層及び第3金属層)は、スパッタ法、めっき法、塗布法等を利用して形成してよい。具体的には、絶縁層の表面に上記方法で電極膜を形成した後、フォトリソグラフィー法等を利用してパターニングすることにより電極を形成してよい。
上記したように、第2金属層の厚みT1は40nm以上であり、絶縁層の厚みT2は10μm以下である。本明細書で開示する回路モジュールでは、さらに、T1/T2≦0.05の関係を満足している。すなわち、本明細書で開示する回路モジュールは、(1)T1≧40nm,(2)T2≦10μm,(3)T1/T2≦0.05の関係を満足している。「T1/T2≦0.05」の関係を満足することにより、第2金属層の表面粗さに起因して絶縁層の厚みが局所的に薄くなっても、絶縁層の厚みが十分に確保され、回路モジュールの耐圧が低下することが防止される。上記式(1)から(3)より、第2金属層の厚みT1は40nm以上500nm以下であり、絶縁膜の厚みT2は0.8μm以上10μm以下ということができる。なお、第2金属層の厚みT1が500nm以下であれば、第2金属層自身の抵抗により電極と配線の接触抵抗が増大することを抑制することができる。なお、接触抵抗の増加を抑制するという観点より、厚みT1は300nm以下であることが好ましい。また、厚みT2は1.0μm以上であることが好ましい。
回路モジュールは、電極作製工程,絶縁層作製工程,配線作製工程を経て製造される。電極作製工程では、上記したスパッタ法、めっき法、塗布法等を利用することができる。例えばスパッタ法を利用して電極を作製する場合、まず、回路基板を真空チャンバーに挿入後、チャンバー内の真空引きを行う。真空状態(圧力)が一定の値になった後にチャンバー内にアルゴン/酸素混合ガスを導入し、回路基材側にRFプラズマを生成し、回路基材表面の吸着不純物等の除去を行う。その後、電極に用いられる材料のターゲットを用いて、RFスパッタリング法により回路基板の表面に電極を形成する。なお、回路基板が半導体素子の場合、電極を形成する際の回路基板の温度は、室温以上450℃以下であることが好ましい。回路基板の温度が450℃を超えると、半導体素子の耐熱温度を超える場合がある。また、回路基板の温度が450℃を超えると、熱応力が増大し、回路基板に反り,剥離が生じることがある。なお、金属層(第1金属層,第2金属層,第3金属層)は、同じ装置内で連続的に形成してもよい。あるいは、各々の金属層を別個の装置で形成してもよい。この場合、例えば、第1金属層を形成した後に、第1金属層の加工を行い、その後、第2金属層(必要であれば第3金属層)を形成してもよい。
絶縁層作製工程では、上記したCVD法,スパッタ法等とフォトリソグラフィー法等との組み合わせ、あるいは、印刷法等を利用することができる。例えば印刷法を利用して絶縁層を作製する場合、まず、表面電極が形成された回路基板を印刷装置に導入した後、大気中または不活性ガス雰囲気中で、回路基板の表面に絶縁層の材料をパターニング塗布する。このときに、印刷方法として、インクジェット法,スクリーン印刷法,フレキソ印刷法,グラビア印刷法等を用いることができる。また、印刷法で使う材料として、絶縁インク,絶縁ペーストを用いることができる。なお、印刷する際、溶媒乾燥後の厚さが所望の値になるように、塗布層の厚さを調整する。また、塗布層の厚さは、材料(絶縁インク,絶縁ペースト)の濃度を調整したり、印刷条件(圧力、スピード等)を調整することにより、調整することができる。回路基板の表面に塗布層を形成した後、材料に含まれている溶媒を乾燥させるために、回路基板の加熱処理を行う。溶媒の乾燥は、大気中または不活性ガス雰囲気中で行う。溶媒の乾燥は、好ましくは、不活性ガス雰囲気中で行う。加熱(乾燥)温度は、100℃以上450℃以下であることが好ましい。加熱温度を100℃以上とすることにより、溶媒の乾燥が良好に実施される。また、加熱温度を450℃以下とすることにより、回路基板の材料として樹脂,半導体素子を用いても、耐熱温度以下で乾燥を実施することができる。また、熱応力の増大が抑制され、反りや剥離を起こりにくくすることができる。
なお、絶縁インク,絶縁ペーストは、可溶性ポリイミドを溶媒に溶解させ、エチルセルロース樹脂等の増粘剤、ウレアウレタン等のレオロジーコントロール剤、シリコーン,ポリエーテル等の消泡剤、界面活性剤、等の添加剤を適宜加えることにより形成することができ、例えば、高耐熱コーティング剤HIMAL(日立化成株式会社製),ネオプリムワニス(三菱ガス化学株式会社製)等を利用することができる。可溶性ポリイミドを溶解する溶媒として、γ-ブチロラクトン、N,N-ジメチルアセトアミド、N-メチル-2-ピロリドン、N,N-ジメチルホルムアミド、ジメチルスルホキシド、ヘキサメチルホスホルアミド、テトラメチレンスルホン等が挙げられる。また、絶縁インク,絶縁ペーストの添加材として、無機フィラー等を適宜添加してもよい。なお、無機フィラーとして、シリカ粒子,アルミナ粒子等が挙げられる。
配線作製工程では、上記したように、印刷法を用いて配線と貫通孔に充填される導電体とを一体に形成する。印刷法で使う材料として、銅ナノ粒子又は銅錯体を含むインク、あるいは、銅ナノ粒子又は銅錯体を含むペーストを用いることができる。まず、大気中または不活性ガス雰囲気中で、貫通孔が形成された絶縁層の表面に、上記銅インク又は銅ペーストをパターニング塗布する。このときに、印刷方法として、インクジェット法、スクリーン印刷法、フレキソ印刷法、グラビア印刷法等を用いることができる。なお、印刷する際、銅インク又は銅ペーストが絶縁層の貫通孔を充填するように印刷を実行する。また、溶媒乾燥及び加熱処理後の厚さが所望の値になるように、塗布層の厚さを調整する。また、塗布層の厚さは、材料(銅インク,銅ペースト)の濃度を調整したり、印刷条件(圧力、スピード等)を調整することにより、調整することができる。回路基板の表面に塗布層を形成した後、銅インク又は銅ペーストに含まれる溶媒を乾燥させる。
その後、加熱処理を行い、配線及び導電体が完成する。乾燥・加熱処理は、大気中,不活性ガス雰囲気中または還元性ガス雰囲気中で行う。なお、乾燥・加熱処理は、不活性ガス雰囲気中または還元性ガス雰囲気中で行うことが好ましく、還元性ガス雰囲気中で行うことが特に好ましい。なお、不活性ガス雰囲気中または還元性ガス雰囲気中で加熱処理を行う前に、酸化性ガス雰囲気中で加熱処理を行うことが好ましい。酸化性ガス雰囲気中で加熱処理を行うことにより、銅ナノ粒子の有機修飾剤,ペースト添加剤等の揮発除去をより確実に行うことがでる。その結果、回路モジュールの配線抵抗を低減することができる。加熱処理の温度は、100℃以上450℃以下であることが好ましい。加熱温度を100℃以上とすることにより、銅ナノ粒子の有機修飾剤,銅錯体の有機成分の揮発除去を確実に行うことができ、配線抵抗を良好に低減することができる。また、加熱温度を450℃以下とすることにより、回路基板の材料として樹脂,半導体素子を用いても、耐熱温度以下で加熱処理乾燥を実施することができる。また、熱応力の増大が抑制され、反りや剥離を起こりにくくすることができる。なお、加熱処理中にプラズマや光の照射を行ってもよい。
なお、銅ナノ粒子の粒径が小さい場合、バルクに対する表面比率が高くなり、大気中に取り出したときの粒子の酸化割合が高くる。そのため、加熱処理の際に酸化成分が除去しきれずに残存し、配線抵抗が高くなることがある。また、銅ナノ粒子の粒径が大きい場合、サイズ効果による融点の低下効果が小さく、高い焼結温度が必要となる。そのため、加熱処理において、温度を高く設定しないと、銅ナノ粒子同士の結合が起こりにくくなる。その結果、配線抵抗が高くなることがある。そのため、銅ナノ粒子の粒径は1nm以上1μm未満であることが好ましい。特に、銅ナノ粒子の粒径は10nm以上300nm未満であることが好ましい。
なお、銅インク(銅ナノ粒子を含むインク,銅錯体を含むインク)または銅ペースト(銅ナノ粒子を含むペースト,銅錯体を含むペースト)は、銅原料を溶媒に分散させ、増粘剤、レオロジーコントロール剤、消泡剤、界面活性剤、等の添加剤を適宜加えることにより形成することができる。例えば、溶媒として、テルピネオール、ジエチレングリコールモノブチルエーテル、トリエチレングリコールジメチルエーテル、2-フェノキシエタノール、トリプロピレングリコール等が挙げられる。増粘剤として、エチルセルロース樹脂やアクリル樹脂等が挙げられる。レオロジーコントロール剤として、アマイドワックスやウレアウレタンが挙げられる。増粘剤として、シリコーンやポリエーテル等が挙げられる。また、インクもしくはペーストに銅粉を混合させても良い。例えば、銅ナノ粒子インクとして、Cu60−BtTP(株式会社イオックス製),銅ナノ粒子分散液(立山科学工業株式会社製)が挙げられる。また、銅ナノ粒子ペーストとして、NCU−09大研化学工業株式会社製,INCu80−50TP−AC(株式会社イオックス製)が挙げられる。銅錯体インキ・ペーストとして、導電性銅錯体インキ・ペースト(四国化成工業製),導電性銅錯体インキ・ペースト(ADEKA製)等が挙げられる。
(第1実施例)
図1及び図2を参照し、回路モジュール10について説明する。図2は、図1の部分拡大図であり、電極4と絶縁層8が積層されている部分を示している。回路モジュール10は、回路基板6と、絶縁層8と、配線12を備えている。電極4は、回路基板6の表面に配置されている。回路基板6は、シリコン基板内に回路(図示省略)を作りこんだものである。電極4は、第1金属層20と第2金属層22を含む積層電極である。第1金属層20の材料はアルミニウムである。第1金属層20は、回路基板6に形成されている回路に接続している。第1金属層20の厚みT20は1μmである。アルミニウムは、特許請求の範囲に記載の難還元性金属の一例である。第2金属層22の材料はニッケルである。第2金属層22の厚みT22は60nmである。
回路基板6の表面に、絶縁層8が配置されている。絶縁層8の材料はポリイミドである。絶縁層8の厚みT8は10μmである。絶縁層8には貫通孔14が設けられている。貫通孔14は、絶縁層8の表面から裏面に向けて伸びている。絶縁層8の表面に、配線12が設けられている。配線12は、銅粒子を焼結させたものであり、厚みは15μm(平均的な厚み)である。詳細は後述するが、配線12は、銅ペーストを絶縁層8上に印刷し、加熱処理を行って硬化させたものである。配線12と電極4(第2金属層22)は、導電体12aによって接続されている。導電体12aは、配線12を形成するときに、銅ペーストの一部が貫通孔内に充填されたものである。そのため、導電体12aの材料は配線12と同一であり、導電体12aは配線12の一部と捉えることができる。
次に、図5を参照し、回路モジュール10の製造方法について説明する。まず、電極作製工程(ステップS2)について説明する。回路が作りこまれたシリコン基板上にシリコン酸化膜を300nm形成する。なお、図1は、シリコン酸化膜の図示を省略している。その後、スパッタ法を用いて、シリコン基板上に第1電極層(アルミニウム),第2電極層(ニッケル)を連続して形成する。その後、フォトリソグラフィー法を用いてレジストパターニングを行い、ウェットエッチング法を用いて不要な電極の除去を行う。これにより、所望の電極パターンが得られる。その後、レジストを剥離,除去することにより、パターニングされたニッケル/アルミニウム積層電極が得られる。
次に、絶縁層作製工程(ステップS4)について説明する。電極が形成された回路基板上に、スクリーン印刷法を用いて、絶縁ペースト層を印刷する。絶縁ペーストとして、高耐熱コーティング剤HIMAL HP−300ペースト(日立化成株式会社製)を用いた。このときに、所望の位置(電極が形成されている位置)に貫通孔が形成されるように印刷を行う。その後、N2ガス中で300℃,1時間の熱処理を行うことにより、貫通孔を備えた絶縁層が得られる。貫通孔には、電極(第2電極層)の一部が露出している。
次に、配線作製工程(ステップS6,8,10)について説明する。絶縁層が形成された回路基板上に、スクリーン印刷法を用いて、銅ペースト層を印刷する(ステップS6)。銅ペーストとして、平均粒径100nmの銅ナノ粒子を含む銅ナノ粒子ペーストNCU−09(大研化学工業株式会社製)に、平均粒径1.8μmの超高圧水アトマイズ球状銅微粉PF−1F(エプソンアトミックス株式会社製)を加えたものを用いた。なお、PF−1F(銅粉粒子)は、銅ナノ粒子と銅粉粒子の合計に対する銅粉粒子の重量比が0.5となるように調整した。また、スクリーン印刷は、貫通孔に露出するニッケル層(電極)と銅ナノ粒子が接触するように実施した。その後、N2/5%O2混合ガス中(酸化雰囲気)で300℃,30分の熱処理を行った(ステップS8)。その後、N2/3%H2混合ガス中(酸化雰囲気)で300℃,30分の熱処理を行った(ステップS10)。
以下、第2実施例の回路モジュール10a(図3)、第3実施例の回路モジュール10b(図4)について説明する。なお、図3及び図4では、回路モジュールの一部のみ示している。具体的には、図3及び図4は、電極と絶縁層の積層部分を示しており、回路モジュール10の図2に示す部分に相当する。回路モジュール10a,10bについて、回路モジュール10と同一の構造については同じ参照番号を付すことにより説明を省略する。
(第2実施例)
図3に示すように、回路モジュール10aでは、第1金属層20と第2金属層22の間に、第3金属層24が設けられている。第3金属層24の材料はタンタルである。また、第3金属層24の厚みは100nmである。回路モジュール10aでは、第1金属層20,第2金属層22及び第3金属層24によって、電極42が形成されている。第3金属層24を設けることにより、配線12(図1を参照)に含まれる銅が第1金属層(アルミニウム層)20に拡散することを抑制することができる。なお、第3金属層24の材料として、窒化タンタルを用いることもできる。窒化タンタルを用いる場合、第3金属層24の厚みを変更してもよい(例えば30nm)。窒化タンタルを用いることにより、第1金属層20と第2金属層22の密着性が向上するとともに、配線12に含まれる銅が第1金属層20に拡散することを抑制することができる。
(第3実施例)
図4に示す回路モジュール10bは、回路モジュール10aの変形例である。回路モジュール10bは、第1金属層20と第2金属層22と第3金属層26によって、電極44が形成されている。第3金属層26は、第1層26aと第2層26bを有している。すなわち、回路モジュール10bは、第3金属層26の構造が回路モジュール10aの第3金属層24と異なる。第1層26aの材料はタンタルであり、第2層の材料は窒化タンタルである。回路モジュール10bは、第1金属層20と第2金属層22の密着性が向上するとともに、配線12に含まれる銅が第1金属層20に拡散することを抑制することができる。
(実験例)
回路モジュールについて、電極の構造が異なる試料を作製し、配線と電極の接触抵抗の測定を行った。なお、接触抵抗は、クロスブリッジケルビン抵抗法を用いて測定した。以下、測定した試料の特徴を記す。
試料1:回路モジュール10と同一(第2金属層の厚み60nm)。
試料2:試料1の第2金属層の厚みを10nmに変更した。
試料3:試料1の第2金属層の厚みを40nmに変更した。
試料4:試料1の第2金属層の厚みを300nmに変更した。
試料5:試料1の第2金属層の厚みを500nmに変更した。
試料6:試料1の第2金属層の厚みを1000nmに変更した。
試料7:回路モジュール10aと同一(第3金属層が厚み100nmのタンタル)。
試料8:試料7の第3金属層の材料を窒化タンタル、厚みを30nmに変更した。
試料9:試料1に対して、第2金属層を省略し、第1金属層と配線を直接接触させた。
試料10:試料7に対して、第2金属層を省略し、第3金属層と配線を直接接触させた。
試料11:試料8に対して、第2金属層を省略し、第3金属層と配線を直接接触させた。
試料12:試料1の第2金属層の材料をチタンに変更した。
試料13:試料1の第2金属層の材料を窒化チタンに変更した。
図6は、試料1から13について、各試料の電極構造と接触抵抗を示している。なお、図6は、各試料が上記式(1)〜(3)を満足するか否かも併せて記している。各式(1)〜(3)を満足する試料に○を付し、満足しない試料に×を付している。
試料1〜9を比較すると、第2金属層を設けた試料(試料1〜8)は、いずれも、試料9に対して良好な結果(接触抵抗が小さい)を示している。そのなかでも、試料1,3〜5,7及び8は接触抵抗の値が500Ωμm2以下を示しており、低抵抗であることが確認された。特に、試料1,3,4,7及び8は、接触抵抗の値が300Ωμm2以下を示しており、特に低抵抗であることが確認された。なお、試料2は、第2金属層の厚みが10nmと薄いため、第1金属層の酸化を防止する効果が十分に得られなかったと推測される。また、試料2は、第2金属層の厚みが薄いので、第1金属層と第2金属層の界面において剥離が生じることが起こり得る。第1金属層と第2金属層の界面で剥離が生じると、結果として接触抵抗が増大する。すなわち、第2金属層の厚みが薄すぎると、配線と電極の接触抵抗が増大することが起こり得る。その結果、回路モジュールの製造歩留まりが低下する。第1金属層と第2金属層の界面剥離を防止するためには、第2金属層の厚みを40nmとすればよい。電極と配線の接触抵抗を小さく維持し、回路モジュールの製造歩留まりを良好に維持するという観点より、第2金属層の厚みT1は、40nm以上であることが好ましい。すなわち、T1≧40nm(式1)を満足することが好ましい。
また、試料6は、第2金属層の厚みが1000nmと厚いため、第2金属層自体の抵抗により、接触抵抗が増大したと推測される。また、試料6は、絶縁層の厚み(10μm)に対して、第2金属層の厚み(1000nm)が厚い。第2金属層の厚みが厚くなるほど、第2金属層の表面粗さが増大する。その結果、絶縁層に局所的に所望の厚みより薄い部分が形成されることがある。絶縁層が薄くなると、回路基板の耐圧が低下する。試料1と試料6について電気的に絶縁された絶縁層上下の電極配線間の平均耐圧を測定した結果、試料6は試料1に対して80%以下の耐圧しか得られなかった。電極と配線の接触抵抗を小さく維持し、回路基板の耐圧が低下することを防止するという観点より、絶縁層の厚みT2に対する第2金属層の厚みT1は、0.05以下であることが好ましい。すなわち、T1/T2≦0.05(式3)を満足することが好ましい。
なお、試料7,8に示すように、第1金属層と第2金属層の間に第3金属層を設けても、良好な接触抵抗が得られることが確認された。なお、試料9〜11から明らかなように、第2金属層を省略し、第1金属層と配線を直接接触させた試料は、接触抵抗が極めて高い。これは、配線作製工程において銅ペーストを酸化雰囲気で加熱処理する際に、第1金属層(アルミニウム)の表面が酸化され、その後の還元雰囲気の加熱処理においても還元されず、第1金属層の表面に高抵抗の酸化膜が残存していることを示している。なお、試料9〜11は、第2金属層を省略しているので、式1及び3を満足していない。また、第2金属層の材料として、チタン、酸化チタンを用いても、接触抵抗は極めて高い結果となった。すなわち、第2金属層は、酸化されにくいニッケルを含むことが必要であることが確認された。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
4:電極
6:回路基板
8:絶縁層
10:回路モジュール
20:第1金属層
22:第2金属層

Claims (3)

  1. 表面に電極が配置されている回路基板と、
    前記回路基板上に配置されているとともに表面から裏面に向けて伸びる貫通孔が設けられており、前記電極の表面の一部と接触している絶縁層と、
    前記絶縁層上に設けられている配線と、
    前記貫通孔内に充填されているとともに前記電極と前記配線を接続している導電体と、を備えており、
    前記電極は、前記回路に接続しているとともに難還元性金属を含む第1金属層と、その第1金属層上に配置されているとともにニッケルを含む第2金属層と、を有し、
    前記導電体は、銅を含み、
    前記第2金属層の厚みをT1とし、前記絶縁層の厚みをT2としたときに、下記式(1)から(3)を満たす回路モジュール。
    (1)T1≧40nm
    (2)T2≦10μm
    (3)T1/T2≦0.05
  2. 前記第1金属層は、アルミニウムを含む請求項1に記載の回路モジュール。
  3. 前記第1金属層と前記第2金属層の間に、タンタルを含む第3金属層が設けられている請求項1又は2に記載の回路モジュール。
JP2015140407A 2015-07-14 2015-07-14 回路モジュール Expired - Fee Related JP6420731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015140407A JP6420731B2 (ja) 2015-07-14 2015-07-14 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015140407A JP6420731B2 (ja) 2015-07-14 2015-07-14 回路モジュール

Publications (2)

Publication Number Publication Date
JP2017022306A JP2017022306A (ja) 2017-01-26
JP6420731B2 true JP6420731B2 (ja) 2018-11-07

Family

ID=57888679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015140407A Expired - Fee Related JP6420731B2 (ja) 2015-07-14 2015-07-14 回路モジュール

Country Status (1)

Country Link
JP (1) JP6420731B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119479B2 (ja) * 1990-05-25 2000-12-18 株式会社東芝 電子装置の製造方法
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
JP2010010320A (ja) * 2008-06-26 2010-01-14 Panasonic Corp 電子部品実装構造体およびその製造方法

Also Published As

Publication number Publication date
JP2017022306A (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
KR20040033262A (ko) 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법
CN106537580B (zh) 陶瓷电路基板及其制造方法
JPWO2012090647A1 (ja) メタライズド基板、金属ペースト組成物、および、メタライズド基板の製造方法
WO2011108388A1 (ja) メタライズドセラミック基板の製造方法
WO2012070480A1 (ja) 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法
US11430727B2 (en) Ceramic circuit substrate
EP3341345A1 (en) Thick-film paste mediated ceramics bonded with metal or metal hybrid foils
JP3449458B2 (ja) 回路基板
JP2015214722A (ja) 銅微粒子焼結体と導電性基板の製造方法
JP6420731B2 (ja) 回路モジュール
JP2009272608A (ja) 印刷回路基板及びその製造方法
JP2015220422A (ja) 印刷積層回路及びその製造方法
WO2016013651A1 (ja) ろう材及びこれを用いたセラミック基板
JP2017183715A (ja) 貫通電極を有する両面配線基板及びその製造方法
JP2018524816A (ja) セラミック回路基板の製造方法
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
JP5812882B2 (ja) 配線基板および電子装置
JP2006302525A (ja) 導電性ペースト組成物
JP2015119075A (ja) 配線回路基板
TWI842810B (zh) 電子零件及其製造方法
JP4491219B2 (ja) 配線基板とその製造方法
JP4484676B2 (ja) セラミック回路基板およびその製造方法
JP2006229036A (ja) 回路基板及び回路基板製造方法
JP2010010394A (ja) セラミック配線基板
JP2001015930A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181012

R150 Certificate of patent or registration of utility model

Ref document number: 6420731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees