-
Die
vorliegende Erfindung betrifft einen Spannungsregler, der einen
Kondensator umfasst, welcher an seiner Anode eine geregelte Spannung
liefert, einen Regelschalter, um den Kondensator mit einer Spannungsquelle
zu verbinden, und Regelungsmittel, die ausgestaltet sind, um den
Schalter zu schließen,
wenn die geregelte Spannung niedriger ist als eine erste Referenzspannung.
-
Die
Spannungsregler finden unterschiedliche Anwendungen auf elektronischem
Gebiet, um beispielsweise eine geregelte Spannung zu liefern, die
zur elektrischen Versorgung der Anschlüsse eines Mikroprozessors dient.
-
1 stellt
einen herkömmlichen
Spannungsregler 1 dar, der in einen Mikroprozessor 2 eingebaut
ist. Der Mikroprozessor 2 wird durch eine elektrische Batterie 3 mit
internem Widerstand ri, versorgt, die eine
Spannung VDD liefert. Der Regler 1 umfasst
einen externen Kondensator CREG, welcher
an seiner Anode eine geregelte Spannung VREG liefert.
Die Anode des Kondensators CREG ist mit
der Anode der Batterie 3 mittels eines Regelschalters SW1
verbunden, welcher einen Serienwiderstandswert R1 von
Null aufweist oder gering ist. Der Schalter SW1 wird durch den Ausgang
einer Nachlaufschaltung CP gesteuert, die an ihrem positiven Eingang
die geregelte Spannung VREG und an ihrem
negativen Eingang eine Referenzspannung VREF empfängt. Die
Spannung VREF ist herkömmlicher Weise eine Bandabstand
genannte und in Abhängigkeit
von der Temperatur eine gute Stabilität aufweisende Spannung, die
mittels Flächendioden
PN und Stromspiegeln erzeugt wird. Die Nachlaufschaltung CP wird
durch ein Signal PDW (Power-Down, Leistungsabsenkung) gesteuert, und
die Anode des Kondensators CREG ist mit
der Masse durch einen Schalter SWOFF verbunden,
der durch das Signal PDW gesteuert wird. Wenn das Signal PDW gleich
1 ist, ist die Nachlaufschaltung CP gesperrt und der Schalter SWOFF ist geschlossen. Der Regler 1 ist
abgeschaltet und der Kondensator CREG ist
entladen.
-
Der
Nachteil eines derartigen Reglers besteht darin, dass er einen starken
Stromverbrauch beim Anlaufen aufweist. Wenn das Signal PDW auf 0
gestellt wird, wird infolgedessen der Kondensator CREG entladen und
die Spannung VREG ist gleich Null. Der Ausgang
der Nachlaufschaltung CP geht auf 0 und der Schalter SW1 wird geschlossen.
Das Anlegen der Spannung VDD an den Kondensator
CREG bewirkt eine starke Stromspitze und
einen bedeutenden Abfall der Versorgungsspannung VDD des
Mikroprozessors 2 aufgrund des internen Widerstands ri der Batterie 3. Wenn zu demselben
Zeitpunkt weitere Elemente des Mikroprozessors 2 nicht
zu vernachlässigenden
Strom verbrauchen, dann kann es passieren, dass die Spannung VDD niedriger als die minimale Funktionsspannung
des Mikroprozessors 2 wird, so dass der Mikroprozessor 2 gesperrt
wird.
-
Die
vorliegende Erfindung zielt darauf, diesen Nachteil abzuschaffen.
-
Die
Patentschrift US-5,861,737 beschreibt einen Regler, bei dem der
bei einer Belastung gelieferte Strom aufgrund einer angemessenen
Steuerung der angewendeten Gitterspannung begrenzt ist, die an einen Transistorregler
MOSFET angelegt wird, der zwischen der Spannungsquelle und der Belastung
angeordnet ist. Dieser MOSFET Transistor weist infolgedessen einen
Serienwiderstand mit variierbarem Wert auf, der es ermöglicht,
den Einschaltstrom zu begrenzen.
-
Die
vorliegende Erfindung zielt noch genauer darauf, den Einschaltstrom
eines Reglers zu begrenzen, ohne den Serienwiderstand des Regelschalters
zu erhöhen.
-
Dieses
Ziel wird durch Bereitstellung eines Reglers gemäß dem Gegenstand von Anspruch
1 erreicht.
-
Die
vorliegende Erfindung betrifft außerdem eine integrierte Schaltung,
insbesondere einen Mikroprozessor, der einen Regler gemäß der Erfindung
umfasst.
-
Diese
Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden
ausführlicher
in der nachfolgenden Beschreibung eines Spannungsreglers gemäß der Erfindung
im Zusammenhang mit den beigefügten
Figuren erörtert.
Es zeigen:
-
1 die
vorstehend beschrieben wurde, einen elektrischen Schaltplan eines
herkömmlichen
Spannungsreglers,
-
2 einen
Grundschaltplan eines Spannungsreglers gemäß der Erfindung, und
-
3 einen
elektrischen Schaltplan einer Ausführungsform eines Spannungsreglers
gemäß der Erfindung.
-
2 stellt
einen Spannungsregler gemäß der Erfindung
dar. Der Regler 10 umfasst auf herkömmliche Weise einen Kondensator
CREG, dessen Anode über einen Regelschalter SW1,
in diesem Fall ein PMOS-Transistor, der einen Serienwiderstandswert
R1 von Null umfasst oder gering ist, mit einer Spannungsquelle VDD verbunden ist. Die Anode des Kondensators
CREG, welche eine geregelte Spannung VREG liefert, ist durch einen Schalter SWOFF mit Masse verbunden, der durch ein Signal
zum Rückstellen
auf Null PDW (Leistungsabsenkung) gesteuert wird.
-
Gemäß der Erfindung
ist ein Ballastschalter SW2 parallel zu dem Schalter SW1 angeschlossen.
Der Schalter SW2 stellt einen nicht zu vernachlässigenden Serienwiderstand
R2 dar, beispielsweise in der Größenordnung
von einigen Hundert Ohm. Der Schalter SW2 besteht in diesem Fall
aus einem PMOS-Transistor
und der Widerstand R2 ist der Eigenwiderstand des Transistors, das
heißt
sein Serienwiderstand (RON) im Durchlasszustand.
Der Wert des Widerstands R2 wird infolgedessen durch die Wahl des
Verhältnisses
W/L zwischen der Breite W und der Länge L der Steuerelektrode des
Transistors bestimmt.
-
Die
Schalter SW1, SW2 werden durch eine in diesem Fall in Gestalt eines
Blocks dargestellte Schaltung 11 gesteuert, die durch das
Signal PDW gesteuert wird. Die Schaltung 11 empfängt am Eingang
die Spannung VREG, eine erste Referenzspannung
VREF1 und eine zweite Referenzspannung VREF2 Die Spannung VREF2 ist
niedriger als VREF1 und beträgt beispielsweise
0,75 VREF1. Die Schaltung 11 liefert
ein Signal S1 zur Steuerung des Schalters SW1 und ein Signal S2
zur Steuerung des Schalters SW2 (wobei die Signale S1, S2 in diesem
Fall an die Steuerelektroden der PMOS-Transistoren angelegt werden).
-
Wenn
das Signal PDW auf 1 steht, ist die Schaltung 11 gesperrt
und der Schalter SWOFF ist geschlossen.
Der Kondensator CREG ist entladen und die
Spannung VREG beträgt Null. Wenn das Signal PDW
auf 0 gestellt wird, wird die Schaltung 11 eingeschaltet
und der Kondensator CREG lädt sich
auf. Die Funktionsweise des Reglers 10 und der Schaltung 11 wird
durch die nachfolgende Tabelle 1 beschrieben. Während die Schalter SW1, SW2
in diesem Fall aus den PMOS-Transistoren
bestehen, ist der aktive Wert der Signale S1, S2, welcher dem Schließen der
Schalter SW1, SW2 entspricht (Durchlasszustand), der Wert 0 (Steuerelektrode
der Transistoren an Masse). Wenn die Signale S1, S2 auf 1 stehen
(Spannung VDD), sind die Schalter geöffnet (Transistoren
im Sperrzustand).
-
-
Auf
diese Weise lädt
sich der Kondensator CREG beim Einschalten
des Reglers 10 in zwei Zeitabschnitten E1, E2 auf. Während des
Zeitabschnittes E1 ist der Ballastschalter SW2 geschlossen und der
Regelschalter SW2 ist geöffnet.
Das Aufladen des Kondensators CREG erfolgt
mittels des Ballastschalters SW2 und der Einschaltstrom wird durch
den Widerstand R2 begrenzt. Auf diese Weise wird die Gefahr ausgeschaltet,
dass die Versorgungsspannung VDD stark abfällt, insbesondere
wenn die Spannung VDD durch eine elektrische
Batterie oder einen Spannungsgenerator geliefert wird, welcher einen
nicht zu vernachlässigenden
internen Widerstand aufweist.
-
Der
Zeitabschnitt E2 findet statt, wenn die Spannung VREG die
Schwelle VREF2 überschreitet. Der Schalter
SW1 schließt
sich und der Ladezyklus des Kondensators CREG wird
schnell beendet, weil der Widerstandswert R1 Null beträgt oder
gering ist. Während
des Zeitabschnittes E2 kann der Ballastschalter SW2 unterschiedslos
geöffnet
oder geschlossen bleiben.
-
Wenn
der Kondensator CREG aufgeladen ist, funktioniert
der Regler 10 auf herkömmliche
Weise, wobei der Regelschalter SW1 geschlossen (Zeitabschnitt E2)
oder geöffnet
ist (Zeitabschnitt E3), je nachdem, ob die Spannung VREG niedriger
oder höher
als VREF1 ist. Die Spannung VREG wird
auf diese Weise mit dem Wechsel der Zeitabschnitte E2 und E3 in
der Nähe
von VREF1 eingestellt. Während der Zeitabschnitte der Überschreitung E3
ist der Ballastschalter SW2 immer geöffnet.
-
Eine
vorteilhafte Ausführungsform
der Schaltung 11 ist in 3 dargestellt.
Der Regler 10 ist in eine integrierte Schaltung 20 eingebaut
dargestellt, beispielsweise einen Mikroprozessor, und die Spannung
VDD wird durch eine elektrische Batterie 21 mit
internem Widerstand ri geliefert.
-
Die
Schaltung 11 umfasst einen Operationsverstärker CP1,
welcher in einer Nachlaufschaltung angeordnet ist, und eine Vergleichsschaltung
CP2. Die Nachlaufschaltung CP1 und die Vergleichsschaltung CP2 werden
durch das Signal PDW gesteuert. Die Nachlaufschaltung CP1 empfängt an ihrem
negativen Eingang die Spannung VREF1 und
an ihrem positiven Eingang die geregelte Spannung VREG.
Der Ausgang der Nachlaufschaltung CP1 liefert das Signal S2, welches
an den Steuereingang des Schalters SW2 angelegt wird. Die Vergleichsschaltung
CP2 empfängt
an ihrem positiven Eingang die Spannung VREF2 und
an ihrem negativen Eingang die Spannung VREG.
Die Spannung VREF2 wird in diesem Fall durch
die Teilung der Spannung VREF1 mittels einer
Teilungsbrücke
erhalten, welche zwei Widerstände
ra, rb umfasst.
Der Ausgang der Vergleichsschaltung CP2 liefert ein Signal S3, welches
an den Steuereingang eines Schalters SW3 angelegt wird, in diesem
Fall an einen PMOS-Transistor, als auch an den Eingang einer NICHT-Schaltung
INV1. Der Ausgang der NICHT-Schaltung INV1 ist mit dem Steuereingang
eines Schalters SW4 verbunden, in diesem Fall einem PMOS-Transistor.
Der Eingang des Schalters SW4 (Quelle des Transistors) empfängt die
Spannung VDD und der Eingang des Schalters
SW3 empfängt
das Signal S2. Die Ausgänge
der Schalter SW3 und SW4 (Senken) sind miteinander verbunden und
liefern das Signal S1, welches an den Steuereingang des Schalters
SW1 angelegt wird.
-
Die
Funktionsweise der Schaltung 11, durch die nachfolgende
Tabelle 2 beschrieben, entspricht der Funktionsweise, die durch
die vorstehende Tabelle 1 beschrieben wird. Während des ersten Ladezeitabschnittes
E1 des Kondensators CREG ist das Signal
S2 gleich 0 und das Signal S3 ist gleich 1. Der Ballastschalter SW2
ist geschlossen, der Schalter SW3 ist geöffnet (Transistor gesperrt)
und der Schalter SW4 ist geschlossen. Das Signal S1 steht auf 1
(Spannung VDD) und der Regelschalter SW1
wird geöffnet
gehalten. Während des
zweiten Ladezeitabschnittes E2 bleibt das Signal S2 auf 0, das Signal
S3 geht auf 0, der Schalter SW3 wird geschlossen und der Schalter
SW4 wird geöffnet.
Das Signal S1 kopiert das Signal S2 mittels des Schalters SW3 und
der Regelschalter SW1 schließt.
-
-
In
Tabelle 2 ist zu sehen, dass der Schalter SW3 ein Verzögerungsschalter
ist, welcher es während des
ersten Ladezeitabschnittes E1 ermöglicht, dem Schalter SW1 das
Regelsignal S2 nicht zu übertragen,
so dass der Schalter SW1 nicht schließt. Der Schalter SW4 ist ein
Hilfselement, welches ermöglicht,
zu vermeiden, dass die Steuerelektrode des Transistors des Schalters
SW1 auf ein Schwebepotential gebracht wird (hohe Impedanz), wenn
der Schalter SW3 geöffnet
ist. Selbstverständlich
sind Unterschiedliche Varianten gemäß der Funktionsweise der verwendeten
Schalter möglich,
welche von der Art sein können,
die normalerweise geöffnet
sind, von der Art, die normalerweise geschlossen sind, oder der
Art, die kein undefiniertes Signal an dem Steuereingang annehmen.
-
Diese
Ausführungsform
der Schaltung 11 kann außerdem Gegenstand unterschiedlicher
Varianten hinsichtlich der Steuerung des Verzögerungsschalters SW3 sein.
Beispielsweise kann das Signal S3 durch ein Zählwerk geliefert werden, welches
beim Anlaufen des Reglers 10 aktiviert wird, oder es kann
durch den Mikroprozessor 20 nach Ausführung eines Zeitüberwachungsprogramms
geliefert werden. In diesem Fall bleibt der Regelschalter SW1 geöffnet, bis
das Signal S3 durch das Zählwerk
oder den Mikroprozessor auf 0 gestellt wird. In der Praxis muss
die Dauer der Zeitüberwachung
in Abhängigkeit
von der Kapazität
des Kondensators CREG berechnet werden.
-
Diese
Ausführungsform
der Schaltung 11 bietet jedoch den Vorteil, dass sie eine
automatische Inbetriebnahme des Regelschalters SW1 garantiert, wenn
die Schwelle VREF2 erreicht wird, ganz gleich
wie hoch die Kapazität
CREG ist und ohne dass es notwendig ist,
ein Zeitüberwachungssignal
mittels eines Zählwerks oder
eines Programms zu erzeugen. Als zusätzlichen Vorteil kann das Signal
S3, das durch die Vergleichsschaltung CP2 geliefert wird, durch
den Mikroprozessor verwendet werden, um den Zustand des Reglers 10 zu überwachen.
Beispielsweise ist der Übergang
des Signals S1 auf 1 im Verlaufe des Betriebs typisch für eine Überlastung
des Reglers. Schließlich
kann das Signal S3 in einigen Anwendungen auf logische Weise mit
weiteren Signalen kombiniert werden, die durch den Mikroprozessor
ausgegeben werden, bevor sie an den Verzögerungsschalter SW3 angelegt
werden, damit der Mikroprozessor den Regelschalter SW1 in den geöffneten oder
geschlossenen Zustand bringen kann, wenn sich dies als erforderlich
erweisen sollte.
-
Schließlich ist
es selbstverständlich,
obwohl vorstehend darauf hingewiesen wurde, dass der Widerstand
R2 der Eigenwiderstand des Ballastschalters SW2 ist, dass der Ausdruck „Ballastschalter" in der Beschreibung
und in den Ansprüchen
einen Schalter mit Widerstand Null bezeichnen kann, welcher in Serie
mit einem Widerstand R2 angeschlossen ist, oder einen Schalter mit
Eigenwiderstand R2a, der in Serie mit einem komplementären Widerstand
R2b angeschlossen ist.