Eine Durchführung eines Burn-In-Testens bzw.
eines Voralterungstestens in einem Waferzustand ist in der Japanischen
Patentanmeldung mit der Offenlegungsnummer 5-52900 offenbart. Darin werden
eine Masseleitung und eine Energieversorgungsleitung auf einer Schneidelinie
bzw. Anreißlinie ausgebildet
und diese jeweiligen Leitungen an Elektroden angeschlossen, die
in jeweiligen IC-Bereichen des Chips vorgesehen sind, welcher innerhalb
eines Wafers vielfach gruppiert ist. In dieser Ausführung wird
eine Energie den. jeweiligen ICs während des Burn-In-Testens mittels
einer zwischen den zwei Leitungen auf der Schneidelinie anliegenden
Spannung gleichmäßig zugeführt.
Um jedoch eine höhere Integration der Chipbereiche
innerhalb eines Wafers zu erreichen, muß die Schneidelinienbreite
verschmälert
werden. Folglich muß die
Breite eines Leiters zuvor schmäler
werden, Um zwei Leiter auf der Schneidelinie zu verdrahten. Als
Folge daraus ergibt sich die Möglichkeit
des Auftretens gebrochener Leitungen. Außerdem werden mehrere Chips
auf einer einzigen Leitung verbunden, um die jeweiligen ICs gemeinsam
mit Energie zu versorgen. Aus diesem Grund müssen die Leitungen einen großen Stromfluß erlauben.
Da jedoch die Leiterbreite schmal ist, kann ein großer Stromfluß nicht
erlaubt werden, und folglich wird die Anzahl der Chips, die an eine
einzige Leitung angeschlossen werden können, beschränkt. Desweiteren
ergibt sich beim Verdrahten von zwei Leitungen auf einer Schneidelinie
die Möglichkeit
des Auftretens von Kurzschlüssen
zwischen Leitungen.
Die Europäische Patentanmeldung
EP 163 384 A1 legt
eine Halbleiterschaltung mit einer Energieversorgungsleitung und
einer Masseleitung offen, wobei diese mit einer dazwischenliegenden
dielektrischen Substanz aufeinander geschichtet sind.
Die
JP 02-153533 A in Patent Abstracts of Japan
beschreibt eine Halbleitervorrichtung mit Versorgungsleitungen,
die als hochdotierte Schicht in der Oberfläche eines Halbleitersubstrates
ausgebildet sind.
Es ist daher die Aufgabe der vorliegenden Erfindung,
einen Halbleiterwafer zu schaffen, mit dem große Leiterbreiten für eine Energieversorgungsleitung
bzw. Stromversorgungsleitung und eine Masseleitung erzielt werden
können
und ebenso Kurzschlüsse
zwischen Leitungen verhindert werden können.
Ein erfindungsgemäßer Halbleiterwafer, der mit
mehreren integrierten Schaltungen ausgebildet ist, ist im wesentlichen
ein Halbleiterwafer, der mit einer Struktur verdrahtet ist, in der
sich eine Energieversorgungsleitung bzw. Stromversorgungsleitung und
eine Masseleitung, wobei jede für
ein Burn-In-Testen vorgesehen ist, in einem Schneidelinienbereich
vertikal überlappen.
Dabei weist mindestens die Energieversorgungsleitung oder die Masseleitung
einen Bereich hoher Störstellenkonzentration auf,
der auf der rückseitigen
Oberfläche
des Wafers ausgebildet ist.
Das heißt, daß eine Energieversorgungsleitung
und eine Masseleitung in einer zweischichtigen Struktur in einem
Schneidelinienbereich verdrahtet sind. Demgemäß wird eine Energieversorgung
durch die Energieversorgungsleitung und die Masseleitung an jeweilige
integrierte Schaltungen angelegt. Da die Energieversorgungsleitung
und die Masseleitung eine zweischichtige Struktur aufweisen, kann
die Leiterbreite der jeweiligen Leitungen, d.h. sowohl der Energie versorgungsleitung
als auch der Masseleitung, ausreichend groß hergestellt werden, und ebenso
können
Kurzschlüsse
zwischen diesen Leitungen auf einfache Weise durch das Ausbilden
eines Schichtisolationsfilms verhindert werden.
Desweiteren ist ein dichter Siliziumoxidfilm für diesen
Schichtisolationsfilm geeignet.
Außerdem wird es, wenn die Masseleitung auf
der oberen Schichtseite des Wafers durch Verdrahten ausgebildet
ist, der Masseleitung ermöglicht, ein
Rauschen zu absorbieren, welches versucht, sich während des
Burn-In-Testens aus einem Außenbereich
zu überlagern.
Das heißt,
es kann verhindert werden, daß das
Potential der Energieversorgungsleitung durch ein Rauschen, das
versucht, sich aus einem Außenbereich
zu überlagern,
beeinflußt
wird, und es ist möglich,
das Burn-In-Testen in einer stabilisierten Arbeitsumgebung durchzuführen. Gleichzeitig
kann in vorteilhafter Weise verhindert werden, daß von der
Energieversorgungsleitung erzeugtes Rauschen nach außen freigegeben
wird, was auch verhindern kann, daß das erzeugte Rauschen andere Wafer
beeinflußt.
Desweiteren werden, wenn die Masseleitung und
die Energieversorgungsleitung so angeordnet sind, daß die Richtung
des durch die obere Schichtseite bzw. eine untere Schichtseite fließenden Stroms
wechselseitig umgekehrt ist, die Magnetfelder, welche die jeweiligen
Leitungen erzeugen, jeweils umgekehrt und löschen sich gegenseitig aus. Dadurch
ist es in vorteilhafter Weise möglich,
die Breite der jeweiligen Leitungen zu vergrößern, und es ist möglich, beide
Leitungen nahe zueinander zu bringen, wie zuvor beschrieben. Übrigens
induziert die Magnetfelderzeugung elektromotorische Kräfte auf äußere Leitungen
und erzeugt unerwünschtes
Rauschen.
Die Erfindung wird nachstehend anhand
der Beschreibung von Ausführungsbeispielen
unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigt:
1 eine
vergrößerte Draufsicht
eines Halbleiterwafers eines ersten Ausführungsbeispiels;
2 eine
Schnittansicht, die entlang der Linie II-II in 1 genommen
ist;
3 eine
Schnittansicht, die entlang der Linie III-III in 1 genommen ist;
4 eine
Draufsicht eines Halbleiterwafers;
5 eine
vergrößerte Draufsicht
eines Halbleiterwafers eines zweiten Ausführungsbeispiels;
6 eine
perspektivische Ansicht eines Bereichs, die entlang der Linie VI-VI
in 5 genommen ist;
7 eine
vergrößerte Schnittansicht
eines Halbleiterwafers eines dritten Ausführungsbeispiels;
8 anhand
eines Diagramms die Art und Weise der Spannungsanlegung gemäß dem dritten Ausführungsbeispiel;
9 eine
vergrößerte Schnittansicht
eines Halbleiterwafers eines vierten Ausführungsbeispiels;
10 eine
vergrößerte Schnittansicht
eines Halbleiterwafers eines fünften
Ausführungsbeispiels;
11 ein
Blockschaltbild einer beispielhaften Anwendungsform; und
12 ein
Blockschaltbild einer weiteren beispielhaften Anwendungsform;
Es folgt die Beschreibung eines ersten
Ausführungsbeispiels,
das allerdings als solches nicht Schutzgegenstand der vorliegenden
Erfindung ist.
4 zeigt
einen Halbleiterwafer, wie er von oben aus gesehen wird (d.h. von
der Seite, auf welcher die Elemente ausgebildet sind). Wie in 4 gezeigt ist, sind eine
Mehrzahl von integrierte Schaltungen ausbildenden Bereichen 2,
worauf integrierte Schaltungen (ICs) ausgebildet worden sind, auf
dem Halbleiterwafer 1 angeordnet. Demgemäß werden die
integrierte Schaltungen ausbildenden Bereiche 2 Chips,
die integrierte Schaltungen anhand eines Zerteilens des Halbleiterwafers 1 entlang
von Schneidelinien 3 aufweisen. Ein, Bereich I in 4, d.h.
eine vergrößerte Ansicht
eines integrierte Schaltungen ausbildenden Bereichs 2,
ist in 1 dargestellt.
Außerdem
ist eine Schnittansicht entlang einer Linie II-II der 1 in 2 gezeigt und eine Schnittansicht entlang
einer Linie III-III ist in 3 gezeigt.
Wie in den 2 und 3 gezeigt
ist, ist ein Siliziumoxidfilm 5 auf dem Siliziumsubstrat 4 ausgebildet.
Ein Masseleitungs-Leiter 6, welcher eine erste Leiterschicht
darstellt, ist, wie in 3 gezeigt,
auf einem Siliziumoxidfilm 5 ausgebildet. Der Masseleitungs-Leiter 6,
welcher aus Aluminium oder einer Aluminiumlegierung, wie zum Beispiel
Aluminium-Silizium, besteht, ist über Schneidelinien 3 aufgebracht und
erstreckt sich über
diesen. Außerdem
ist ein Schichtisolationsfilm 7, der aus einem Siliziumoxidfilm
zusammengesetzt ist, auf dem Siliziumoxidfilm 5 abgelagert,
wobei der Masseleitungs-Leiter 6 dazwischen angeordnet
ist. Ein Energieversorgungsleitungs-Leiter 8, welcher eine zweite
Leiterschicht darstellt, ist, wie in 2 gezeigt,
auf dem Schichtisolationsfilm 7 ausgebildet. Dieser Energieversorgungsleitungs-Leiter 8 ist über Schneidelinien 3 aufgebracht
und erstreckt sich über
diesen, wie es durch die schraffierten Bereiche in 1 dargestellt ist. Außerdem ist der Energieversorgungsleitungs-Leiter 8 ebenso
aus Aluminium oder Aluminium-Silizium zusammengesetzt. Ein Schutzfilm 9,
der aus Siliziumnitrid zusammengesetzt ist, ist auf dem Schichtisolationsfilm 7 ausgebildet,
wobei der Energieversorgungsleitungs-Leiter 8 dazwischen
angeordnet ist.
In dem integrierte Schaltungen ausbildenden Bereich 2 sind
Energieversorgungs-Anschlußflächen (VDD) 10 und
Masse- Anschlußflächen (VSS) 11 ausgebildet,
wobei jede in jeweiligen Bereichen 2 an integrierte Schaltungen
angeschlossen ist. Wie in 2 gezeigt
ist, ist eine Energieversorgungs-Anschlußfläche 10 elektrisch
mit dem Energieversorgungsleitungs-Leiter 8 über ein
Durchgangsloch 12, das in dem Schichtisolationsfilm 7 ausgebildet
ist, verbunden. Außerdem
sind, wie es in 3 gezeigt ist,
die Masse-Anschlußfläche 11 und
der Masseleitungs-Leiter 6 direkt auf dem Siliziumoxidfilm 5 durch ein
Verdrahtungsmuster derselben verbunden.
Desweiteren sind die Energieversorgungsleitungs-Leiter 8 und
die Masseleitungs-Leiter 6 an Testbereiche 13 auf
dem Halbleiterwafer 1 angeschlossen, wie es in 4 gezeigt ist. Insgesamt sind
fünf dieser
Testbereiche oben, unten, links, rechts und in der Mitte des Halbleiterwafers 1 vorgesehen.
Demgemäß wird eine
Energieversorgung aus einem Außenbereich
sowohl zum Energieversorgungsleitungs-Leiter 8 als auch
zum Masseleitungs-Leiter 6 durch das Anschließen einer
Nadel oder etwas ähnlichem
an Anschlußflächen für ein Burn-In-Testen,
welche in den Testbereichen 13 ausgebildet sind, durchgeführt.
Demgemäß wird während des Burn-In-Testens eine
Spannung an die Energieversorgungs-Anschlußfläche 10 und die Masse-Anschlußfläche 11 von
jeweiligen integrierte Schaltungen ausbildenden Bereichen 2 mittels
einer Nadel oder etwas ähnlichem
angelegt und eine Überprüfung von
jeweiligen integrierte Schaltungen ausbildenden Bereichen 2 (Chips)
wird durchgeführt.
Danach wird eine Hochtemperatur-Vorspannung an den Halbleiterwafer 1 angelegt.
Kurz gesagt wird der Halbleiterwafer
in einer Hochtemperaturatmosphäre
plaziert, eine Energie wird dem Energieversorgungsleitungs-Leiter 8 und dem
Masseleitungs-Leiter 6 über
einen Testbereich 13 aus einem Außenbereich zugeführt, wodurch
die maximale Energieversorgungsspannung für die Vorrichtungen in den
jeweiligen integrierte Schaltungen ausbildenden Bereichen 2 anliegt:
Aufgrund dessen fließt
ein Strom zu den Vorrichtungen und eine Spannungsbelastung wird
auf die Vorrichtungen ausgeübt. Danach
wird die Spannung wieder an die Energieversorgungs-Anschlußfläche 10 und
die Masse-Anschlußfläche 11 der
jeweiligen, integrierte Schaltungen ausbildenden Bereiche 2 mittels
einer Nadel oder etwas ähnlichem
angelegt und eine Überprüfung jedes
integrierte Schaltungen ausbildenden Bereichs 2 wird durchgeführt.
Gemäß diesem Ausführungsbeispiel
sind die Masseleitung 6 und die Stromversorgungsleitung 8, welche
zur Energieversorgung während
des Burn-In-Testens benötigt
werden, auf den Schneidelinien 3 mit einem in diesem Fall
zweischichtigen Aufbau angeordnet. Die Stromdichte ist darin anhand des
Leitermaterials gegeben und die maximale Größe des fließenden Stroms wird anhand dessen
Leitungsbreite bestimmt. Das heißt, daß die Anzahl der Chips, die
gemeinsam und gleichzeitig während
des Burn-In-Testens bearbeitet werden können, aufgrund der Leiterbreite
beschränkt
wird.
Ein Wert ((Stromverbrauch pro Chip) × (Anzahl
der Burn-In-Chips))
muß auf
einen Wert ((Stromdichte) × (Leitungsbreite) × (Leiter-Leitungsdicke)) oder
weniger eingestellt werden. Dadurch wird es, da es gemäß diesem
Ausführungsbeispiel
möglich
ist, zweischichtige Leitungen und vergrößerte Leiterleitungsbreiten
in dem zuvor genannten Verhältnis
vorzusehen, möglich,
die Anzahl der Chip-Ausbildungsbereiche,
die an einen Satz von Energieversorgungs- und Masseleitungen in
einem einzigen Wafer angeschlossen werden können, zu erhöhen. Aufgrund dessen
wird es möglich,
Anschlußflächen oder
Testbereiche während
des Burn-In-Testens zu reduzieren, und es wird möglich die Anzahl der Chips,
die aus einem einzigen Wafer erhalten werden können, zu erhöhen.
Außerdem wird ein Siliziumoxidfilm
als Schichtisolationsfilm 7 zwischen der Masseleitung 6 und
der Energieversorgungsleitung 8 verwendet. Da es zum Zwecke
eines Burn-In's
notwendig ist, einen großen
Strom zu verursachen, der für
eine lange Zeitdauer fließt,
wird für
einen Fall einer Vielschicht-Leiterstruktur insbesondere die dielektrische Festigkeit
des Schichtisolationsfilms 7 ein Problem. Das heißt, der
Schichtisolationsfilm, der zwischen der Energieversorgungsleitung
und der Masseleitung ausgebildet ist, beträgt aufgrund von Beschränkungen
in dessen Herstellungsschritten oder dessen Struktur maximal 900
nm, und es ist für
den Schichtisolationsfilm notwendig, daß er eine ausreichende dielektrische
Festigkeit für
einen Burn-In bei einer Dicke dieses Ausmaßes aufweist. In Siliziumnitrid
ist dessen Dichte grob und die dielektrische Festigkeit gering,
was dieses ungeeignet macht. Andererseits ist Siliziumoxid von hervorragender
Dichte, die dielektrische Festigkeit ist ebenso ausreichend, und
die Zuverlässigkeit
während
eines Burn-In's wird durch dessen
Verwendung verbessert.
Gemäß diesem Ausführungsbeispiel
werden die Energieversorgungsleitung (Energieversorgungsleitungs-Leiter 8)
und die Masseleitung (Masseleitungs-Leiter 6) zum Zwecke
eines Burn-In's
auf Schneidelinien 3 in einer zweischichtigen Struktur verdrahtet.
Demgemäß kann eine
ausreichend große Leiter-Leitungsbreite
für die
jeweiligen Leitungen erzielt werden und ebenso ein Kurzschließen zwischen den
Leitungen verhindert werden, da die Energieversorgungsleitung und
die Masseleitung eine zweischichtige Struktur aufweisen.
Als nächstes wird ein zweites Ausführungsbeispiel,
das allerdings als solches nicht Schutzgegenstand der vorliegenden
Erfindung ist, in erster Linie anhand von Unterschieden zum ersten
Ausführungsbeispiel
beschrieben.
5 ist
eine vergrößerte Ansicht
eines Bereichs I in 4,
die dieses Ausführungsbeispiel
darstellt. Außerdem ist
eine perspektivische Ansicht des Bereichs VI-VI der 5 in 6 dargestellt.
Wie in 6 gezeigt
ist, ist ein Masseleitungs-Leiter 6 ähnlich zum ersten Ausführungsbeispiel
auf einem Siliziumoxidfilm 5 auf einem Siliziumsubstrat 4 angeordnet.
Ein als Energieversorgungsleitung dienender Bereich hoher Störstellenkonzentration 14 ist
auf einem Oberflächenabschnitt
des Halbleitersubstrats 4 (Bereich niedriger Störstellenkonzentration)
auf Schneidelinien 3 ausgebildet. Außerdem ist eine Energieversorgungs-Anschlußfläche 15 auf
dem Siliziumoxidfilm 5 ausgebildet und durch ein Kontaktloch 16,
das im Siliziumoxidfilm 5 ausgebildet ist, elektrisch mit
dem als Energieversorgungsleitung dienendem Bereich hoher Störstellenkonzentration 14 verbunden.
In diesem Fall können
der Masseleitungs-Leiter 6 und der als Energieversorgungsleitung
dienende Bereich hoher Störstellenkonzentration 14 durch
gewöhnliche
IC-Herstellungsschritte ausgebildet werden. Außerdem können Spannungsabfälle soweit
wie möglich
unterdrückt
werden, da der als Energieversorgungsleitung dienende Bereich hoher
Störstellenkonzentration 14 einen
niedrigen Widerstand aufweist.
Gemäß diesem Ausführungsbeispiel
wird eine für
einen Burn-In dienende Verdrahtung mit der zweischichtigen Struktur
des als Energieversorgungsleitung dienenden Bereichs hoher Störstellenkonzentration 14,
die auf dem Wafer ausgebildet ist (Siliziumsubstrat 4),
und des Masseleitungs-Leiters 6, der auf dem Siliziumoxidfilm 5 ausgebildet
ist, durchgeführt.
Als nächstes wird ein drittes Ausführungsbeispiel
in erster Linie anhand von Unterschieden zum zweiten Ausführungsbeispiel
beschrieben.
Wie in 7 gezeigt
ist, ist ein Masseleitungs-Leiter 6 ähnlich zum ersten Ausführungsbeispiel
auf einem Sili ziumoxidfilm 5 auf einem Halbleitersubstrat 4 ausgebildet.
Außerdem
ist eine Energieversorgungs-Anschlußfläche 15 auf dem Siliziumoxidfilm 5 angeordnet.
Ein erster Bereich hoher Störstellenkonzentration 17 ist
unterhalb der Energieversorqungs-Anschlußfläche 15 auf der Oberfläche des Siliziumsubstrats 4 ausgebildet
und durch ein Kontaktloch 18, das im Siliziumoxidfilm 5 ausgebildet
ist, an die Energieversorgungs-Anschlußfläche 15 angeschlossen.
Desweiteren ist ein als Energieversorgungsleitung dienender zweiter
Bereich hoher Störstellenkonzentration 19 vollständig auf
der rückseitigen
Oberfläche
des Siliziumsubstrats 4 ausgebildet und eine Energieversorgungselektrode 20 (Leiter) darauf
ausgebildet. Demgemäß wird aus
der Energieversorgungselektrode 20 der Energieversorgungs-Anschlußfläche 15 durch
den als Energieversorgungsleitung dienenden zweiten Bereich hoher Störstellenkonzentration 19,
das Siliziumsubstrat 4 (Bereich niedriger Störstellenkonzentration)
und den ersten Bereich hoher Störstellenkonzentration 17 Energie
zugeführt.
In diesem Fall kann Energie gleichmäßig den gesamten integrierte
Schaltungen ausbildenden Bereichen 2 (allen Chips) auf
einem Halbleiterwafer 1 zugeführt werden. Unterdessen kann
der Masseleitungs-Leiter 6 Energie aus einem Anschlußflächen-Bereich 13a (8) eines Testbereichs 13 (4) aufnehmen.
Gemäß diesem Ausführungsbeispiel
wird eine für
einen Burn-In dienende Verdrahtung mit der zweischichtigen Struktur
des als Energieversorgungsleitung dienenden zweiten Bereichs hoher Störstellenkonzentration 19,
der auf der rückseitigen Oberfläche des
Wafers (Siliziumsubstrat 4) ausgebildet ist, und des Masseleitungs-Leiters 6,
der auf dem Siliziumoxidfilm 5 ausgebildet ist, durchgeführt.
Daraus ergibt sich, wie in 8 gezeigt, daß, wenn
eine Spannung an den Wafer (Siliziumsubstrat 4) angelegt
wird, die Rückseite
des Wafers nicht mit Elementen ausgebildet und flach ist, und somit
eine Metallplatte 28 (Spannungsanlegeteil) die Elektrode 20 auf
einfache Weise ohne Verwenden von Nadeln 27, wie es bei
der Waferoberflächenseite
der Fall ist, kontaktieren kann.
Als nächstes wird ein viertes Ausführungsbeispiel
beschrieben.
9 stellt
ein viertes Ausführungsbeispiel, das
allerdings als solches nicht Schutzgegenstand gemäß dieser
Erfindung ist, dar. Im in den 2 und 3 gezeigten ersten Ausführungsbeispiel
wird ein Masseleitungs-Leiter 6 als die erste Schicht verwendet
und ein Energieversorgungsleitungs-Leiter 8 ist auf der
oberen Schichtseite angeordnet. Im Gegensatz dazu wird gemäß diesem
Ausführungsbeispiel die
obere Schichtseite als Masseleitungs-Leiter 6 verwendet.
Durch das Herstellen einer zweischichtigen Aluminiumverdrahtung
und das Herstellen eines Masseleitungs-Leiters 6 mit niedriger Impedanz
als oberen Leiter wird die Wirkung erzielt, daß ein Rauschen aus einem Außenbereich
während
eines Burn-In's
abgeschirmt wird. Augrund dessen wird eine Spannung des Energieversorgungsleitungs-Leiters 8 nicht
durch äußeres Rauschen
beeinflußt
und ein Burn-In-Testen kann in einer stabilisierten Arbeitsumgebung
durchgeführt
werden. Gleichzeitig ergibt sich die Wirkungsweise, daß verhindert
werden kann, daß im
Energieversorgungsleitungs-Leiter 8 erzeugtes
Rauschen nach außen
freigegeben wird, und somit ergibt sich selbst dann keine nachteilige Auswirkung
auf andere Wafer, wenn sich mehrere Wafer gleichzeitig in einem
Burn-In-Zustand befinden. Demgemäß wird die
Zuverlässigkeit
des Burn-In-Testens verbessert.
Desweiteren kann diese Wirkung mit
einem hohen Grad erzielt werden, wenn die Masseleitungsbreite größer als die
Leitungsbreite des Energieversorgungsleitungs-Leiters 8 ist,
um den gesamten Energieversorgungsleitungs-Leiter 8 im
wesentlichen in dessen gesamter Leitungsbreite zu umhüllen.
Nachstehend wird ein Anwendungsfall
des zuvor genannten vierten Ausführungsbeispiels
im weiteren Verlauf beschrieben.
Gemäß diesem Ausführungsbeispiel
wird, wie in 10 gezeigt,
die Verdrahtungsanordnung eines Energieversorgungsleitungs-Leiters 8 und
eines Masseleitungs-Leiters 6, die in mehreren Schichten
hergestellt sind, so gebildet, daß die Richtungen der Ströme, welche
durch den Energieversorgungsleitungs-Leiter 8 bzw. den
Masseleitungs-Leiter 6 fließen, während des Burn-In-Testens wechselseitig
umgekehrt sind.
Die Wirkungen dieses Ausführungsbeispiels werden
nachfolgend beschrieben.
Ein Magnetfeld wird anhand eines
Stroms, der durch die Verdrahtung fließt, unveränderlich erzeugt und dieses
Magnetfeld induziert elektromotorische Kräfte in äußere Leitungen (insbesondere
in Leitungen hoher Impedanz). Aufgrund dessen wird auf Signalleitungen
ein Rauschen überlagert
und kann eine Ursache einer fehlerhaften Funktionsweise oder schlimmstenfalls
einer Chipzerstörung
werden. Außerdem
fließt,
da mehrere Chip-Ausbildungsbereiche während des Burn-In-Testens mit
Strom aus dieser Energieversorgungsleitung (d.h. VDD-Leitung 8 und
GND-Leitung 6) versorgt werden, ein starker Strom in den
Energieversorgungsleitungen (VDD-Leitung 8 und
GND-Leitung 6) und aufgrund dessen wird die magnetische
Flußdichte
hoch.
Gemäß diesem Ausführungsbeispiel
werden eine GND-Leitung 6 und eine VDD-Leitung 8 verwendet,
in welchen die Richtung des Stroms unveränderlich umgekehrt ist und
Auswirkungen auf Außenbereiche
aufgrund des wechselseitigen Auslöschens der Magnetfelder reduziert
sind. Desweiteren wird diese Auswirkung größer, wenn die Magnetfelder
an einem Bereich, wo die magnetische Flußdichte höher und höher wird, aufgehoben werden.
Durch Vorsehen einer vielschichtigen Struktur wird ein Bereich (B),
welchen die Energieversorgungsleitungen wechselseitig bedecken,
groß und
ein Spalt (A) zwischen den Energieversorgungsleitungen wird schmal
und somit wird die Wirkung der wechselseitigen Auslöschung groß.
Die Erfindung ist selbstverständlich nicht
auf die zuvor beschriebenen Ausführungsbeispiele
beschränkt.
Zum Beispiel ist gemäß dem zweiten
und dritten Ausführungsbeispiel
der als Energieversorgungsleitung dienende Bereich hoher Störstellenkonzentration
auf der Oberfläche
oder der Rückseite
eines Wafers (Siliziumsubstrats 4) ausgebildet; demgegenüber ist
es aber ebenso akzeptabel, den auf der Oberfläche oder der Rückseite
des Wafers (Siliziumsubstrats 4) ausgebildeten Bereich
hoher Störstellenkonzentration
nicht dazu herzustellen, daß er als
Energieversorgungsleitung dient, sondert dazu, daß er als
Masseleitung dient. Außerdem
ist im ersten Ausführungsbeispiel
die Energieversorgung aus den Testbereichen, die auf einem Wafer
vorgesehen sind, durchgeführt
worden; demgegenüber
ist aber die Anzahl dieser Testbereiche ist nicht ausschließlich auf
die fünf
Orte beschränkt,
die in 4 dargestellt
sind.
Außerdem ist, wie in 11 gezeigt, in jeweiligen
integrierte Schaltungen ausbildenden Bereichen 2 (jeweilige
Chips) ein Transistor 22 (FET) zwischen der Energieversorgungs-Anschlußfläche 21 und
der inneren integrierten Schaltung (IC) vorgesehen und ein EPROM
(oder EEPROM) 23 ist an den Gateanschluß des Transistors 22 angeschlossen. Demgemäß werden
Ergebnisse des Testens, das für jeden
jeweiligen Chip in einem Waferzustand durchgeführt wird, von dem Schreib-Anschluß 24 in
das EPROM 23 geschrieben und die Energieversorgung bezüglich eines
Chips mit einer Kurzschlußbeschädigung wird
mittels des Schattens des Transistors 22 in einen Aus-Zustand
unterbrochen. Aufgrund die ser Ausführung ist es möglich, kein
elektrisches Potential an einen beschädigten Chip anzulegen, und
es ist möglich,
nachteilige Auswirkungen auf einen unbeschädigten Chip aufgrund des Auftretens
eines Kurzschlusses im beschädigten
Chip zu verhindern.
Alternativ ist es, wie in 12 gezeigt, auch akzeptabel,
nachteilige Auswirkungen auf andere Chips mittels einer Schmelzsicherung 25 zu
verhindern. Ein Schmelzen der Sicherung 25 wird mittels
eines Stroms, der zwischem der Schmelzsicherungs-Anschlußfläche 26 und
der Energierversorgungs-Anschlußfläche fließt, durchgeführt. Demgemäß wird für einen
Fall, bei dem die Sicherung 25 schmilzt, Massepotential
an den Gateanschluß des Transistors 22 angelegt,
wodurch der Transistor 22 ausgeschaltet wird. Andererseits,
wird durch die Sicherung 25 ein vorbestimmtes Potential
an den Gateanschluß des
Transistors 22 angelegt, wenn die Sicherung 25 nicht
schmilzt und der Transistor 22 wird in einen Ein-Zustand
geschaltet.
Wie zuvor beschrieben, überlappen
sich gemäß der vorliegenden
Erfindung Energieversorgungsleitungen und Masseleitungen wechselseitig
in einem Schneidelinienbereich und eine Leiter-Leitungsbreite der
Energieversorgungsleitungen und der Masseleitungen kann vergrößert werden;
genauso ist es möglich,
eine hervorragende Wirksamkeit in der Fähigkeit, ein Kurzschließen zwischen
den Leitungen zu verhindern, nachzuweisen.
Desweiteren ist in den zuvor genannten
verschiedenen Ausführungsbeispielen
die Anordnung von Masseleitugen und Energieversorgungsleitungen
in einem Schneidelinienbereich beschrieben worden, aber eine Mehrerschicht-Struktur
für die
Verdrahtungsstruktur von integrierten Schaltungen kann natürlich ebenso
innerhalb der Chip-Ausbildungsbereiche vorgesehen werden. In diesem
Fall wird es möglich,
eine Hochspannung, die während
des Burn-In-Testens angelegt wird, zu verwenden, um ein Testen einer
dielektrischen Festigkeit eines Schichtisolationsfilms zwischen
einer vielschichtigen Verdrahtung in einem Abschnitt der integrierten
Schaltungen innerhalb eines IC-Chips gleichzeitig mit einem Burn-In-Testen
auszuführen.
In der vorhergehenden Beschreibung
ist ein Halbleiterwafer beschrieben worden, welcher die Leiterbreite
einer Energieversorgungsleitung und einer Masseleitung vergrößern kann
und welcher ebenso ein Kurzschließen zwischen Leitungen verhindern kann.
Mehrere integrierte Schaltungen ausbildende Bereiche 2,
worauf integrierte Schaltungen ausgebildet worden sind, sind auf
einem Halbleiterwafer angeordnet. Ein Siliziumoxidfilm ist auf einem
Halbleitersubstrat ausgebildet und ein Masseleitungs-Leiter ist
auf dem Siliziumoxidfilm ausgebildet. Dieser Masseleitungs-Leiter
erstreckt sich über
Schneidelinien. Ein Schichtisolationsfilm, der aus einem Siliziumoxidfilm
zusammengesetzt ist, ist auf dem Siliziumoxidfilm abgelagert, wobei
der Masseleitungs-Leiter dazwischen angeordnet ist und wobei ein
Energieversorgungsleitungs-Leiter auf dem Schichtisolationsfilm
ausgebildet ist, um den Masseleitungs-Leiter zu überlappen. Dieser Energieversorgungsleitungs-Leiter
erstreckt sich über
Schneidelinien. In den integrierte Schaltungen ausbildenden Bereichen 2 sind eine
Energieversorgungs-Anschlußfläche und
der Energieversorgungsleitungs-Leiter
elektrisch verbunden. Eine Masse-Anschlußfläche und der Masseleitungs-Leiter
sind ebenso elektrisch verbunden.