DE4441043C1 - Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Wandlung eines Analogsignals in ein Digi­ talsignal, das nach dem Delta-Sigma-Prinzip arbeitet, insbesondere zur Anwendung in magnetisch-induktiven Durchflußmessern, bei welchem ein Integrationssignal durch Aufintegrieren des Analogsignals gebildet wird, bei welchem ein duales Signal ab­ hängig vom Über- oder Unterschreiten einer Schwelle durch das Integrationssignal gebildet wird, bei welchem dem aufzuintegrierenden Analogsignal abhängig von dem Wert des dualen Signals ein das Analogsignal zumindest teilweise kompensierendes Rückkopplungssignal überlagert wird und bei welchem das duale Signal als digitales Äquivalent des analogen Signals ausgegeben wird. Die Erfindung betrifft ebenso eine Vorrichtung zur Verwirklichung des beschriebenen Verfahrens zur Wandlung ei­ nes Analogsignals in ein Digitalsignal nach dem Oberbegriff des Patentanspruches 7.

Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal sind verschiedent­ lich bekannt und arbeiten nach unterschiedlichen Prinzipien. Hier sind beispielsweise das Doppelrampenprinzip sowie das der Erfindung zugrundeliegende Delta-Sigma- Prinzip zu nennen.

Eine Ausgestaltung des Doppelrampenprinzips ist in der EP-A2-0 502 368 beschrie­ ben. Eine weitere Ausgestaltung des Doppelrampenprinzips ist in der auf die Anmel­ derin zurückgehenden DE-C1-41 30 826 beschrieben. Beide genannten Druck­ schriften beschreiben Verfahren zur Verbesserung des Doppelrampenprinzips hin­ sichtlich der Linearität und Auflösung, wobei der erforderliche Aufwand bezüglich der Ablaufsteuerung als auch bezüglich der Kalibrierung zum Teil beträchtlich ist.

Auch das Delta-Sigma-Prinzip ist bereits vielfach beschrieben worden (vgl. Geiger, Randall L., VLSI design techniques for analog and digital circuits, McGraw-Hill, 1990, Seiten 664 bis 671; Databook Telecommunication IC′s, Analog/Digital Converter IC′s, CRYSTAL Semiconductor Corporation, Application Note Jan ′89, AN10REV1, Seiten 15-67 bis 15-76; ANALOG DEVICES, Datenblatt AD7710, Seiten 1 bis 31; Oli­ ver J.A.P. Nys, Evert Dÿkstra "On Configurable Oversampled A/D Converters" in IEEE Journal of Solid-State Circuits, 1993, Nr. 7, Seiten 736 bis 742, wo ein rücksetz­ barer Sigma-Delta Modulator beschrieben ist). Der Einsatz von Verfahren zur Wand­ lung eines Analogsignals in ein Digitalsignal, die nach dem Delta-Sigma-Prinzip arbei­ ten, in magnetisch-induktiven Durchflußmessern ist aus der EP-A1-0 521 169 eben­ falls bekannt.

Das Verfahren, von dem die vorliegende Erfindung ausgeht, ist im Rahmen einer Auf­ satzreihe in der Zeitschrift Technisches Messen 59 in den Auflagen 1/1992, 2/1992, 6/1992 und 7/8/1992 auf den Seiten 262 bis 266 und 312 bis 316 beschrieben wor­ den. Das dort beschriebene Delta-Sigma-Prinzip 1. Ordnung ist im wesentlichen da­ hingehend problematisch, daß hohe Auflösungen nur durch sehr hohe Abtastfre­ quenzen erreicht werden können. Im Rahmen der Aufsatzreihe werden weiter auch Delta-Sigma-Prinzipien höherer Ordnung beschrieben (vgl. Seiten 313 bis 314, 317 bis 319), mit Hilfe derer sich höhere Auflösungen realisieren lassen. Hierzu ist es je­ doch erforderlich, digitale Filter höherer Ordnung einzusetzen, die jedoch relativ auf­ wendig sind und bei denen die notwendige schnelle Berechnung der Filterkoeffizien­ ten bei einer Änderung der Oversampling-Rate nur bei hohen Rechnerleistungen möglich ist.

Der Erfindung liegt somit die Aufgabe zugrunde, das bekannte Delta-Sigma-Prinzip derart weiterzubilden, daß es eine hohe Auflösung bereits bei mäßig hohen Abtastfre­ quenzen gewährleistet.

Erfindungsgemäß ist das Verfahren zur Wandlung eines Analogsignals in ein Digital­ signal, das nach dem Delta-Sigma-Prinzip arbeitet, dadurch gekennzeichnet, daß das Analogsignal in gewissen Abständen unterbrochen wird, daß während der Unterbre­ chung des Analogsignals das Rückkopplungssignal in der Höhe reduziert wird, daß während der Unterbrechung des Analogsignals dem aktuellen Integrationssignal das reduzierte Rückkopplungssignal bis zum Über- oder Unterschreiten der Schwelle aufintegriert wird und daß anschließend das Integrationssignal zurückgesetzt wird. Ein durch die beschriebenen Merkmale erfindungsgemäß ausgestaltetes Verfahren gewährleistet durch die Zyklen gewisser Längen, die über eine Zurücksetzung des Integrationssignals eingeleitet werden, und die Restladungsbestimmung bei unter­ brochenem Analogsignal durch ein in der Höhe reduziertes Rückkopplungssignal in Verbindung mit dem bekannten Delta-Sigma-Prinzip 1. Ordnung, bei dem die digitale Filterung sehr einfach durch eine Mittelwertbildung realisiert wird, eine sehr gute Auflösung bei gemäßigten Abtastfrequenzen und moderaten Rechenleistungen. Ins­ gesamt kann das beschriebene Verfahren als Verfahren nach dem Delta-Sigma-Prinzip mit Restladungsbestimmung bezeichnet werden.

Eine vorteilhafte Ausgestaltung erfährt das erfindungsgemäße Verfahren dadurch, daß das Integrationssignal nach der Unterbrechung des Analogsignals zunächst durch Aufintegrieren des nicht reduzierten Rückkopplungssignals auf ein definiertes Niveau bezüglich der Schwelle integriert wird. Hierdurch wird eine zu große Diffe­ renz zwischen dem aktuellen Integrationssignal nach der Unterbrechung des Ana­ logsignals und der Schwelle und eine damit verbundene langwierige Aufintegration des aktuellen Integrationssignals mit Hilfe des reduzierten Rückkopplungssignals verhindert. Insbesondere in Verbindung mit der zuletzt genannten Maßnahme wird das erfindungsgemäße Verfahren dadurch weiter vorteilhaft ausgestaltet, daß das re­ duzierte Rückkopplungssignal wesentlich kleiner ist als das Rückkopplungssignal. Je kleiner das reduzierte Rückkopplungssignal ist, um so genauer ist natürlich auch die Restladungsbestimmung des Integrators nach der Unterbrechung des Analogsignals.

Wird das erfindungsgemäße Verfahren weiter dadurch ausgestaltet, daß die Integra­ tion in diskreten Schritten durchgeführt wird, so vereinfacht dies den Verfahrensab­ lauf und die anschließende Auswertung.

Anschließend an die zuletzt beschriebene Ausgestaltung wird das erfindungsgemäße Verfahren besonders vorteilhaft dadurch weitergebildet, daß die diskreten Schritte der Integration - vorzugsweise durch eine PLL-Synchronisation - mit deterministischen Störsignalen, insbesondere der Netzfrequenz, synchronisiert werden. Hierdurch ist gewährleistet, daß der Einfluß dieser deterministischen Störsignale weitestgehend re­ duziert wird.

Das erfindungsgemäße Verfahren wird schließlich dadurch weiter ausgestaltet, daß das duale Signal digital weiterverarbeitet wird. Diese digitale Weiterverarbeitung lie­ fert dann als Ergebnis beispielsweise ein Mehr-Bit-Wort, welches dann beispielsweise als Grundlage einer Signalanzeige dient.

Im folgenden wird das erfindungsgemäße Verfahren bzw. die erfindungsgemäße Vor­ richtung anhand einer lediglich Ausführungsbeispiele darstellenden Zeichnung näher erläutert. In der Zeichnung zeigen

Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Vorrichtung und

Fig. 2a), b) einen beispielhaften zeitlichen Verlauf des dualen Signals sowie des In­ tegrationssignals.

In Fig. 1 der Zeichnung ist eine Vorrichtung zur Wandlung eines Analogsignals in ein Digitalsignal, die nach einem erfindungsgemäß weitergebildeten Delta-Sigma-Prinzip arbeitet, dargestellt. Sowohl das erfindungsgemäße Verfahren als auch die erfin­ dungsgemäße Vorrichtung eignen sich besonders zur Anwendung in magnetisch-in­ duktiven Durchflußmessern, da es bei der Signalwandlung in magnetisch-induktiven Durchflußmessern auf eine hohe Genauigkeit der Analog/Digital-Wandlung an­ kommt. Die erfindungsgemäße Vorrichtung weist auf einen Integrator 1, einen mit dem Ausgang des Integrators 1 verbundenen 1-Bit-Analog/Digital-Wandler 2 und ein den Ausgang des 1-Bit-Analog/Digital-Wandlers 2 auf den Eingang des Integrators 1 rückkoppelndes Rückkopplungsnetzwerk 3. Die erfindungsgemäße Vorrichtung ist dadurch ausgestaltet, daß das Rückkopplungsnetzwerk 3 ein das Rückkopplungssi­ gnal ausgebendes Kompensationsnetzwerk 4, ein das reduzierte Rückkopplungssi­ gnal ausgebendes Restladungsnetzwerk 5 und eine mit dem Integrator 1, dem Aus­ gang des 1-Bit-Analog/Digital-Wandlers 2, dem Kompensationsnetzwerk 4 und dem Restladungsnetzwerk 5 verbundene Steuereinheit 6 aufweist.

Für die erwünschte hohe Genauigkeit der erfindungsgemäßen Vorrichtung ist es von besonderem Vorteil, wenn der 1-Bit-Analog/Digital-Wandler 2 getaktet ist und die Taktung jeweils bei eingeschwungenem Integrator 1 erfolgt.

Um das erfindungsgemäße Verfahren mit der erfindungsgemäßen Vorrichtung zu verwirklichen, weist der Integrator 1 einen Operationsverstärker 7, einen Integrati­ onskondensator 8 und einen den Integrationskondensator 8 kurzschließenden Re­ setschalter 9 auf. Bei dem vorliegenden Integrator 1 handelt es sich also um einen Umkehrintegrator (vgl. U. Tietze-Ch. Schenk, Halbleiter-Schaltungstechnik, 10. Auf­ lage, Springer-Verlag, 1993, Seiten 320 bis 323) mit einem zusätzlichen Resetschalter 9 zur Entladung des Integrationskondensators 8.

Der Eingang des Integrators 1 ist über einen Integrationsschalter 10 und ein Ein­ gangsnetzwerk 11 mit einer das zu wandelnde Analogsignal liefernden Analogsi­ gnalquelle 12, also beispielsweise dem Signalausgang eines magnetisch-induktiven Durchflußmessers, verbunden.

Besonders vorteilhaft ist die erfindungsgemäße Vorrichtung dadurch ausgestaltet, daß das Eingangsnetzwerk 11 einen mit dem Integrationsschalter 10 verbundenen Ein­ gangskondensator 13, einen zwischen die Analogsignalquelle 12 und den Eingangs­ kondensator 13 geschalteten Eingangsladeschalter 14 und einen zwischen den Ein­ gangskondensator 13 und den Eingangsladeschalter 14 einerseits und Masse ande­ rerseits geschalteten Eingangsentladeschalter 15 aufweist. Durch ein derart ausgestal­ tetes Eingangsnetzwerk 11 ist eine definierte Unterbrechung des Analogsignals ge­ währleistet.

Analog zu dem beschriebenen Eingangsnetzwerk 11 weist das Kompensationsnetz­ werk 4 auf einen mit dem Integrationsschalter 10 verbundenen Kompensationskon­ densator 16 mit einer Kapazität in der Größenordnung der Kapazität des Eingangs­ kondensators 13, einen zwischen eine umpolbare Referenzsignalquelle 17 und den Kompensationskondensator 16 geschalteten Kompensationsladeschalter 18 und einen zwischen den Kompensationskondensator 16 und den Kompensationslade­ schalter 18 einerseits und Masse andererseits geschalteten Kompensationsentlade­ schalter 19.

Das reduzierte Rückkopplungssignal wird besonders vorteilhaft dadurch zur Verfü­ gung gestellt, daß das Restladungsnetzwerk 5 der erfindungsgemäßen Vorrichtung einen mit dem Integrationsschalter 10 verbundenen Restladungskondensator 20 mit einer Kapazität deutlich geringer als die Kapazität des Eingangskondensators 13, einen zwischen die Referenzsignalquelle 17 und den Restladungskondensator 20 ge­ schalteten Restladungsladeschalter 21 und einen zwischen den Restladungskonden­ sator 20 und den Restladungsladeschalter 21 einerseits und Masse andererseits ge­ schalteten Restladungsentladeschalter 22 aufweist. Durch den in seiner Kapazität gegenüber der Kapazität des Eingangskondensators 13 deutlich kleineren Restla­ dungskondensator 20 ist gewährleistet, daß dem Summenpunkt S beim Betrieb des Restladungsnetzwerkes 5 ein deutlich reduziertes Restladungssignal zugeführt wird.

Weiter wird die erfindungsgemäße Vorrichtung dadurch weitergebildet, daß der Inte­ grationsschalter 10 einen mit dem Eingangskondensator 13, dem Kompensationskon­ densator 16 und dem Restladungskondensator 20 einerseits und dem Integrator 1 andererseits verbundenen Ladeschalter 23 und einen mit dem Eingangskondensator 13, dem Kompensationskondensator 16, dem Restladungskondensator 20 und dem Ladeschalter 23 einerseits und dem Masse andererseits verbundenen Entladeschalter 24 aufweist, so daß der Integrator 1 zu definierten Zeitpunkten mit den an den ge­ ladenen Kondensatoren anliegenden Spannungen verbindbar ist.

Schließlich steuert die erfindungsgemäß vorgesehene Steuereinheit 6 den Eingangsla­ deschalter 14, den Eingangsentladeschalter 15, den Kompensationsladeschalter 18, den Kompensationsentladeschalter 19, den Restladungsladeschalter 21, den Restla­ dungsentladeschalter 22, den Ladeschalter 23, den Entladeschalter 24 und den Re­ setschalter 9 so, daß das erfindungsgemäße Verfahren mit der erfindungsgemäßen Vorrichtung verwirklicht wird.

In Fig. 2 der Zeichnung ist ein beispielhafter Zeitablauf eines mit Hilfe der erfin­ dungsgemäßen Vorrichtung verwirklichten Ausführungsbeispiels des erfindungsge­ mäßen Verfahrens mit einem konstanten Analogsignal dargestellt.

Zunächst erfolgt zum Zeitpunkt t = 0 eine Entladung des Integrationskondensators 8 über den Resetschalter 9, gesteuert durch die Steuereinheit 6. Anschließend erfolgt die sogenannte Grobmessung, bei der eine vorgegebene Anzahl n_in Ladungen Q_in im Integrator 1 aufintegriert werden, bei der gleichzeitig dieselbe Anzahl n_in Ladungen +Q_k oder -Q_k im Integrator aufintegriert werden, deren Polarität von dem dualen Si­ gnal in der Form abhängt, daß bei dualem Signal = 0 (Integratorausgang negativ) eine Ladung -Q_k und bei dualem Signal = 1 (Integratorausgang positiv) eine Ladung +Q_k aufintegriert wird. Im vorliegenden Beispiel ist n_in = 16. Hierbei wird die Anzahl der aufintegrierten Ladungen -Q_k mit n_grob bezeichnet; die Anzahl der aufintegrierten Ladungen +Q_k ergibt sich also zu n_in -n_grob. Im wesentlichen wird also im dargestell­ ten Ausführungsbeispiel in Fig. 2 während der sogenannten Grobmessung die Funk­ tionen des Delta-Sigma-Prinzips verwirklicht.

Während einer sogenannten Kompensation erfolgt anschließend, nach der Unterbre­ chung des Analogsignals, eine Aufintegration des Integrationssignals durch das al­ leinige Anlegen des nicht reduzierten Rückkopplungssignals auf ein definiertes Ni­ veau bezüglich der Schwelle, hier also die Aufintegration von so vielen Ladungen -Q_k, bis der Ausgang des Integrators positiv ist. Die Anzahl der aufintegrierten La­ dungen wird hier mit n_k bezeichnet, beträgt im vorliegenden Fall n_k = 1, je nach Inte­ gratorsignal bei der Unterbrechung des Analogsignals kann jedoch auch n_k = 0 sein. Abschließend erfolgt nunmehr die Restladungsbestimmung, bei der so viele Ladun­ gen Q_ab aufintegriert werden, bis die Ausgangsspannung des Integrators 1 negativ ist. Die Anzahl der aufintegrierten Ladungen Q_ab wird allgemein n_ab bezeichnet, be­ trägt im vorliegenden n_ab = 7, und kann je nach Integrationssignal auch n_ab = 0 sein.

Der in Fig. 2b) dargestellte Verlauf des Ausgangssignals des Integrators 1 führt, wie beschrieben, zu dem in Fig. 2a) dargestellten Verlauf des dualen Signals am Ausgang des 1-Bit-Analog/Digital-Wandlers 2. Dieses duale Signal wird, wie in Fig. 1 darge­ stellt, der Steuereinheit 6 zugeführt, die entsprechend das Eingangsnetzwerk 11, das Kompensationsnetzwerk 4, das Restladungsnetzwerk 5 sowie den Integrationsschal­ ter 10 steuert. Die Steuereinheit 6 liefert also die Werte für n_in, n_grob, n_k und n_ab. Damit wird das Eingangssignal wie folgt digitalisiert. Es gilt:

0 = Q_in · n_in + Q_k · (n_in - n_grob) - Q_k · n_grob - Q_k · n_k + Q_ab · n_ab.

Mit folgender Umstellung

ergibt sich also

Die maßgeblichen Kondensatorverhältnisse

werden durch Selbstkalibrierungen bestimmt. Die Anzahlen n_x werden selbstver­ ständlich für jeden digitalen Wert, evtl. auch aus dem dualen Signal, aufs neue ermittelt.

An den dargestellten Gleichungen verdeutlicht, ist es insbesondere der Summand

innerhalb der Klammer, der das erfindungsgemäße Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal von dem bekannten Delta-Sigma-Wandler 1. Ord­ nung, von dem die Erfindung ausgeht, unterscheidet. Durch diesen Summand wird eine wesentlich höhere Auflösung des digitalisierten Signals erreicht.

Der beschriebene Delta-Sigma-Wandler läßt sich besonders vorteilhaft mit niedriger Leistungsaufnahme realisieren und monolithisch integrieren.

Claims (15)

1. Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal, das nach dem Delta-Sigma-Prinzip arbeitet, insbesondere zur Anwendung in magnetisch-induktiven Durchflußmessern, bei welchem ein Integrationssignal durch Aufintegrieren des Ana­ logsignals gebildet wird, bei welchem ein duales Signal abhängig vom Über- oder Un­ terschreiten einer Schwelle durch das Integrationssignal gebildet wird, bei welchem dem aufzuintegrierenden Analogsignal abhängig von dem Wert des dualen Signals ein das Analogsignal zumindest teilweise kompensierendes Rückkopplungssignal überlagert wird und bei welchem das duale Signal als digitales Äquivalent des analo­ gen Signals ausgegeben wird, dadurch gekennzeichnet, daß das Analogsignal in gewissen Abständen unterbrochen wird, daß während der Unterbrechung des Ana­ logsignals das Rückkopplungssignal in der Höhe reduziert wird, daß während der Unterbrechung des Analogsignals dem aktuellen Integrationssignal das reduzierte Rückkopplungssignal bis zum Über- oder Unterschreiten der Schwelle aufintegriert wird und daß anschließend das Integrationssignal zurückgesetzt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Integrationssignal nach der Unterbrechung des Analogsignals zunächst durch Aufintegrieren des nicht reduzierten Rückkopplungssignals auf ein definiertes Niveau bezüglich der Schwelle integriert wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das reduzierte Rückkopplungssignal wesentlich kleiner als das Rückkopplungssignal ist.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die In­ tegration in diskreten Schritten durchgeführt wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die diskreten Schritte der Integration mit deterministischen Störsignalen, insbesondere der Netzfrequenz synchronisiert werden.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das duale Signal digital weiterverarbeitet wird.

7. Vorrichtung zur Wandlung eines Analogsignals in ein Digitalsignal, die nach einem Verfahren gemäß einem der Ansprüche 1 bis 6 arbeitet, insbesondere zur Anwendung in magnetisch-induktiven Durchflußmessern, mit einem Integrator (1), mit einem mit dem Ausgang des Integrators (1) verbundenen 1-Bit-Analog/Digital-Wandler (2) und mit einem den Ausgang des 1-Bit-Analog/Digital-Wandlers (2) auf den Eingang des Integrators (1) rückkoppelnden Rückkopplungsnetzwerk (3), dadurch gekenn­ zeichnet, daß das Rückkopplungsnetzwerk (3) ein das Rückkopplungssignal ausge­ bendes Kompensationsnetzwerk (4), ein das reduzierte Rückkopplungssignal ausge­ bendes Restladungsnetzwerk (5) und eine mit dem Integrator (1), dem Ausgang des 1-Bit-Analog/Digital-Wandlers (2), dem Kompensationsnetzwerk (4) und dem Restla­ dungsnetzwerk (5) verbundene Steuereinheit (6) aufweist.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der 1-Bit-Ana­ log/Digital-Wandler (2) getaktet ist und daß die Taktung jeweils bei eingeschwun­ genem Integrator (1) erfolgt.

9. Vorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Integrator (1) einen Operationsverstärker (7), einen Integrationskondensator (8) und einen den Integrationskondensator (8) kurzschließenden Resetschalter (9) aufweist.

10. Vorrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß der Eingang des Integrators (1) über einen Integrationsschalter (10) und ein Eingangs­ netzwerk (11) mit einer das zu wandelnde Analogsignal liefernden Analogsignal­ quelle (12) verbunden ist.

11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß das Eingangsnetz­ werk (11) einen mit dem Integrationsschalter (10) verbundenen Eingangskondensator (13), einen zwischen die Analogsignalquelle (12) und den Eingangskondensator (13) geschalteten Eingangsladeschalter (14) und einen zwischen den Eingangskondensa­ tor (13) und den Eingangsladeschalter (14) einerseits und Masse andererseits geschal­ teten Eingangsentladeschalter (15) aufweist.

12. Vorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß das Kom­ pensationsnetzwerk (4) einen mit dem Integrationsschalter (10) verbundenen Kom­ pensationskondensator (16) mit einer Kapazität in der Größenordnung der Kapazität des Eingangskondensators (13), einen zwischen eine umpolbare Referenzsignalquelle (17) und den Kompensationskondensator (16) geschalteten Kompensationsladeschal­ ter (18) und einen zwischen den Kompensationskondensator (16) und den Kompen­ sationsladeschalter (18) einerseits und Masse andererseits geschalteten Kompensati­ onsentladeschalter (19) aufweist.

13. Vorrichtung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß das Restladungsnetzwerk (5) einen mit dem Integrationsschalter (10) verbundenen Restladungskondensator (20) mit einer Kapazität deutlich geringer als die Kapazität des Eingangskondensators (13), einen zwischen die Referenzsignalquelle (17) und den Restladungskondensator (20) geschalteten Restladungsladeschalter (21) und einen zwischen den Restladungskondensator (20) und den Restladungsladeschalter (21) einerseits und Masse andererseits geschalteten Restladungsentladeschalter (22) aufweist.

14. Vorrichtung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß der Integrationsschalter (10) einen mit dem Eingangskondensator (13), dem Kompen­ sationskondensator (16) und dem Restladungskondensator (20) einerseits und dem Integrator (1) andererseits verbundenen Ladeschalter (23) und einen mit dem Ein­ gangskondensator (13), dem Kompensationskondensator (16), dem Restladungskon­ densator (20) und dem Ladeschalter (23) einerseits und Masse andererseits verbun­ denen Entladeschalter (24) aufweist.

15. Vorrichtung nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, daß die Steuereinheit (6) den Eingangsladeschalter (14), den Eingangsentladeschalter (15), den Kompensationsladeschalter (18), den Kompensationsentladeschalter (19), den Restladungsladeschalter (21), den Restladungsentladeschalter (22), den Ladeschalter (23), den Entladeschalter (24) und den Resetschalter (9) steuert.