-
Die
Erfindung betrifft einen A/D-Wandler nach dem Oberbegriff des Patentanspruchs
1.
-
In
der Elektronik sind verschiedene Verfahren zum Verschieben einer
Spannung bekannt. Beispielsweise kann zu diesem Zweck eine Addierschaltung
eines Operationsverstärkers
eingesetzt werden. Nachteilig bei diesem Verfahren ist jedoch, daß für eine derartige
Schaltungsanordnung eine Versorgungsspannung und damit ein hoher
Energieverbrauch nötig
ist.
-
Ebenfalls
sind in der Technik sogenannte "switched
capacitor" A/D-Wandler
gut bekannt. Beispielsweise wird in der Veröffentlichung von Jacques Robert
et al., "A 16-bit
Low-Voltage CMOS
A/D Converter",
IEEE Journal of Solid Sate Circuits, Band 22, Nr. 1, April 1987,
ein derartiger A/D-Wandler offenbart. Ein derartiger A/D-Wandler
ist in seiner Einfachheit vorteilhaft und ist nicht sehr empfindlich
auf Variationen der Taktfrequenz und der Wellenform des Takts. Alle
Signale werden durch Ladungen statt durch Ströme repräsentiert. Sind die Schalter
in einer CMOS-Technologie implementiert, so wird der Leckstrom minimiert,
so daß die
Ladung auf den Kondensatoren erhalten bleibt und der Stromverbrauch
minimiert wird.
-
Ein
derartiger A/D-Wandler kann beispielsweise in einem integrierten
Schaltkreis verwendet werden, der zur Batterieüberwachung bzw. -ladung dient.
Ist der integrierte Schaltkreis ein integrierter Bestandteil der
Batterie bzw. eines Batteriepacks, so stellt sich das Problem, daß die Versorgungsenergie von
elektrischen Bauelementen, wie zum Beispiel Operationsverstärkern, aus
der Batterie entnommen werden muß. Dadurch ergibt sich ein
definierter Arbeitsbereich für
alle elektronischen Bauteile, der beispielsweise zwischen 0 und
5 Volt liegt. Eine zu digitalisierende Spannung, die außerhalb
dieses Bereichs liegt, also zum Beispiel negativ ist, kann nicht verarbeitet
werden. Beim Laden bzw. Entladen der Batterie treten in unterschiedliche
Richtungen gerichtete Ströme
auf, die an einem Shuntwiderstand als Spannung abgegriffen werden,
um beispielsweise die ein- oder ausgeflossene Ladung aus der Batterie zu überwachen.
Um nun dennoch Signale verarbeiten zu können, die außerhalb
des Arbeitsbereichs der elektronischen Bauelemente liegen, muß die Eingangsspannung
des A/D-Wandlers geeignet verschoben werden.
-
Die
Aufgabe der vorliegenden Erfindung besteht also darin, einen A/D-Wandler
derart weiterzubilden, daß es
möglich
wird, daß eine
außerhalb
des Arbeitsbereichs elektrischer Bauelemente liegende Eingangsspannung
so verschoben wird, daß sie
in dem Arbeitsbereich der Bauelemente liegt, wobei der Energieverbrauch
für das
Verschieben der Spannung minimiert wird.
-
Die
erfindungsgemäße Aufgabe
wird bei einem A/D-Wandler der eingangs genannten Art durch die
im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale
gelöst.
-
Bevorzugte
Ausgestaltungen der Erfindung sind in den abhängigen Patentansprüchen offenbart.
-
Ein
Vorteil der Erfindung besteht darin, daß durch den geringen Energieverbrauch
des Verfahrens ein energiesparender Einsatz eines A/D-Wandlers in
einem integrierten Schaltkreis für
ein Batterieüberwachungs-
und Ladungssystem möglich
wird. Durch den geringen Energieverbrauch wird die Batterie nicht
unnötig
entladen, was andernfalls einen Schaden der Batterie verursachen
kann, insbesondere eine Verminderung der Kapazität und der Lebensdauer. Ferner
wird der Energieverbrauch für
die Überwachung
der Batterie minimiert.
-
Ein
weiterer Vorteil der Erfindung besteht darin, daß bei gleichem Energieverbrauch
Messungen an der Batterie, beispielsweise des Lade- bzw. Entladestroms,
der Temperatur und der Batteriespannung öfter als mit den herkömmlichen
Verfahren durchgeführt
werden können.
-
Die
Erfindung, sowie weitere Ausgestaltungen und Vorteile derselben
wird bzw. werden nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme
auf die Zeichnung erläutert.
In der Zeichnung zeigt:
-
1 eine
schematische Skizze einer Schaltungsanordnung zum Verschieben einer
Spannung;
-
2 ein
zweites Ausführungsbeispiel
der Schaltungsanordnung zum Verschieben einer Spannung;
-
3 eine
schematische Skizze des Einsatzes einer erfindungsgemäßen Schaltungsanordnung in
einem A/D-Wandler; und
-
4 ein
Phasendiagramm des Betriebs des A/D-Wandlers gemäß 3.
-
In 1 ist
ein erstes Ausführungsbeispiel einer
Schaltungsanordnung bestehend aus drei Schaltern S1 bis S3, vier
Anschlüssen
A1, ..., A4 und einem Kondensator C1 (mit Kapazität C1) dargestellt.
Die Anschlüsse
A1, ..., A4 befinden sich auf den Potentialen Φ1,
..., bzw. Φ4. Dabei befinden sich die Schalter S 1 bzw.
die parallel geschalteten Schalter S2 und S3 auf einer einen bzw.
einer anderen Seite des Kondensators C1.
-
Im
folgenden soll nun der Betrieb der Schaltungsanordnung erläutert werden.
Zu Beginn werden die Schalter S1 und S2 geschlossen und der Schalter S3
ist geöffnet.
Der Kondensator lädt
sich auf Grund der Spannungsdifferenz Φ1–Φ2 auf und speichert eine Ladung C1·(Φ1–Φ2). Im nächsten
Schritt des erfindungsgemäßen Verfahrens
werden die Schalter S1 und S2 geöffnet
und ein Pol des Kondensators über
den Schalter S3 mit einem Potential Φ3 verbunden.
Am Kondensator C1 liegt nun eine Spannung Φ3 +
(Φ1–Φ2) an, die durch Verbinden mit den auf den Potentialen Φ3 und Φ4 liegenden Anschlüssen A3 und A4 abgegriffen
werden kann.
-
In 2 ist
nun ein weiteres Ausführungsbeispiel
der Schaltungsanordnung zum Verschieben einer Spannung dargestellt,
wobei ein zusätzlicher Schalter
S4 vorgesehen ist, der im geöffneten
Zustand verhindert, daß an
dem Anschluß A4
nach Schließen
des Schalters S1 das Potential Φ1 anliegt zum Abgreifen der Spannung Φ3 + (Φ1–Φ2) an den Anschlüssen A3 und A4.
-
In 3 ist
ein schematisches Schaltbild der erfindungsgemäßen Schaltungsanordnung in
einem switched capacitor A/D-Wandler gezeigt. Der A/D-Wandler 10 weist
einen als Integrator verwendeten Operationsverstärker 15 und einen
als Komparator verwendeten Operationsverstärker 20 auf. Der nicht
invertierende Eingang des Komparators 20 steht über die
Leitung 50 mit dem Ausgang des Integrators 15 in
Verbindung. Der invertierende Eingang des Komparators 20 und
der nicht invertierende Eingang des Integrators 15 sind
mit einem Bezugspotential AGND (analog ground = 1,25 Volt) verbunden. Der
Ausgang des Komparators 20 ist „high", falls die Ausgangsspannung des Integrators 15 größer als
die Bezugsspannung AGND ist, und „low", falls die Ausgangsspannung des Integrators 15 kleiner
als die Bezugsspannung AGND ist. Über die Leitungen 51, 52, 53 und 54 ist
dem Integrator 15 bzw. dem invertierenden Eingang und dem
Ausgang des Integrators 15 ein Kondensator C2 mit Kapazität C2 parallel
geschaltet. Dem Kondensator C2 ist über die Leitungen 51 und 55 ein
Schalter SR parallel geschaltet, der eine Entladung des Kondensators
C2 bewirken kann. Über
eine Leitung 56 steht der invertierende Eingang des Integrators 15 über einen
Schalter S5 und einer Leitung 57 mit einem Kondensator
C1 mit Kapazität C1
in Verbindung. Eine Leitung 58 verbindet die Leitung 57 über einen
Schalter SI und die Leitung 54 mit dem Ausgang des Integrators 15.
Die Leitung 59 verbindet den, in 3 dem Integrator 15 zugewandten, Pol
des Kondensators C1 mit einer Leitung 60, die über die
Leitung 61, 62 bzw. 63 mit den Schaltern
S4, S7 bzw. S6 in Verbindung stehen. Am anderen Pol des Kondensators
C1 liegt eine Leitung 64, die über den Schalter S3 mit der
Bezugsspannung AGND = 1,25 V verbunden ist. Eine Leitung 65 steht
mit der Leitung 64 in Verbindung und verbindet über die
Leitungen 66, 67 bzw. 68 den, in der 3 dem
Integrator 15 abgewandten, Pol des Kondensators C1 mit den
Schaltern S2, S1 bzw. S8. Die interne Masse des Chips VSS =
0 Volt steht über
die Leitung 69 bzw. 70 mit den Schaltern S8 bzw.
S6 in Verbindung. Auf diese Weise kann durch geeignetes Öffnen und
Schließen
der Schalter S8 und S6 die Spannung VSS an beide Pole des Kondensators
C1 angelegt werden. Die zu digitalisierende Eingangsspannung VIN steht über
die Leitungen 71 bzw. 72 mit den Schaltern S1 bzw.
S7 in Verbindung. Auf diese Weise kann durch geeignetes Öffnen und
Schließen
der Schalter S1 und S7 die Eingangsspannung VIN an
jeweils einem Pol des Kondensators C1 angelegt werden. Die, die Auflösung des
A/D-Wandlers bestimmende Referenzspannung VREF ist über die
Leitungen 73 bzw. 74 mit den Schaltern S2 bzw.
S4 verbunden. Auf diese Weise kann die Referenzspannung VREF die zum Beispiel 150 Millivolt beträgt, an einen
der beiden Pole des Kondensators C1 angelegt werden. Die Schalter S1,
... S8, SR und SI sind vorzugsweise CMOS-Schalter, insbesondere
CMOS-"transmission gates" bzw. Transmissionsgatter.
Die Verbindung der Eingangsspannung VIN,
der Referenzspannung VREF und der Masse
VSS mit dem Eingangskondensator C1 des A/D-Wandlers ist in der Technik
bekannt. Erfindungsgemäß ist über den
Schalter S3 eine Bezugsspannung AGND = 1,25 Volt (≠VSS=
0 Volt) an den Eingangskondensator C1 angeschlossen. Ebenfalls wird
es durch die erfindungsgemäße Schaltung ermöglicht,
daß VIN, VREF und AGND
an beide Seiten des Eingangskondensators C1 angelegt werden können, was
jeweils eine Aufladung unterschiedlichen Vorzeichens des Kondensators
C1 bewirkt.
-
In 4 ist
nun der Betrieb des A/D-Wandlers in einem sogenannten Phasendiagramm
dargestellt. Dabei bezeichnen S1 bis S8, SR und SI die Schalter
des A/D-Wandlers 10 gemäß der 3 und CK
ist das Taktsignal des Komparators 20. CK' stellt ein weiteres
abgeleitetes Taktsignal dar. In dem Diagramm schwanken die Schalterzustände zwischen
O und 1, wobei 1 bedeutet, daß der
Schalter geschlossen ist, während
O für den
geöffneten
Schalter steht. Der Betrieb des A/D-Wandlers läßt sich in vier Phasen einteilen,
die mit I, II, III und IV bezeichnet sind. Dabei bezeichnet I eine
RESET- oder Rücksetz-Phase,
II eine Integrationsphase, III eine Invertierphase, und IV eine
Integrationsphase mit Eingangsspannung der umgekehrtem Vorzeichen.
Der Ablauf ist feiner in Schritte i, ..., xiv unterteilt. In Schritt
i ist nur der Schalter SR geschlossen, während alle anderen Schalter
geöffnet
sind. Dies bewirkt eine Entladung des Kondensators C2. Im Schritt
ii werden die Schalter S1 und S6 geschlossen, während alle übrigen Schalter weiter offen
bleiben. Dies bewirkt eine Aufladung des Kondensators auf eine Ladung ΔQ = C1 (VIN – VSS) = C1 VIN. Im
Schritt iii werden die Schalter S3 und S5 geschlossen, während alle
anderen Schalter geöffnet
bleiben. Ein Pol des Kondensators wird nun auf das Potential AGND
gelegt, wähend
der andere Pol des Kondensators C1 durch Schließen des Schalters S5 mit dem
Kondensator C2 in Verbindung steht. Es findet nun ein Ladungstransfer
vom Kondensator C1 zum Kondensator C2 statt. Da der Integrator 15 dahingehend
wirkt, die beiden Eingangspotentiale gleichzumachen, liegt am Ausgang des
Integrators 15 die Ausgangsspannung VOUT gleich –(C1/C2)·VIN + AGND an. Im Schritt iv werden alle Schalter
geöffnet
und der Komparatortakt CK ist 1, d. h. der Komparator 20 führt einen
Vergleich zwischen VOUT mit AGND durch.
Vom Ergebnis dieses Vergleichs hängt
nun der weitere Ablauf ab. Die Darstellung der Schalterzustände im Schritt
v muß folgendermaßen verstanden
werden. Im Schritt v sind nicht die Schalter S2 bis S8 geschlossen,
sondern die Schalter S2 und S6 sind geschlossen und S1, S3, S4,
S5, S7, SR und SI offen, falls der Ausgang des Komparators O, also "low" ist, während die
Schalter S4 und S8 geschlossen und S1, S2, S3, S5, S6, S7, SR und
SI offen sind, wenn der Ausgang des Komparators 1, d. h. "high" ist und anderenfalls
offen bleiben. Ist nun der Ausgang des Komparators O, d. h. die
Ausgangsspannung VOUT kleiner AGND, so werden
die Schalter S2 und S6 geschlossen. Am Kondensator C1 liegt nun
VREF und VSS an. Im Fall, indem der Ausgang
des Komparators 1 ist, d. h. VOUT größer als
AGND, werden die Schalter S4 und S8 geschlossen, wodurch ebenfalls
VSS und VREF an den beiden Polen des Kondensators
C1 anliegen, aber mit umgekehrten Vorzeichen als in dem Fall, in
dem der Ausgang des Komparators O ist. Im Schritt v sind die Schalter
S1, SR und SI geöffnet.
Im Schritt vi, werden die Schalter S3 und S5 geschlossen (vergleiche
Schritt iii), was bewirkt, daß die
Kondensatoren C1 und C2 verbunden werden. Ebenfalls wird an einen
Pol des Kondensators C1 Spannung AGND gelegt. Es findet also wiederum
ein Ladungstransfer zwischen den Kondensatoren C1 und C2 statt,
wodurch eine Spannung –(C1/C2)
VREF + AGND zu bzw. von der Ausgangsspannung
des Integrators 15 addiert bzw. subtrahiert wird, je nach
dem Ergebnis des Vergleichs des Komparators im Schritt iv. Erfindungsgemäß wird also
in der Phase II eine um AGND verschobene Eingangsspannung verarbeitet
mit einer um AGND verschobenen Referenzspannung. Ebenfalls liegt
am nicht invertierenden Eingang des Integrators 15 und
dem invertierenden Eingang des Komparators 20 AGND an,
was bewirkt, daß die
Ausgangsspannung auf AGND bezo gen ist und einen Vergleich des Komparators 20 nicht
mit VSS = 0 Volt, sondern mit AGND = 1,25
Volt bewirkt.
-
Im
folgenden soll nun die Phase III bestehend aus den Schritten vii
bis ix diskutiert werden, In dieser Phase wird eine Vorzeichenumkehr
der Ausgangsspannung des Integrators 15 mit Bezug auf AGND
durchgeführt.
Während
der gesamten Phase III ist der Schalter S3 geschlossen. Die Schliessung des
Schalters S3 in der Phase III bewirkt, daß die Spannung AGND an einem
Pol des Kondensators C1 anliegt, weshalb die Spannung VOUT auch
in Bezug auf AGND invertiert wird und nicht in Bezug auf VSS = 0
Volt, wie bei dem bekannten A/D-Wandlern. Im Schritt vii wird nun
der Schalter SI geschlossen, während
alle übrigen
Schalter, bis auf den Schalter S3 geöffnet sind. Dies bewirkt, daß die Spannung
VOUT in dem Kondensator C1 zwischengespeichert
wird, damit im Schritt viii alle Schalter bis auf den Schalter SR geöffnet werden.
Der Schalter SR wird also geschlossen, was eine Entladung des Kondensators
C2 bewirkt. In dem Schritt ix wird nun der Schalter S5 zusätzlich zu
dem Schalter S3 geschlossen, während alle übrigen Schalter
geöffnet
sind. Dies bewirkt, daß die
negative um AGND verschobene Spannung am Ausgang des Integrators 15 anliegt.
Das negative Vorzeichen ergibt sich wie zuvor durch den Ladungstransfer
vom Kondensator C1 zum Kondensator C2. Im Schritt x werden die Schalter
S7 und S8 geschlossen, während
alle übrigen
Schalter geöffnet
sind. Verglichen mit dem Schritt ii liegt nun die Eingangsspannung
VIN mit umgekehrter Polarität am Kondensator
C1 an. Dies bewirkt einen Vorzeichenwechsel der Integration der
Eingangsspannung, der auch gut in 4 der eingangs
genannten Veröffentlichung von
Jacques Robert et al. erkennbar ist. Die Schritte xi bis xiv entsprechen
den Schritten iii bis vi, d. h. es wird eine Integration der Eingangsspannung
(nur auf Grund Schritt x mit umgekehrten Vorzeichen von VIN) durchgeführt, und je nach dem Ergebnis
des Komparators 20 im Schritt xii nach der Integration
VREF addiert bzw. subtrahiert (im Falle
C1 gleich C2). Bei einem 14-Bit A/D-Wandler wird nach Ausführung des Schritts
i die Phase II [214 – 2 (für die Phasen I, III)] : 2 =
8191-mal durchgeführt
ebenso wie die Phase IV. Der Ausgang des Komparators ist an einen
(nicht gezeigten) Auf/Ab-Zähler
angeschlossen, der jedesmal, je nachdem, ob VREF addiert
oder subtrahiert wurde, seinen Zählerstand
um 1 erhöht
bzw. erniedrigt. Das Ergebnis des Zählers ist dann eine 14 Bit
Darstellung des Verhältnisses
VIN zu VREF. Die
Phasen III und IV sind nötig,
da durch die Integration mit umgekehrten Vorzeichen von VIN Offsetfehler zum Beispiel in den Operationsverstärkern gemittelt
werden bzw. sich aufheben.
-
Die
Erfindung wurde anhand bevorzugter Ausführungsbeispiele erläutert. Dem
Fachmann sind jedoch zahlreiche Abwandlungen und Ausgestaltungen
möglich,
ohne daß dadurch
der Erfindungsgedanke verlassen wird.