DE3209070C2

DE3209070C2 - Schaltungsanordnung zum Schalten elektrischer Lasten

Info

Publication number: DE3209070C2
Application number: DE3209070A
Authority: DE
Inventors: Erwin Dipl Ing Heuwieser; Kurt Dipl Ing Schwaiger
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1982-03-12
Filing date: 1982-03-12
Publication date: 1994-03-17
Anticipated expiration: 2002-03-13
Also published as: US4694207A; DE3209070A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Schalten elektrischer Lasten gemäß dem Oberbegriff des Anspruchs 1.

Bei derartigen Schaltungen muß der Schalttransistor die volle Gleichspannung des Gleichspannungsnetzes abzüglich des Span nungsabfalles an seiner Schaltstrecke an den Verbraucher schalten. Weiterhin darf die erforderliche Steuerspannung an der Gate-Source-Strecke die Spannung am Verbraucher nicht vermindern.

Insbesondere bei Anwendung in Fahrzeugen, wo Gleichspannungs netze mit relativ niedrigen Spannungen zur Verfügung stehen, wobei die Klemmenspannung an der Batterie beispielsweise bei winterlichen Temperaturen noch weiter erniedrigt ist, besteht die Gefahr, daß die aufgezeigten Forderungen nicht mehr er füllt werden können.

Zur Behebung dieser Schwierigkeiten sind zwar Schaltungen be kannt, bei denen mit einem Spannungswandler (mit Potential trennung) zwischen der Gate-Source-Strecke der Schalttransis tor voll durchgesteuert wird, jedoch sind diese Schaltungen relativ aufwendig.

Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung der eingangs genannten Art anzugeben, bei der mit einfachen Mitteln diese Schwierigkeiten behoben sind.

Diese Aufgabe wird erfindungsgemäß mit den kennzeichnenden Merkmalen des Patentanspruchs 1 gelöst.

Zweckmäßige Ausgestaltungen der Erfindung sind in den Unteransprüchen angeführt.

Die Vorteile des Gegenstandes der Erfindung werden anhand der folgenden Ausführungsbeispiele näher erläutert. In der dazu gehörigen Zeichnung zeigen:

Fig. 1 ein Prinzipschaltbild,

Fig. 2 ein weiteres Prinzipschaltbild, und

Fig. 3 eine Schaltungsanordnung mit mehreren Verbrauchern.

In Fig. 1 ist ein Prinzipschaltbild dargestellt, bei dem ein Verbraucher, eine elektrische Last R_L, mit Hilfe eines MOS- Schalttransistors T an eine Gleichspannungsquelle U+ gelegt ist. Der Verbraucher R_L liegt dabei einseitig an Masse. An den Steueranschluß (Gate) des Schalttransistors T wird eine Steuerspannung U_ST gelegt, die gleich oder größer ist als die Summe der Spannungen des Gleichspannungsnetzes U+ zuzüglich der Spannung an der Gate-Source-Strecke des Schalttransistors T. Die Größe der Steuerspannung U_ST ist dabei abhängig vom Strom I_L durch den Verbraucher R_L, wobei die Beziehung gilt, daß mit höheren Stromwerten I_L auch eine höhere Steuerspan nung U_ST zum Durchschalten des Schalttransistors T erforder lich ist. Durch das Anlegen der Steuerspannung U_ST wird der Vorteil erzielt, daß an den Verbraucher P_L die volle Spannung U des Gleichspannungsnetzes durchgeschaltet werden kann, ohne daß die Steuerspannung den Spannungsverlust am Schalttransis tor T erhöht.

In Fig. 2 ist eine prinzipielle Ausführungsform dargestellt, bei der die Steuerspannung U_ST, die an die Steuerelektrode des Schalttransistors T gelegt werden soll, fast leistungslos mit Hilfe eines MOS-Vorstufentransistors V durchgeschaltet werden kann. Mit dieser Vorstufe erzielt man den Vorteil, daß insbesondere bei niedrigen Logik-Spannungen (z. B. TTL) im Gleichspannungsnetz die erforderliche Steuerspannung U_ST am Schalttransistor T zur Verfügung steht.

Spannungswandler und Lastkreis arbeiten am gleichen Potenti al, wobei die Ansteuerung des Schalttransistors T statisch oder dynamisch erfolgen kann.

Bei dem in Fig. 3 dargestellten Ausführungsbeispiel werden drei Verbraucher R_L1, R_L2 und R_L3 mit Hilfe von drei MOS- Schalttransistoren T₁, T₂ und T₃ an ein Gleichspannungsnetz geschaltet. Die Steuerung erfolgt mit Hilfe einer Steuerspan nung U_ST, die von einem Oszillatorkreis geliefert wird, der aus einem Ferritkern mit den Wicklungen F1, F2 und F3 einem Kondensator C1, Widerständen R1, R2 und einem Transistor Tr gebildet wird.

Dieser Oszillatorkreis erzeugt durch Spannungserhöhung eine Spannung, die höher ist als die Spannung U+ des Gleichspan nungsnetzes. Die Steuerspannung U_ST wird, wie in Fig. 2 dar gestellt, an MOS-Vorstufentransistoren V1, V2 und V3 über Wi derstände R3, R4 und R5 angelegt. An die Gateanschlüsse der Vorstufentransistoren V1 bis V3 werden, wie in Fig. 3 sche matisch dargestellt, nacheinander, beispielsweise mit Hilfe einer Mikroprozessor-Steuerung, Impulse angelegt, wodurch nacheinander alle Gateanschlüsse der Schalttransistoren T1 bis T3 aufgeladen werden. Durch Dioden D1, D2 und D3 wird die Entladung der Gate-Source-Kapazitäten der Schalttransistoren T1 bis T3 verhindert. Zenerdioden Z1, Z2 und Z3 parallel zu den Gate-Source-Strecken der Schalttransistoren und Wider stände R6, R7 und R8 zwischen den Gateanschlüssen der Schalt transistoren und dem negativen Anschluß der Gleichspannungs quelle sind zum Schutz der Schalttransistoren T1 bis T3 ange ordnet.

Das in Fig. 3 dargestellte Ausführungsbeispiel arbeitet im dynamischen Betrieb, wobei die Ansteuerung (der Einschaltzu stand) der Verbraucher zeitlich versetzt erfolgt. Damit wird die Steuerspannungsquelle gering belastet, und es muß z. B. die Steuerspannungsquelle nur so ausgelegt werden, daß sie für die Ansteuerung eines einzigen Verbrauchers ausreicht.

Es kann somit die Steuerspannungsquelle auch für mehr als die in Fig. 3 dargestellten Verbraucher benutzt werden, wenn für jeden Verbraucher ein Schalttransistor und ein Vorstufentran sistor angeordnet werden, so daß neben dem bereits weiter oben erwähnten Vorteil, daß die volle Spannung des Gleich spannungsnetzes an einen Verbraucher gelegt werden kann, ein weiterer Vorteil der erfindungsgemäßen Schaltungsanordnung darin besteht, daß die Steuerspannungsquelle nur für die An steuerung eines einzigen Verbrauchers bei tatsächlich vorhan denen n Verbrauchern ausgelegt werden muß.

Claims

1. Schaltungsanordnung zum Schalten elektrischer Lasten (R_L) mit einem MOS-Schalttransistor (T) je Last, dessen Drain- Source-Strecke zwischen dem positiven Anschluß (U+) einer Gleichspannungsquelle und einem Anschluß der Last (R_L) liegt, wobei der andere Anschluß der Last mit dem negativen Anschluß der Gleichspannungsquelle verbunden ist, dadurch gekennzeichnet,
daß je Schalttransistor (T) ein Vorstufentransistor (V) vor gesehen ist, dessen Schaltstrecke zwischen den Gateanschluß des Schalttransistors und den negativen Anschluß der Gleich spannungsquelle geschaltet ist, wobei der Steueranschluß des Vorstufentransistors Ansteuerimpulse empfängt, und
daß ein von der Gleichspannungsquelle gespeister Oszillator vorgesehen ist, der eine Steuerspannung (U_ST) erzeugt, welche an den Kollektor- bzw. Drainanschluß des Vorstufentransistors (V) angelegt ist und die wenigstens gleich der Summe der Spannung an der Gleichspannungsquelle und der Spannung an der Gate-Source-Strecke des Schalttransistors (T) ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Vorstufentransistor (V) ein MOS-Transistor ist.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß der Oszillator eine Reihenschaltung eines ersten Wider standes (R1) und eines Kondensators (C1) zwischen dem positi ven (U+) und dem negativen Anschluß der Gleichspannungs quelle, einen Ferritkern mit drei Wicklungen (F1, F2 und F3) und einen Transistor (Tr) aufweist, wobei
die erste Wicklung (F1) zwischen dem Verbindungspunkt des ersten Widerstandes (R1) und des Kundensators (C1) und dem Basisanschluß des Transistors (Tr) liegt,
die zweite Wicklung (F2) zwischen dem Kollektor des Transis tors (Tr), dessen Emitteranschluß mit dem negativen Anschluß der Gleichspannungsquelle verbunden ist, und einem zweiten Widerstand (R2) liegt, der mit seinem anderen Anschluß am positiven Anschluß der Gleichspannungsquelle liegt, und
die dritte Wicklung (F3) zwischen dem negativen Anschluß der Gleichspannungsquelle und dem Ausgang des Oszillators liegt, von dem die Steuerspannung (U_ST) über je einen Widerstand (R3, R4 . . . ) den Kollektor- bzw. Drainanschlüssen der Vor stufentransistoren (V1, V2 . . . ) zugeführt wird.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß vom Kollektor- bzw. Drainanschluß jedes Vorstufentransis tors (V1, V2 . . . ) eine in Durchlaßrichtung zum Gateanschluß des zugeordneten Schalttransistors (T1, T2 . . . ) geschaltete Diode (D1, D2 . . . ) und ein vom Gateanschluß jedes Schalttransistors (T1, T2 . . . ) zum negativen Anschluß der Gleichspannungsquelle geschalteter Widerstand (R6, R7 . . . ) vorgesehen ist.

5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß vom Sourceanschluß jedes Schalttransistors (T1, T2 . . . ) eine Zenerdiode (Z1, Z2 . . . ) in Durchlaßrichtung zum Gatean schluß desselben Schalttransistors geschaltet ist.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sich nur eine Last (R_L1, R_L2 . . .) gleichzeitig im Einschaltzustand befindet.