DE4426838A1 - Schaltungsanordnung zum Sperren von Logikschaltkreisen für den Fall einer Betriebsspannung unterhalb eines vorgegebenen Schwellwertes - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Sperren der betriebsspannungsnahen Ausgangssignalen einer Anordnung von Logikschaltkreisen für den Fall einer Be­ triebsspannung unterhalb eines vorgegebenen absoluten Schwellwertes.

Logikschaltkreise, die unterhalb ihres spezifizierten Be­ triebsspannungsbereiches betrieben werden, geben keinen eindeutigen Logikpegel an nachgeschaltete Verarbeitungs­ einrichtungen aus. Ist diese Verarbeitungseinrichtung dann noch für die Sicherheit eines Systems verantwortlich, kann es passieren, daß im Moment der Ab- bzw. Zuschaltung der Be­ triebsspannung die Sicherheit des Systems nicht mehr erfüllt wird. So liefern z. B. Supervisory-Schaltkreise bei Betriebs­ spannungen bis zu 1V herab eindeutige Signale, jedoch unter­ halb dieses Wertes sind diese Signale nicht mehr definiert.

Bei der Kopplung getrennt versorgter Systeme tritt insbeson­ dere bei ungleicher Zuschaltung von C-MOS-Logik eine Fremd­ speisung über die Eingänge der Logikschaltkreise mit der damit verbundenen Gefahr eines Latch-up-Effektes auf, wenn ein bereits stromversorgter, High-Pegel liefernder Schalt­ kreisausgang den Eingang eines noch nicht stromversorgten Schaltkreises ansteuert.

In diesem Zusammenhang ist es aus der DE-PS 35 20 470 bereits bekannt, daß dann, wenn die Betriebsspannung eines Systems einen vorgegebenen Mindestwert nicht erreicht, Sperrsignale für Logikschaltkreissysteme ausgelöst werden. Dabei sind Parallelschaltungen zwischen der jeweiligen Logikbaugruppen und Überwachungsbaugruppen vorgesehen. Der hierzu erforder­ liche Schaltungsaufwand ist nicht unerheblich.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung der Eingangs genannten Art so auszubilden, daß bei unzureichender Versorgungsspannung zum einen durch eine einfache Ausgestal­ tung des Schaltungsausganges eine eindeutige und sichere Signalausgabe gewährleistet ist, zum anderen soll bei getrennt versorgten Systemen auch bei nicht synchronen Ein­ schalten der Versorgungsspannungen eine definierte Rück­ führung in einen sicheren Zustand erreicht werden.

Gemäß der Erfindung wird diese Aufgabe zum einen dadurch ge­ löst, daß die Ausgangssignale über einen in Serie geschalte­ ten Baustein geführt werden, der betriebsspannungslose Aus­ gangssignale der Anordnung von Logikschaltkreisen unabhangig von der Höhe der Betriebsspannung an nachgeschaltete Verar­ beitungseinrichtungen durchschaltet, der aber betriebs­ spannungsnahe Ausgangssignale der Anordnung von Logikschalt­ kreisen nur ab Erreichen des Schwellwertes der Betriebsspan­ nung an nachgeschaltete Verarbeitungseinrichtungen durch­ schaltet und ansonsten an seinem Ausgang betriebsspannungslos geschaltet ist.

Zum anderen wird diese Aufgabe dadurch gelöst, daß mindestens zwei aufeinanderfolgende Anordnungen von Logikschaltkreisen von getrennten Quellen für die jeweilige Betriebsspannung gespeist werden, daß bei der an die nachgeschalteten Ver­ arbeitungseinrichtungen geschalteten Anordnung von Logik­ schaltkreisen die zugeordnete Betriebsspannung auf das Erreichen des Schwellwertes der Betriebsspannung überwacht wird und daß unterhalb des Schwellwertes der Ausgang der Anordnung von Logikschaltkreisen, die an die Verarbeitungs­ einrichtung geschaltet sind, betriebsspannungslos geschaltet ist.

Vorteilhafte Ausgestaltungen der Erfindung werden im Zu­ sammenhang mit den Ausführungsbeispielen dargelegt.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher erläutert. Dabei zeigen

Fig. 1 eine Schaltung zur Spannungsüberwachung,

Fig. 2 eine erste sichere Schaltungsanordnung für Logikschalt­ kreise und

Fig. 3 eine zweite sichere Schaltungsanordnung für Logik­ schaltkreise.

Die Erfindung geht in beiden noch darzulegenden Fällen von folgendem Gedanken aus. C-MOS-Schaltkreise bzw. Supervisory- Schaltkreise arbeiten mit Betriebsspannungen größer 1V bis 2V. Bei einer Betriebsspannung, bei der diese Schaltkreise bereits sicher arbeiten, die aber unterhalb der Arbeits­ spannung von beispielsweise 4,75 V bis 5,25 V liegt, schaltet eine von C-MOS- bzw. Supervisory-Schaltkreis angesteuerte Schaltung bereits Low-Pegel und liefert dieses Signal bis zu jenen Betriebsspannungswerten hinab, wo C-MOS- und Super­ visor-Schaltkreise nicht mehr arbeiten. Wird der Schwellwert für die Betriebsspannung dieser Schaltung beispielsweise auf 4V festgelegt, so wird für Betriebsspannungswerte unterhalb von 4V ein Signal mit Low-Pegel ausgegeben, das als Sicher­ heitssignal verwendet werden kann. Von 4 V Betriebsspannung aufwärts erscheint das der vorgeschalteten Logikverknüpfung entsprechende Signal, wobei im Falle eines Sicherheitssignals der Fehlerfall mit Low-Pegel angezeigt werden sollte.

In der Darstellung gemäß Fig. 1 ist die Prinzipschaltung zur Überwachung einer Betriebsspannung UB auf einen vorgegebenen Schwellwert dargestellt. Diese Schaltung besteht im Ausfüh­ rungsbeispiel aus einem PNP-Transistor, dessen Emitter an die Versorgungsspannung UB geschaltet ist und dessen Kollektor über einen Widerstand R1 mit Masse M verbunden ist. Das Aus­ gangssignal der Schaltung kann am Kollektor des Transistors V2 an einem Ausgang C abgegriffen werden. Eingangsseitig ist der Transistor V2 so geschaltet, daß zwischen seiner Basis und der Betriebsspannung UB ein Widerstand R2 angeordnet ist und zwischen seiner Basis und Masse eine Zenerdiode V3 vorgesehen ist, dergestalt, daß deren Kathode mit der Basis des Transistors V2 verbunden ist.

Diese Schaltung stellt sicher, daß für Betriebsspannungen UB kleiner als der Summe aus der Zenerspannung der Zenerdiode V3 und der Basis-Emitter-Flußspannung des Transistors V2 dieser stets gesperrt ist. In diesem Fall wird über den Widerstand R1 Low-Pegel an der Übersichtlichkeit halber nicht weiter dargestellte Folgeschaltungen ausgegeben. Es muß dazu nur sichergestellt werden, daß diese Folgeschaltungen nicht durch einen Leckstrom ihrerseits den Spannungspegel über den Wider­ stand R1 aus dem Low-Pegel herausziehen. Durch passende Aus­ wahl der Zenerdiode V3 kann der Schaltpunkt, unterhalb dessen stets ein Low-Signal ausgegeben werden soll, leicht einge­ stellt werden. Der Widerstand R2 sorgt dafür, daß der Tran­ sistor V2 stets sicher gesperrt werden kann. Zum Durchsteuern des Transistors V2 wird über die Zenerdiode V3 ein Mindest­ querstrom benötigt, der den Spannungsabfall über den Wider­ stand R2 soweit ansteigen läßt, daß die Basis-Emitter-Diode des Transistors V2 öffnet. Dies kann erst geschehen, wenn die Betriebsspannung größer als die Summe aus Zenerdiodenspannung und Basis-Emitter-Flußspannung wird. Nur in diesem Fall kann High-Pegel an die Folgeschaltung über den Ausgang C ausge­ geben werden.

Der in der Darstellung gemäß Fig. 1 beschriebene Schaltungs­ teil zur Überwachung der Betriebsspannung ist nun in der Darstellung gemäß Fig. 2 zu einem gestrichelt dargestellten Baustein B vervollkommnet, dem eingangsseitig logische Signale zugeleitet werden und der ausgangsseitig diese Signale weiterleitet. Dabei erfolgt eine Überwachung der Betriebsspannung UB, wie im Zusammenhang mit Fig. 1 geschil­ dert. Angekoppelt ist dabei die Schaltung gemäß Fig. 1 an eine invertierende Vorstufe, bestehend aus einem PNP-Transistor V1, dessen Emitter an die Betriebsspannung UB gelegt ist und dessen Kollektor über einen Arbeitswiderstand R3 an Masse geschaltet ist. Eingangsseitig ist der Transistor V1 mit einem Widerstand R4 beschaltet, der zwischen Basis und Emitter liegt, ferner wird der Basisstrom über einen Vor­ widerstand R5 geleitet. Insofern stellt die Schaltung aus Widerständen R3, R4, R5 und Transistor V1 eine Invertier­ schaltung dar, die dadurch an die Spannungsüberwachungs­ schaltung gekoppelt ist, daß die Zenerdiode V3 mit ihrer Anode an den Kollektor des Transistors V1 geführt ist.

Ein betriebsspannungsnahes Eingangssignal am Eingang E führt daher nur dann zu einem betriebsspannungsnahen Ausgangssignal am Ausgang A, sofern die Betriebsspannung UB einen vorge­ sehenen Mindestwert aufweist, der durch die Summe aus der Zenerspannung der Diode V3 und der Basis-Emitter-Flußspannung des Transistors V2 sowie des Spannungsabfalls am Widerstand R3 bestimmt ist. Andernfalls, d. h. wenn die Betriebsspannung UB nicht ausreichend hoch ist, liegt am Ausgang A ein span­ nungsloser Zustand vor. Wenn also ein Baustein B in den Pfad zwischen der Übersichtlichkeit halber nicht weiter darge­ stellten Logikschaltkreisen und Verarbeitungseinrichtungen geschaltet ist, wird durch diesen Baustein B sichergestellt, daß im Falle von Unterspannungen keine Fehlersignale an die Verarbeitungseinrichtungen geliefert werden.

Gemäß der Darstellung nach Fig. 3 ist die Verwendung einer Schaltung laut Fig. 1 in einem System gezeigt, bei dem An­ ordnungen von Logikschaltkreisen L1 und L2 miteinander ver­ koppelt sind, die jeweils von gesonderten Stromversorgungen mit der Betriebsspannung UB1 bzw. UB2 versorgt werden. Gerade bei derartiger Kopplung getrennt versorgter Systeme tritt insbesondere bei ungleicher Zuschaltung von C-MOS-Logik eine Fremdspeisung über die Eingänge mit der damit verbundenen Gefahr eines Latch-up-Effektes auf, wenn ein bereits strom­ versorgter, High-Pegel liefernder Schaltkreisausgang, im Aus­ führungsbeispiel der Ausgang A11, den Eingang, im Ausfüh­ rungsbeispiel den Eingang E21, eines noch nicht stromver­ sorgten Schaltkreises ansteuert.

Gemäß der Erfindung wird nun sichergestellt, daß dabei auf der noch nicht ausreichend stromversorgten Systemseite ein Low-Signal erzeugt wird, mit dem der Schaltkreisausgang der bereits versorgten Systemseite ebenfalls auf Low-Pegel ge­ bracht wird. Dies kann beispielsweise durch Tristate mit Pull-Down-Widerstand geschehen.

Es wird also in der Darstellung gemäß Fig. 3 eine erste Anord­ nung von Logikschaltkreisen L1 gezeigt, die mit der Betriebs­ schaltung UB1 versorgt wird und die im Ausführungsbeispiel über einen Ausgang A11, einen Pull-Down-Widerstand R_pd und einen Schutzwiderstand R_s an einen Eingang E21 einer zweiten Anordnung von Logikschaltkreisen L2 geleitet ist. Typisch für derartige Eingänge sind Dioden, welche die Gefahr des vorhin geschilderten Latch-up-Effektes beinhalten. Selbstverständ­ lich können die Logikschaltkreise L1 und L2 noch weitere Ein­ gänge beispielsweise E12 und E22 aufweisen.

Die Ausgangssignale des Logikschaltkreises L2 können bei­ spielsweise über einen Ausgang A21 an der Übersichtlichkeit halber nicht dargestellte weitere Verarbeitungseinrichtungen geleitet werden. Gemäß der Erfindung ist vorgesehen, daß auch hierbei mit der Schaltung gemäß Fig. 1 in der Anordnung bei Fig. 3 die Betriebsspannung UB2 überwacht wird. Sofern die Betriebsspannung UB2 den vorgegebenen Schwellwert nicht erreicht, steht ein diesbezügliches Signal am Ausgang C an, das dem Logikschaltkreis L1 über einen Eingang OE (ENABLE) zugeleitet wird, so daß dieser Logikschaltkreis L1 einen betriebslosen Zustand bezüglich seines Ausgangs gebracht wird. So kann dazu der Ausgang A11 hochohmig geschaltet sein, wodurch die eingangs geschilderten Signalstörungen mit Sicherheit vermieden werden.

Durch die Schaltung gemäß Fig. 3 wird also eine Variante für Systemkopplungen ohne Fremdspeisung der Eingänge bei einsei­ tiger Spannungsabschaltung gezeigt. Normalerweise würde bei der Abschaltung der Betriebsspannung UB2 der Ausgang der Logikschaltung L1 mit seinem Treiber bei High-Pegel einen durch den Serienwiderstand R_s begrenzten Strom in den Eingang E21 des Logikschaltkreises L2 treiben, der über die Eingangs­ schutzdiode bei C-MOS-Technik gegen die abgeschaltete Be­ triebsspannung UB2 fließen würde. Der Eingang E21 könnte dann ein höheres Potential als die Betriebsspannung UB2 aufweisen, wodurch der gefürchtete Latch-up-Effekt ausgelöst würde. Die Überwachungsschaltung, die eine nicht ausreichend hohe Span­ nung der Betriebsspannung UB2 feststellt, läßt jedoch erfin­ dungsgemäß am Anschluß C einen Low-Pegel entstehen, durch welchen der Treiberausgang A11 des Logikschaltkreises L1 in den Tri-State-Zustand gebracht wird. Der Pull-Down-Widerstand R_pd erzeugt dann einen sicheren Low-Pegel und verhindert eine Fremdeinspeisung.

Claims (4)

1. Schaltungsanordnung zum Sperren der betriebsspannungsnahen Ausgangssignale einer Anordnung von Logikschaltkreisen für den Fall einer Betriebsspannung unterhalb eines vorgegebenen absoluten Schwellwertes, dadurch gekenn­ zeichnet, daß die Ausgangssignale über einen in Serie geschalteten Baustein (B) geführt werden, der betriebs­ spannungslose Ausgangssignale der Anordnung von Logikschalt­ kreisen unabhängig von der Höhe der Betriebsspannung (UB) an nachgeschaltete Verarbeitungseinrichtungen durchschaltet, der aber betriebsspannungsnahe Ausgangssignale der Anordnung von Logikschaltkreisen nur ab Erreichen des Schwellwertes der Betriebsspannung an nachgeschaltete Verarbeitungseinrich­ tungen durchschaltet und ansonsten an seinem Ausgang (A) be­ triebsspannungslos geschaltet ist.

2. Schaltungsanordnung zum Sperren der betriebsspannungsnahen Ausgangssignale einer Anordnung von Logikschaltkreisen für den Fall einer Betriebsspannung unterhalb eines vorgegebenen absoluten Schwellwertes, dadurch gekenn­ zeichnet, daß mindestens zwei aufeinanderfolgende Anordnungen von Logikschaltkreisen (L1, L2) von getrennten Quellen für die jeweilige Betriebsspannung (UB1, UB2) gespeist werden, daß bei der an die nachgeschalteten Verarbeitungsein­ richtungen geschalteten Anordnung von Logikschaltkreisen (L2) die zugeordnete Betriebsspannung (UB2) auf das Erreichen des Schwellwertes der Betriebsspannung überwacht wird und daß unterhalb des Schwellwertes der Ausgang (A21) der Anordnung von Logikschaltkreisen (L2), die an die Verarbeitungsein­ richtungen geschaltet sind, betriebsspannungslos geschaltet ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß unterhalb des Schwell­ wertes über einen diesbezügliches Steuersignal eine eingangs­ seitige Anordnung von Logikschaltkreisen (L1) in einen Zu­ stand mit hochohmigen Ausgang (A11) geschaltet wird.

4. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Schwellwert unter Verwendung einer Diodenanordnung, vorzugs­ weise einer Zenerdiode (V3) bauteilmäßig nachgebildet wird.