DE3021892C2 - - Google Patents
Info
- Publication number
- DE3021892C2 DE3021892C2 DE19803021892 DE3021892A DE3021892C2 DE 3021892 C2 DE3021892 C2 DE 3021892C2 DE 19803021892 DE19803021892 DE 19803021892 DE 3021892 A DE3021892 A DE 3021892A DE 3021892 C2 DE3021892 C2 DE 3021892C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- transistor
- connection
- circuit breaker
- signal code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
- H02H7/0833—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors for electric motors with control arrangements
- H02H7/0844—Fail safe control, e.g. by comparing control signal and controlled current, isolating motor on commutation error
Landscapes
- Electronic Switches (AREA)
Description
Die Erfindung bezieht sich auf eine Schnittstelle zum
selektiven Anschluß einer polungsumkehrbaren Last an ein Paar
von Leistungsquellen entgegengesetzter Polarität in Überein
stimmung mit von einem Prozessor selektiv übertragenen, vor
bestimmten Befehlssignalkodes.
Eine in der nicht vorveröffentlichten DE-OS 29 44 973,
die gemäß PatG § 3 (2) als Stand der Technik gilt, beschrie
bene Schnittstelle weist zwei Leistungsschalter auf, durch
deren Schaltzustände ein Reversiermotor entweder an eine posi
tive Versorgungsspannung oder eine negative Versorgungsspan
nung angelegt wird. Als eingangsseitiges Steuersignal für die
Schaltzustände der beiden Leistungsschalter ist ein zwei Bi
närstellen aufweisendes Digitalsignal vorgesehen, das über
Eingangsleitungen und einen jeweiligen Treibertransistor an
die Basis der zugeordneten Leistungsschalter angelegt wird.
Wenn bei einer derartigen Schnittstelle das die Lei
stungsschalter steuernde Digitalsignal von einem Prozessor
erzeugt wird, können Fehlfunktionen des Prozessors und/oder
seiner Programmierung nicht mit Sicherheit ausgeschlossen wer
den. Durch ein fehlerhaft erzeugtes Digitalsignal kann jedoch
der Fall eintreten, daß abweichend von dem regulären Betrieb,
bei dem ausschließlich einer der beiden Leistungsschalter ein
geschaltet, dagegen der andere Leistungsschalter ausgeschaltet
ist, beide Leistungsschalter gleichzeitig geöffnet werden.
Dann gelangt gleichzeitig die positive Versorgungsspannung und
die negative Versorgungsspannung an ein und denselben Anschluß
des Motors, was zu zerstörenden Kurzschlußströmen führt.
Der Erfindung liegt die Aufgabe zugrunde, eine Schnitt
stelle der eingangs genannten Art dahingehend auszubilden, daß
bei einem einfachen Aufbau ihre Betriebssicherheit gegen unzu
lässige eingangsseitige Signalkodes erhöht ist.
Erfindungsgemäß wird diese Aufgabe gelöst durch eine
erste Leistungsschaltereinrichtung zum selektiven Verbinden
eines Anschlusses der Last und der Leistungsquelle der einen
Polarität, eine zweite Leistungsschaltereinrichtung zum selek
tiven Verbinden des einen Anschlusses und der Leistungsquelle
entgegengesetzter Polarität, eine jeden Signalkode empfangende
Einrichtung, die ansprechend auf einen ersten Signalkode die
erste Leistungschaltereinrichtung zur Verbindung des einen
Anschlusses mit der Leistungsquelle der einen Polarität in
Vorwärtsrichtung vorspannt und die zweite Leistungsschalter
einrichtung in Rückwärtsrichtung vorspannt, damit der eine
Anschluß nicht mit der Leistungsquelle entgegengesetzter Pola
rität in Verbindung steht, ansprechend auf einen zweiten Si
gnalkode die erste Leistungsschaltereinrichtung umpolt, damit
der eine Anschluß nicht mit der Leistungsquelle der einen
Polarität in Verbindung steht, und die zweite Leistungsschal
tereinrichtung in Vorwärtsrichtung vorspannt, um den einen An
schluß und die Leistungsquelle der entgegengesetzten Polarität
miteinander zu verbinden, und ansprechend auf einen dritten
Signalkode beide Leistungsschaltereinrichtungen derart umge
kehrt vorspannt, daß der eine Anschluß mit keiner der beiden
Leistungsquellen verbunden ist, und eine Sperreinrichtung für
unzulässige Signalkodes, die eine die Signalkodes empfangende
Überwachungseinrichtung aufweist und entsprechend auf einen
unzulässigen Signalkode, der zu einer Vorwärtsspannung bei
der Leistungsschaltereinrichtungen führen würde, den Betrieb
von mindestens einer der Leistungsschaltereinrichtungen unter
bricht.
Bei der Erfindung werden also mit der Überwachungsein
richtung die eingehenden Signalkodes auf Zulässigkeit über
prüft und im Falle eines unzulässigen Signalkodes mittels der
Sperreinrichtung der Betrieb mindestens eines der Leistungs
schalter gesperrt, so daß eine gleichzeitige Aufschaltung bei
der Polaritäten der Versorgungsspannung nicht möglich ist.
Dieser gegen Fehlfunktionen bei der Signlkodeerzeugung gesi
cherte Betrieb wird gleichzeitig mit einem verhältnismäßig
einfachen Aufbau der gesamten Schnittstelle erreicht.
Vorteilhafte Ausführungsformen der Erfindung sind in
den Unteransprüchen angegeben.
In der folgenden Beschreibung ist die Erfindung anhand
von Ausführungsbeispielen näher erläutert. Es zeigt
Fig. 1 ein Blockschema einer Schnittstelle zwischen
einem Prozessor und einer an zwei Leistungsquel
len entgegengesetzter Polarität anschließbaren
polungsumkehrbaren Last,
Fig. 2 ein mehr ins einzelne gehende Schaltbild der
Schnittstelle von Fig. 1,
Fig. 3 eine Wahrheitswerttabelle des Zusammenhangs zwi
schen den die Schnittstelle steuernden Eingangs
signalen und den Betriebszuständen der Last, und
Fig. 4 eine schematische Darstellung einer zur Steue
rung mehrerer Lasten dienenden Schnittstelle.
Zur Beschreibung der bevorzugten Ausführungsformen sei nun
zunächst auf Fig. 1 der Zeichnung Bezug genommen, in der ein typi
sches prozessorgestütztes System dargestellt ist, das einen
steuernden Prozessor 10 aufweist, an den eine polungsumkehrbare Last 12 wie etwa ein
Umkehrmotor schnittstellenmäßig angeschlossen ist. Die Schnittstelle weist
einen Bipolartreiber 14 auf,
durch den ein und derselbe Anschluß
16 der Last 12 selektiv entweder mit einer als Leistungsquelle einer bestimmten Polarität dienenden Pluspotentialquelle 18 oder
mit einer als Leistungsquelle entgegengesetzter Polarität dienenden Minuspotentialquelle 20 zusammengeschaltet wird.
Der andere Anschluß der Last 12 ist effektiv geerdet. Die Plus- und
die Minuspotentialquelle 18 bzw. 20 stellen somit Quellen konstanter Spannung
und entgegengesetzter Polarität in bezug auf das Potential an dem
geerdeten Anschluß dar.
Aus der Darstellung der Fig. 2, in der ein typisches Schaltbild des Bipo
lartreibers 14 gezeigt ist, geht hervor, daß für den Bipolar
treiber 14 zwei mit den Bezugszeichen A und B versehene Eingangsan
schlüsse für einen von dem steuernden Prozessor 10 in Form eines Signals mit hohem oder mit niederem Logikpegel zugeleiteten Befehlssignalkode vorgesehen sind.
Ein Leistungstransistor 22 in Form eines pnp-Transistors bildet eine erste Leistungsschaltereinrichtung,
die zum wahlweisen Anschalten des Anschlusses 16 der Last 12
an die Pluspotentialquelle 18 dient. Der Leistungstransistor 22 ist norma
lerweise durch einen seine Basis mit der Pluspotentialquelle 18 ver
bindenden Widerstand in Sperrichtung vorgespannt. Eine den Signalkode empfangende Einrichtung weist einen Vorverstärker
treibertransistor 24 in Form eines npn-Transistors auf, der beim Erschei
nen eines hohen Logiksignals an dem Eingangsanschluß A des Bipolar
treibers 14 leitend vorgespannt wird und zum Vorspannen des Leistungs
transistors 22 in der Vorwärtsrichtung dient. Der Emitter-Kollektorkreis
des Vorverstärkertreibertransistors 24 verringert effektiv das Basis
potential an dem Leistungstransistor 22, um diesen über den Emitter-Kollektorkreis eines weiteren Transistors 26 in Form eines npn-Transistors in den leitenden Zustand zu schalten,
wobei
der einen Bestandteil einer Einrichtung zur Unterbrechung des Emitter-Kollektorkreises des Treibertransistors 24 bildende weitere Transistor 26 normalerweise aus einer positiven Konstantspannungsquelle in Vor
wärtsrichtung vorgespannt wird.
Aus der Wahrheitswerttabelle der Fig. 3 geht hervor, daß
zur Herbeiführung eines Lastbetriebs in dem einen Richtungssinn, bei
spielsweise also zur Auslösung einer Motordrehung im Uhrzeigersinn,
sowohl auf den Eingangsanschluß A als auch auf
den Eingangsanschluß B des Bipolartreibers 14 ein Signal
mit hohem Logikpegel gegeben wird.
Das Signal mit hohem Logikpegel an dem Eingangsanschluß B bewirkt
ein Abschalten eines Leistungstransistors 28 für das negative Poten
tial, der den Anschluß 16 der Last 12 und die Minuspotentialquelle 20
miteinander verbindet. Die Basis des Leistungstransistors 28 für das
negative Potential ist mit dem Kollektor eines durch einen pnp-Transistor gebildeten Vorverstärkertreiber
transistors 30 der Signalkode-Empfangseinrichtung verbunden. Der Vorver
stärkertreibertransistor 30 wird durch das Signal auf dem Eingangs
anschluß B vorgespannt. Erscheint am Eingangsanschluß B ein hohes
Signal, so wird der Vorverstärkertreibertransistor 30 in Rückwärts
richtung vorgespannt und das Basispotential am Leistungstransistor
28 ist das der Minuspotentialquelle 20, dank einem Widerstand, der
die Basis und die Minuspotentialquelle 20 miteinander verbindet.
Soll der Leistungstransistor 28 für das negative Potential in
den leitenden Zustand geschaltet werden, so wird sein Basispotential
erhöht, indem auf den Eingangsanschluß B ein Signal mit niederem
Logikpegel gegeben wird. Durch diesen niederen Logikpegel wird der
Vorverstärkertreibertransistor 30 in Form eines pnp-Transistors in
der Vorwärtsrichtung in den leitenden Zustand vorgespannt. Ein weite
rer Transistor 32 der Unterbrechungseinrichtung, ebenfalls ein pnp-Transistor, der normalerweise
in Vorwärtsrichtung vorgespannt ist, verbindet den Emitter-Kollektor
kreis des Vorverstärkertreibertransistors 30 mit einer Quelle eines
Pluspotentials. Erscheint an dem Eingangsanschluß B ein niederer
Logikpegel, so wird mithin der Basis-Emitter-Übergang des Leistungs
transistors 28 für das Minuspotential über die Emitter-Kollektor
kreise des Transistors 32 und des Vorverstärkertreibertransistors 30
in Vorwärtsrichtung vorgespannt.
Der Transistor 32 ist normalerweise über
den Emitter-Kollektorkreis des als npn-Transistor ausgebildeten Tran
sistors 26 zum Leiten in Vorwärtsrichtung vorgespannt. Bei abge
schaltetem Transistor 26 wird der Transistor 32 über einen Widerstand,
der seine Basis mit einer Pluspotentialquelle verbindet, in Rückwärts
richtung vorgespannt. Der Transistor 26 steuert also effektiv die
Emitter-Kollektorkreise beider Vorverstärkertreibertransistoren 24
und 30, und wenn der Transistor 26 abgeschaltet wird, öffnen sich
diese Kreise, wodurch verhindert wird, daß die Leistungstransistoren
22 und 28 in Vorwärtsrichtung vorgespannt werden.
Wie aus Fig. 2 ersichtlich ist, schaltet ein hoher Logikpegel an dem Ein
gangsanschluß A den Leistungstransistor 22 für das Pluspotential in
den leitenden Zustand und ein niederer Logikpegel an
dem Eingangsanschluß B den Leistungstransistor 28 für das Minuspoten
tial in den leitenden Zustand. Niedere Logikpegelsignale
auf beiden Eingangsanschlüssen A und B vermitteln eine gegensei
tige Verbindung zwischen der Minuspotentialquelle 20 und dem An
schluß 16 der Last 12, so daß der Lastbetrieb rückläufig erfolgt, wie
dies auch die Wahrheitswerttabelle zeigt. Wie weiterhin gleichfalls
aus der Wahrheitswerttabelle hervorgeht, werden die beiden Leistungs
transistoren 22 und 28 abgeschaltet, wenn auf dem Eingangsanschluß A
ein niederer Logikpegel und auf dem Eingangsanschluß B ein
hoher Logikpegel erscheint.
Wie bereits eingangs erwähnt wurde, kann nicht ausgeschlossen werden,
daß der die Eingangssignale lie
fernde Prozessor 10 fehlerhaft einen unzulässigen Kode erzeugt.
Bei der obigen Ausführungsform des Bipolartreibers 14 wäre ein sol
cher unzulässiger Kode eine Kombination eines hohen Logikpegels auf
dem Eingangsanschluß A, wodurch effektiv der Leistungstransistor 22
für das Pluspotential angeschaltet würde, und eines niederen Logik
pegels auf dem Eingangsanschluß B, was sich als Anschalten des Lei
stungstransistors 28 für die Minusleistung auswirken würde. Falls
diese Signale gleichzeitig auf die Eingangsanschlüsse A und B gege
ben werden, käme es möglicherweise zu einer Beschädigung des
Bipolartreibers 14 wie auch der Leistungsquellen 18, 20.
Daher ist in dem Bipolartreiber 14 eine Sperreinrichtung für unzulässige Signalkodes vorgesehen,
deren Wirkweise darin besteht, die Lei
stungstransistoren 22 und 28 zu sperren, wenn an den Eingangsanschlüs
sen A und B des Bipolartreibers 14 ein solcher unzulässiger Signalkode festgestellt
wird.
Die Sperreinrichtung umfaßt eine zur Kodeüberwachung
dienende logische Überwachungseinrichtung, die allgemein mit der Bezugszahl 34 be
zeichnet ist. Die Überwachungseinrichtung 34 zapft die beiden Eingangslei
tungen des Bipolartreibers 14 an und erzeugt ein WARN-Signal, wenn
ein unzulässiger Kode festgestellt wird. Das Erscheinen des WARN-
Signals bewirkt, daß der Transistor 26 in den Zustand der Rückwärts
vorspannung geschaltet wird, wodurch die Leistungstransistoren 22
und 28 gesperrt werden.
Eine Verknüpfungseinrichtung der Überwachungseinrichtung 34 umfaßt ein NICHT-UND-Glied 36, dem
an beiden Eingängen das auf dem Eingangsanschluß A des Bipolartrei
bers erscheinende Signal zugeht. Das NICHT-UND-Glied 36 dient somit
als Inverter und liefert ein Ausgangssignal, das hoch ist, wenn
seine beiden Eingänge niedrig sind, d. h. wenn der Logikpegel an dem
Eingangsanschluß A niedrig ist. Der Ausgang des NICHT-UND-Gliedes 36
wird zusammen mit dem an dem Eingangsanschluß B des Bipolartreibers 14
erscheinenden Signal auf ein NICHT-ODER-Glied 38 der Verknüpfungseinrichtung gegeben. Das NICHT-
ODER-Glied 38 liefert ein das WARN-Signal darstellendes hohes Ausgangssignal,
wenn seine beiden Eingänge niedrig sind. Dieser Fall tritt
nur dann ein, wenn das auf den Eingangsanschluß A gegebene Signal
hoch und das auf den Eingangsanschluß B gegebene Signal niedrig ist.
Diese Kombination aber stellt einen unzulässigen Kode
dar. Die Überwachungseinrichtung erzeugt somit ein hohes WARN-Signal nur
dann, wenn dem Bipolartreiber 14 eine unzulässige Kodekombination zu
geht.
Die Erzeugung des hohen WARN-Signals durch das NICHT-
ODER-Glied 38 verursacht das Schalten eines als npn-Transistors ausgebildeten
Transistors 40 der Unterbrechungseinrichtung, da sich hierbei das Potential an der Basis
des Transistors 40 erhöht. Der Kollektor des Transistors 40 ist mit
der Basis des Transistors 26 verbunden, der normalerweise durch die
positive Konstantpotentialquelle in Vorwärtsrichtung vorgespannt ist.
Beim Erscheinen des hohen WARN-Signals wird der Transistor 40 in
Vorwärtsrichtung vorgespannt, wodurch die Basis des als npn-Transi
stor ausgebildeten Transistors 26 effektiv geerdet wird, so daß der
Transistor 26 in Sperrichtung vorgespannt und sein Emitter-Kollektor
kreis nichtleitend wird.
Wenn dies geschieht, wird der Emitter-Kollektorkreis des
Vorverstärkertreibertransistors 24 unterbrochen und der Vorverstär
kertreibertransistor 24 kann nun den Leistungstransistor 22 nicht
mehr in der Vorwärtsrichtung vorspannen. Gleichzeitig erhöht sich
das Potential an der Basis des als npn-Transistor ausgebildeten Tran
sistors 32 wegen der Unterbrechung des Erdschlusses durch den Emitter-
Kollektorkreis des Transistors 26, der als pnp-Transistor ausge
bildete Transistor 32 wird dadurch in einen nichtleitenden Zustand
geschaltet. In diesem Zustand ist der Emitter-Kollektorkreis des Vor
verstärkertreibertransistors 30 nun nicht mehr mit einer Pluspoten
tialquelle verbunden und der Vorverstärkertreibertransistor 30 kann
nicht mehr im Sinne einer Vorspannung des Leistungstransistors 28 in der
Vorwärtsrichtung wirken. Beim Erscheinen eines unzulässigen
Kodes werden also sowohl der Leistungstransistor 22 als auch der Lei
stungstransistor 28 daran gehindert, den Anschluß 16 der Last 12 an die
betreffende Leistungsquelle 18, 20 anzuschalten, da der Emitterkreis eines
jeden der beiden Vorverstärkertreibertransistoren 24 und 30 unterbro
chen ist.
Eine weitere Ausführungsform der Erfindung ist in Fig. 4
dargestellt, in der diejenigen Bauteile, die den im Zusammenhang der
obigen Ausführungsform beschriebenen entsprechen, jeweils auch mit
den betreffenden Bezugszahlen versehen sind wie zuvor, wobei diesen
Bezugszahlen jedoch ein "a" beigefügt ist. Die in Fig. 4 gezeigte
Ausführungsform ist der zuvor beschriebenen Ausführungsform ähnlich,
doch ist bei dieser Ausführungsform der Bipolartreiber 14 a so aufge
baut, daß gleichzeitig der Betrieb mehrerer polungsumkehrbarer Lasten 12 a, 112 a
gesteuert werden kann, indem jeweils ein und derselbe Anschluß 16 a
bzw. 116 a der betreffenden Last 12 a bzw. 112 a entweder mit der Pluspoten
tialquelle 18 a oder aber mit der Minuspotentialquelle 20 a selektiv
verbunden wird.
Der Bipolartreiber 14 a umfaßt hier beispielhaft zwei Ein
gangsleitungspaare, wobei die Eingangsanschlüsse des einen Leitungs
paares mit den Bezugszeichen A und B versehen sind und die des ande
ren Leitungspaares mit den Bezugszeichen C und D.
Für jedes Eingangsleitungspaar ist eine eigene logische Überwachungs
einrichtung 34 a bzw. 134 a vorgesehen, die das Erscheinen eines von dem
Prozessor 10 erzeugten unzulässigen Kodes festzustellen ver
mag. Die Überwachungseinrichtung 34 a bzw. 134 a ist ähnlich der in Verbindung mit der vor
herigen Ausführungsform beschriebenen aufgebaut, wobei für jedes Leitungspaar
ein NICHT-UND-Glied 36 a bzw. 136 a und ein NICHT-ODER-Glied 38 a bzw. 138 a
vorgesehen sind. Die Überwachungseinrichtung 34 a bzw. 134 a liefert beim Feststellen ei
nes unzulässigen Kodes ein WARN-Signal mit hohem Pegel.
Das von der einen oder anderen Überwachungseinrichtung 34 a, 134 a er
zeugte WARN-Signal wird auf ein und denselben Transistor 40 a in Form
eines npn-Transistors gegeben, der beim Erscheinen eines solchen
hohen WARN-Signals in den leitenden Zustand schaltet, wodurch das
Basispotential eines ebenfalls als npn-Transistor ausgebildeten Tran
sistors 26 a herabgesetzt wird, dessen Funktion die gleiche ist wie
die des weiter oben beschriebenen Transistors 26.
Von dem jeweiligen Eingangsanschluß A, B, C und D der ein
zelnen Eingangsleitungen wird das Eingangssignal auf die Basis des
betreffenden der Vorverstärkertreibertransistoren 24 a, 30 a, 124 a und
130 a gegeben, wobei die Vorverstärkertreibertransistoren so arbeiten,
daß der betreffende der Leistungstransistoren 22 a, 28 a, 122 a und 128 a
geschaltet wird. Die Vorverstärkertreibertransistoren 30 a, 130 a,
deren Funktion im Vorspannen der als npn-Transistoren ausgebildeten
Leistungstransistoren 28 a, 128 a für das Minuspotential besteht,
sind jeweils mit dem Emitterkreis über einen Transistor 32 a in Form
eines pnp-Transistors, der in seiner Funktion dem in Verbindung mit
der voraufgegangenen Ausführungsform beschriebenen Transistors 32
gleicht, an eine Pluspotentialquelle gelegt.
Es ist demnach klar, daß die Überwachungseinrichtung 34 a, 134 a
beim Feststellen eines unzulässigen Kodes auf einem der Eingangslei
tungspaare ein hohes WARN-Signal erzeugt, das den als npn-Transistor
ausgebildeten Transistor 40 a in den leitenden Zustand schaltet, wo
durch das Basispotential des als npn-Transistor ausgebildeten Transi
stors 26 a effektiv verringert wird. Ist der Transistor 26 a abgeschal
tet, so sind die Emitter-Kollektorkreise der beiden Vorverstärker
treibertransistoren 24 a, 124 a geöffnet, wodurch ein Vorspannen der
Leistungstransistoren 22 a, 122 a für das Pluspotential in der Vor
wärtsrichtung verhindert wird.
Die Rückwärtsvorspannung des Transistors 26 a dient darüber
hinaus zum Erhöhen des Potentials der Basis des als pnp-Transistor
ausgebildeten Transistors 32 a, so daß dieser Transistor in der Sperrich
tung vorgespannt wird. Ist der Emitter-Kollektorkreis des Transi
stors 32 a offen, so sind die Emitter-Kollektorkreise der Vorverstär
kertreibertransistoren 30 a, 130 a nun nicht mehr an die Pluspotential
quelle angeschlossen und arbeiten jetzt nicht mehr im Sinne der Vor
wärtspolung des betreffenden der Leistungstransistoren 28 a, 128 a
für das Minuspotential.
Aus dem oben Gesagten ist zu entnehmen, daß die Sperreinrichtung
beim Feststellen eines unzulässigen Kodes auf einem be
liebigen Eingangsleitungspaar im Sinne einer simultanen Sperrung
aller Leistungstransistoren arbeitet. Es sei aber auch bemerkt, daß
weitere Eingangsleitungspaare, Leistungstransistoren und Lasten vor
gesehen sein können, wiewohl bei der Ausführungsform der Fig. 4 nur
zwei Eingangsleitungspaare dargestellt sind. Dabei kann jedes Ein
gangsleitungspaar eigens mit einer Überwachungseinrichtung zur Erzeugung
eines WARN-Signals zum Ansteuern des Transistors 40 a ausgestattet
sein.
Die Emitterkreise der Vorverstärkertreibertransistoren für
die Leistungstransistoren für das Pluspotential sind sämtlich über
den Transistor 26 a an Erde gelegt und die Emitter der zu den Lei
stungstransistoren für das Minuspotential gehörenden Vorverstärker
treibertransistoren sind sämtlich über den Transistor 32 a an eine
Pluspotentialquelle gelegt.
Claims (9)
1. Schnittstelle zum selektiven Anschluß einer polungs
umkehrbaren Last an ein Paar von Leistungsquellen entgegen
gesetzter Polarität in Übereinstimmung mit von einem Prozessor
selektiv übertragenen, vorbestimmten Befehlssignalkodes, ge
kennzeichnet durch:
eine erste Leistungsschaltereinrichtung (22; 22 a; 122 a) zum selektiven Verbinden eines Anschlusses (16; 16 a; 116 a) der Last (12; 12 a; 112 a) und der Leistungsquelle (18; 18 a) der einen Polarität,
eine zweite Leistungsschaltereinrichtung (28; 28 a; 128 a) zum selektiven Verbinden des einen Anschlusses (16; 16 a; 116 a) und der Leistungsquelle (20; 20 a) entgegengesetzter Polarität,
eine jeden Signalkode empfangende Einrichtung (24, 30; 24 a, 30 a; 124 a, 130 a), die
eine erste Leistungsschaltereinrichtung (22; 22 a; 122 a) zum selektiven Verbinden eines Anschlusses (16; 16 a; 116 a) der Last (12; 12 a; 112 a) und der Leistungsquelle (18; 18 a) der einen Polarität,
eine zweite Leistungsschaltereinrichtung (28; 28 a; 128 a) zum selektiven Verbinden des einen Anschlusses (16; 16 a; 116 a) und der Leistungsquelle (20; 20 a) entgegengesetzter Polarität,
eine jeden Signalkode empfangende Einrichtung (24, 30; 24 a, 30 a; 124 a, 130 a), die
- (a) ansprechend auf einen ersten Signalkode die erste Lei stungsschaltereinrichtung (22; 22 a; 122 a) zur Verbindung des einen Anschlusses (16; 16 a) mit der Leistungsquelle (18; 18 a) der einen Polarität in Vorwärtsrichtung vor spannt und die zweite Leistungsschaltereinrichtung (28; 28 a; 128 a) in Rückwärtsrichtung vorspannt, damit der eine Anschluß (16; 16 a) nicht mit der Leistungsquelle (20; 20 a) entgegengesetzter Polarität in Verbindung steht,
- (b) ansprechend auf einen zweiten Signalkode die erste Lei stungsschaltereinrichtung (22; 22 a; 122 a) umpolt, damit der eine Anschluß (16; 16 a) nicht mit der Leistungs quelle (18; 18 a) der einen Polarität in Verbindung steht, und die zweite Leistungsschaltereinrichtung (28; 28 a, 128 a) in Vorwärtsrichtung vorspannt, um den einen Anschluß (16; 16 a) und die Leistungsquelle (20; 20 a) der entgegengesetzten Polarität miteinander zu verbinden, und
- (c) ansprechend auf einen dritten Signalkode beide Lei stungsschaltereinrichtungen (22, 28; 22 a, 122 a, 28 a, 128 a) derart umgekehrt vorspannt, daß der eine Anschluß (16; 16 a) mit keiner der beiden Leistungsquellen (18, 20; 18 a, 20a) verbunden ist,
und
eine Sperreinrichtung für unzulässige Signalkodes, die eine die Signalkodes empfangende Überwachungseinrichtung (34; 34 a, 134 a) aufweist und ansprechend auf einen unzulässigen Signalkode, der zu einer Vorwärtsvorspannung beider Leistungs schaltereinrichtungen (22, 28; 22 a, 122 a, 28 a, 128 a) führen würde, den Betrieb von mindestens einer der Leistungsschaltereinrich tungen unterbricht.
eine Sperreinrichtung für unzulässige Signalkodes, die eine die Signalkodes empfangende Überwachungseinrichtung (34; 34 a, 134 a) aufweist und ansprechend auf einen unzulässigen Signalkode, der zu einer Vorwärtsvorspannung beider Leistungs schaltereinrichtungen (22, 28; 22 a, 122 a, 28 a, 128 a) führen würde, den Betrieb von mindestens einer der Leistungsschaltereinrich tungen unterbricht.
2. Schnittstelle nach Anspruch 1, dadurch gekennzeich
net, daß die Sperreinrichtung ansprechend auf einen unzulässi
gen Signalkode alle Leistungsschaltereinrichtungen (22; 28; 22 a,
122 a, 28 a, 128 a) sperrt.
3. Schnittstelle nach Anspruch 1 oder 2, dadurch ge
kennzeichnet, daß jede Leistungsschaltereinrichtung einen Lei
stungstransistor (22, 22 a, 122 a, 28, 28 a, 128 a) und die jeden Si
gnalkode empfangende Einrichtung einen diesem zugeordneten
Treibertransistor (24, 24 a, 124 a, 30, 30 a, 130 a) aufweist, wobei
der Emitter-Kollektorschaltkreis jedes Treibertransistors an
die Basis des jeweiligen Leistungstransistors angekoppelt ist.
4. Schnittstelle nach Anspruch 3, dadurch gekennzeichnet,
daß die Sperreinrichtung eine Einrichtung (26, 32, 40; 26 a, 32 a,
40 a) zur Unterbrechung des Emitter-Kollektorschaltkreises je
des Treibertransistors (24, 24 a, 124 a, 30, 30 a, 130 a) ansprechend
auf einen unzulässigen Signalkode aufweist.
5. Schnittstelle nach Anspruch 3 oder 4, dadurch gekenn
zeichnet, daß jeder Signalkode ein Paar von an ein Paar von
Eingangsleitungen (A, B; C, D) angelegten, parallel geladenen
Signalen aufweist, wobei eine der Eingangsleitungen (A; C)
eines der Signale und die andere Eingangsleitung (B; D) das
andere Signal empfängt und die Basis des einen Treibertran
sistors (24; 24 a; 124 a) betätigungsmäßig mit der einen Eingangs
leitung (A; C) und die Basis des anderen Treibertransistors
(30; 30 A, 130 a) betätigungsmäßig mit der anderen Eingangsleitung
(B; D) verbunden ist.
6. Schnittstelle nach Anspruch 5, dadurch gekennzeich
net, daß die Überwachungseinrichtung eine betätigungsmäßig
zwischen die Eingangsleitungen (A, B; C, D) geschaltete Ver
knüpfungseinrichtung (36, 38; 36 a, 38 a; 136 a, 138 a) aufweist, die
den Signalkode empfängt und ansprechend auf das Vorhandensein
eines unzulässigen Signalkodes ein Alarmsignal erzeugt, wobei
die Einrichtung (26, 32, 40; 32 a, 40 a) zur Unterbrechung des
Emitter-Kollektorschaltkreises jedes Treibertransistors das
Alarmsignal empfängt und ansprechend auf dieses Alarmsignal
den Emitter-Kollektorschaltkreis jedes Treibertransistors un
terbricht.
7. Schnittstelle nach Anspruch 6, dadurch gekennzeichnet,
daß die Unterbrechungseinrichtung eine Schalteinrichtung
(26, 32; 26 a, 32 a) zur Vervollständigung des Emitter-Kollektor
schaltkreises jedes Treibertransistors und eine Einrichtung
(40; 40 a) zur Vorspannung der Schaltereinrichtung in Rückwärts
richtung aufweist.
8. Schnittstelle nach einem der Ansprüche 1 bis 7, ge
kennzeichnet durch
eine Anzahl von mehr als einer polungsumkehrbaren Last (12 a, 112 a), wobei der Prozessor (10) gleichzeitig eine gleiche Anzahl von Befehlssignalkodes an die Schnittstelle überträgt, von denen jeder übertragene Signalkode einer der Lasten (12 a; 112 a) zugeordnet ist,
eine gleiche Anzahl erster Leistungsschaltereinrich tungen (22 a, 122 a) zur selektiven Verbindung eines Anschlusses (16 a, 116 a) der jeweiligen Last (12 a, 112 a) mit der Leistungs versorgung (18 a) der einen Polarität,
eine gleiche Anzahl zweiter Leistungschaltereinrich tungen (28 a, 128 a) zur selektiven Verbindung des einen An schlusses (16 a, 116 a) der jeweiligen Last (12 a, 112 a) mit der Leistungsquelle (20 a) entgegengesetzter Polarität,
eine gleiche Anzahl von Einrichtungen (24 a, 124 a, 30 a, 130 a) zum Empfang jedes Signalkodes und zur Verbindung des einen Anschlusses (16 a, 116 a) der jeweiligen Last (12 a, 112 a) mit einer der Leistungsquellen (18 a; 20 a) in Übereinstimmung mit dem Signalkode,
wobei die Sperreinrichtung für unzulässige Signalkodes eine gleiche Anzahl von Überwachungseinrichtungen (34 a, 134 a) aufweist, welche die jeweiligen Signalkodes empfangen und ansprechend auf einen unzulässigen Signalkode den Betrieb min destens einer der der jeweiligen Last zugeordneten Leistungs schaltereinrichtungen sperren.
eine Anzahl von mehr als einer polungsumkehrbaren Last (12 a, 112 a), wobei der Prozessor (10) gleichzeitig eine gleiche Anzahl von Befehlssignalkodes an die Schnittstelle überträgt, von denen jeder übertragene Signalkode einer der Lasten (12 a; 112 a) zugeordnet ist,
eine gleiche Anzahl erster Leistungsschaltereinrich tungen (22 a, 122 a) zur selektiven Verbindung eines Anschlusses (16 a, 116 a) der jeweiligen Last (12 a, 112 a) mit der Leistungs versorgung (18 a) der einen Polarität,
eine gleiche Anzahl zweiter Leistungschaltereinrich tungen (28 a, 128 a) zur selektiven Verbindung des einen An schlusses (16 a, 116 a) der jeweiligen Last (12 a, 112 a) mit der Leistungsquelle (20 a) entgegengesetzter Polarität,
eine gleiche Anzahl von Einrichtungen (24 a, 124 a, 30 a, 130 a) zum Empfang jedes Signalkodes und zur Verbindung des einen Anschlusses (16 a, 116 a) der jeweiligen Last (12 a, 112 a) mit einer der Leistungsquellen (18 a; 20 a) in Übereinstimmung mit dem Signalkode,
wobei die Sperreinrichtung für unzulässige Signalkodes eine gleiche Anzahl von Überwachungseinrichtungen (34 a, 134 a) aufweist, welche die jeweiligen Signalkodes empfangen und ansprechend auf einen unzulässigen Signalkode den Betrieb min destens einer der der jeweiligen Last zugeordneten Leistungs schaltereinrichtungen sperren.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US4924179A | 1979-06-18 | 1979-06-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3021892A1 DE3021892A1 (de) | 1981-01-22 |
DE3021892C2 true DE3021892C2 (de) | 1990-08-30 |
Family
ID=21958787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3021892A Granted DE3021892A1 (de) | 1979-06-18 | 1980-06-11 | Schnittstelle mit einem bipolartreiber mit verbotskodedetektor |
Country Status (2)
Country | Link |
---|---|
CA (1) | CA1143430A (de) |
DE (1) | DE3021892A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3150737C2 (de) * | 1981-12-22 | 1985-05-02 | Telefunken electronic GmbH, 7100 Heilbronn | Impulsweiche |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4246525A (en) * | 1978-12-18 | 1981-01-20 | Pitney Bowes Inc. | Motor control system |
-
1980
- 1980-05-27 CA CA000352742A patent/CA1143430A/en not_active Expired
- 1980-06-11 DE DE3021892A patent/DE3021892A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
CA1143430A (en) | 1983-03-22 |
DE3021892A1 (de) | 1981-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2638177C2 (de) | Schutzvorrichtung gegen Spannungsumpolung und Überspannungen für eine Halbleiterschaltung | |
DE4135528A1 (de) | Tristate-treiberschaltung | |
DE2416534C3 (de) | Transistorschaltung zum Umkehren der Stromrichtung in einem Verbraucher | |
EP0060326A2 (de) | Schutz- und Überwachungseinrichtung für Steuerschaltungsanordnungen in Kraftfahrzeugen | |
EP0013710B1 (de) | Gegentakt-Treiberschaltung, deren Ausgang direkt mit den Ausgängen weiterer Treiberschaltungen verknüpfbar ist | |
DE2624044C2 (de) | Halbleiterschaltkreis zum Schalten von Wechselstromsignalen | |
DE4430049C1 (de) | Schaltungsanordnung zur Unterspannungs-Erkennung | |
DE3021892C2 (de) | ||
DE4020187C2 (de) | ||
DE2752204A1 (de) | Integrierte schaltung | |
EP0171468B1 (de) | Sendeschaltung für Signalübertragungssysteme | |
DE3240280C2 (de) | ||
DE2934594C2 (de) | Annäherungsschaltvorrichtung | |
EP0041132B1 (de) | Ausgangsstufe für ein elektrisches Ausgangssignal abgebende Sensoren | |
DE2260149A1 (de) | Anzeigeeinrichtung mit leuchtelementen | |
DE3311258C1 (de) | Schaltungsanordnung zur UEberwachung einer Betriebsspannung | |
DE19807393C1 (de) | Verfahren und Schaltungsanordnung zur Übertragung von Signalen | |
DE4030631A1 (de) | Ecl-multiplexeranordnung | |
DE2713310B2 (de) | Schutzanordnung für eine Niederspannungs-Steuerschaltung | |
DE69409955T2 (de) | Schutzschaltung gegen Überströme für elektronische Leistungsvorrichtungen | |
DE2603548C2 (de) | Pegelumsetzer für vermittlungstechnische Zeichen | |
DE3420589A1 (de) | Auf konstante gleichspannung geregelte energieversorgungsschaltung | |
DE4023639A1 (de) | Leistungsabgabeschaltung | |
DE3046206A1 (de) | Schaltungsanordnung zur eingabe digitaler informationen in elektronische geraete mittels schaltern | |
DE2345979A1 (de) | Gegen zu grosse belastung am ausgang gesicherte schaltungsanordnung zur umsetzung von eingangssignalen in ausgangssignale einstellbarer amplitude |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |