DE4406510C1 - Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung - Google Patents
Integrierter Schaltkreis mit einer mitintegrierten PrüfvorrichtungInfo
- Publication number
- DE4406510C1 DE4406510C1 DE19944406510 DE4406510A DE4406510C1 DE 4406510 C1 DE4406510 C1 DE 4406510C1 DE 19944406510 DE19944406510 DE 19944406510 DE 4406510 A DE4406510 A DE 4406510A DE 4406510 C1 DE4406510 C1 DE 4406510C1
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- test
- integrated circuit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung betrifft einen integrierten Schaltkreis nach
dem Oberbegriff des Patentanspruchs 1.
Die zunehmende Integrationsdichte integrierter Schaltungen
bedingt zwangsläufig einen erhöhten Aufwand an Test- und
Prüfverfahren. Generell werden integrierte Schaltungen be
reits bei Verlassen der Fertigungslinie einem ersten Taug
lichkeitstest unterzogen. Dabei wird eine Testvorrichtung mit
Nadelspitzen auf die jeweiligen Anschlüsse der sich noch auf
dem Waver befindenden integrierten Schaltung aufgesetzt. Über
in der Testvorrichtung ablaufende Prüf- und Testroutinen wird
dann eine Vorauswahl darüber getroffen, welche der integrier
ten Schaltungen der geforderten Funktionalität entsprechen.
Die als fehlerhaft erkannten integrierten Schaltungen werden
entsprechend markiert und anschließend verworfen. Die als
korrekt erkannten integrierten Schaltungen werden in einem
nächsten Produktionsschritt in ein für integrierte Schaltun
gen üblicherweise zu verwendendes Gehäuse eingefügt. Danach
wird ein zweiter Test durchgeführt, um die Funktionsfähigkeit
des so entstandenen Bausteins zu überprüfen. Insbesondere ist
dabei das Zusammenwirken der integrierten Schaltung mit den
Anschlüssen des Gehäuses von Interesse.
Problematisch an derartigen Tests ist, daß zum einen der
Baustein isoliert betrachtet wird und zum anderen das Zusam
menwirken mit anderen Einrichtungen - wie es etwa auf einer
Baugruppe der Fall ist - nicht überprüfbar ist. So hat sich
in der Praxis oft gezeigt, daß bei einem auf einer Baugruppe
aufgebrachten Baustein der Kontakt von beispielsweise einer
Leiterbahn über den Anschluß des Bausteins bis zur
integrierten Schaltung nicht immer gegeben ist. Zum anderen
werden bei solchen Tests im allgemeinen niederfrequente
Bitraten verwendet. Für integrierte Schaltungen, die später
im praktischen Betrieb im Niederfrequenzbereich arbeiten
sollen, bedeutet dies für die spätere praktische Verwendung
keinerlei Einschränkungen.
Eine Lösung für derartige Probleme ist in dem
Gebrauchsmuster DE 90 05 697 U1 aufgezeigt. Dabei wird im
Baustein neben der Logikanordnung eine Prüfeinrichtung mit in
tegriert. Diese ermöglicht nach dem Einsetzen dieser als
Baustein ausgeführten integrierten Schaltung in eine elektri
sche Einrichtung (Baugruppe) eine Überprüfung, ob über die
Anschlüsse des Bausteins eine Verbindung zu der betreffenden
elektrischen Einrichtung zum einen sowie zu der integrierten
Schaltung im Inneren des Bausteins zum anderen besteht. Eine
derartige Überprüfung erfolgt durch ein Aussenden von Testsi
gnalen auf die Eingänge des Bausteins. Eine derartige Vor
richtung wird insbesondere bei integrierten Schaltungen
angewandt, die später in Niederfrequenzbereich eingesetzt
werden.
Ernsthaftere Probleme können jedoch dann auftreten, wenn die
integrierten Schaltungen im Hochfrequenzbereich arbeiten
sollen. So sind beispielsweise bei modernen integrierten
Schaltungen interne Übertragungs-Bitraten bis zu 10 GHz
erzielbar. Die soeben erwähnten Testmethoden beziehen sich
jedoch in der Regel auf Übertragungs-Bitraten bis ca. 1 MHz.
Insbesondere tritt hier das Problem auf, daß Anschlüsse, die
mit niederfrequenten Testsignalen überprüft wurden, und als
Testergebnis eine fehlerlose Verbindung festgestellt wurde,
bei hochfrequenten Eingangssignalen keine fehlerfreie Verbin
dung wegen kapazitiver bzw. induktiver Einstreuungen aufwei
sen.
Aus der Offenlegungsschrift DE 42 33 271 A1 ist
eine integrierte Halbleiter-Schaltungsanordnung bekannt.
Diese weist eine Fehlererfassungsfunktion im Sinne einer
Prüfvorrichtung auf. Das Überprüfen der integrierten Schal
tung in ihrem Zusammenwirken mit den Anschlüssen des Gehäuses
insbesondere im Hochfrequenzbereich wird hier aber nicht an
gesprochen.
Der Erfindung liegt die Aufgabe zugrunde, bei einem integrierten Schalterkreis eine mitintegrierte Prüfeinrich
tung anzugeben, mittels der ermittelbar ist, ob bei den im
praktischen Betrieb vorkommenden hochfrequenten Signalen ein
einwandfreier elektrischer Kontakt der Logikanordnung in
ihrem Zusammenwirken mit anderen elektrischen Einrichtungen
und darüber hinaus eine ausreichende Qualität bei der Signal
übertragung gegeben ist.
Die Erfindung wird ausgehend vom Oberbegriff des Patentan
spruchs 1 durch die im kennzeichnenden Teil dieses Patentan
spruches angegebenen Merkmale gelöst.
Vorteilhaft an der Erfindung ist insbesondere das Mitinte
grieren einer Hochfrequenzeigenschaften aufweisenden Prüfvor
richtung. Diese weist einen Eingangsprüfungsteil sowie einen
Ausgangsprüfungsteil auf. Die Bestandteile des Eingangsprü
fungsteils sowie die des Ausgangsprüfungsteils können pro
blemlos beim Integrationsprozeß mit integriert werden und
bilden darüber hinaus auch in der Regel keine, während des
Prüfvorgangs auftretende Fehlerquelle. Der Eingangsprüfungs
teil weist Mittel zum Bewerten auf, die in Wirkverbindung mit
wenigstens einer, Testsignale aussendenden Vorrichtung ste
hen, die zum einen über wenigstens eine eingangsseitige
Datenweiche mit wenigstens einem der Eingangsanschlüsse und
zum anderen mit wenigstens einer Zählvorrichtung verbindbar
ist. Die Testsignale aussendende Vorrichtung wird beim Inte
grationsprozeß der Logikanordnung in einer bestimmten Konfi
gurationsstruktur mitintegriert; letztere bestimmt letztend
lich die Ausgangsfrequenz sowie das auszusendende Bitmuster.
Der Ausgangsprüfungsteil weist eine Mehrzahl von ausgangssei
tigen Datenweichen auf, die Signale zu jeweils einem der
zugeordneten Ausgangsanschlüsse weiterleiten; einer der
Eingänge der jeweiligen ausgangsseitigen Datenweiche ist mit
einem der Ausgänge der Logikanordnung verbindbar. Weiterhin
steht wenigstens ein weiterer Eingang der jeweiligen aus
gangsseitigen Datenweiche mit wenigstens einer weiteren
mitintegrierten, Testsignale aussendenden Vorrichtung in
Wirkverbindung; darüber hinaus sind wenigstens ein Steuerein
gang der jeweiligen ausgangsseitigen Datenweiche mit einer
ersten Auswahlvorrichtung und wenigstens ein weiterer Eingang
der jeweiligen ausgangsseitigen Datenweiche über eine weitere
Auswahlvorrichtung mit einem Hochfrequenzeingang verbindbar.
Mit einer derartigen Anordnung ist weiterhin der Vorteil
verbunden, daß der Baustein auf einer Baugruppe in Zusammenw
irken mit den anderen elektrischen Einrichtungen unter "real
time"-Bedingungen getestet und überprüft werden kann.
Gemäß Anspruch 2 ist vorgesehen, daß die Mittel zum Bewerten
wenigstens einen für hochfrequente Signale ausgelegten Ein
gangsanschluß sowie wenigstens einen für hochfrequente Si
gnale ausgelegten Ausgangsanschluß aufweisen. Damit ist der
Vorteil verbunden, daß extern über den Eingangsanschluß
hochfrequente Testsignale zuführbar sind und nach einem
Vergleich mit weiteren hochfrequenten Signalen über den für
hochfrequente Signale ausgelegten Ausgangsanschluß ein ent
sprechendes hochfrequentes Bewertungssignal entnehmbar ist.
Gemäß Anspruch 3 ist vorgesehen, daß die Mittel zum Bewerten
eine Vergleichsschaltung sind. Damit ist der Vorteil einer
leichten Integrierbarkeit im Baustein verbunden.
Gemäß Anspruch 4 ist vorgesehen, daß die wenigstens eine
integrierte, Testsignale aussendende Vorrichtung ein Bitmu
stergenerator ist. Damit ist der Vorteil verbunden, daß auf
externe Mittel zum Zuführen hochfrequenter Vergleichssignale
über den für hochfrequentes Signale ausgelegten Eingangsan
schluß verzichtet werden kann.
Gemäß Anspruch 5 ist vorgesehen, daß die Zählvorrichtung mit
wenigstens einem niederfrequente Zählsignale führenden Zähl
anschluß in Verbindung steht. Damit ist der Vorteil verbun
den, daß ein niederfrequentes Bewertungssignal entnehmbar ist
und auf externe Mittel zum Bewerten hochfrequenter Bewer
tungssignale verzichtet werden kann.
Gemäß Anspruch 6 ist vorgesehen, daß die Verbindung zwischen
dem jeweiligen Ausgang der Logikanordnung und dem zugeordne
ten Ausgangsanschluß auf das Auftreten eines Steuersignals
hin, das über separate Steueranschlüsse der ersten Aus
wahlvorrichtung zugeführt ist, unterbrechbar ist. Damit ist
der Vorteil verbunden, daß auch in der Praxis die Prüfvor
gänge durchgeführt werden können, ohne daß die betreffende
Verbindung durch die über sie zu übertragenden Hochfrequenz
signale Einstreuungen liefert und somit das Bewertungsergeb
nis verfälscht wird.
Gemäß Anspruch 7 ist vorgesehen, daß Testsignale extern über
den Hochfrequenzeingang der weiteren Auswahlvorrichtung den
mit dieser verbundenen Eingängen der ausgangsseitigen Daten
weichen (Multiplexer) zuführbar sind. Damit ist der Vorteil verbunden, daß
die Ausgangsanschlüsse auf das Zuführen externer hochfrequen
ter Testsingale überprüfbar sind.
Gemäß Anspruch 8 ist vorgesehen, daß weitere Mittel zum
Bewerten der Testsignale ausgangsseitig über die Ausgangsan
schlüsse anschließbar sind. Damit ist der Vorteil verbunden,
daß über externe Mittel die Qualität der hochfrequenten
Testsignale bewertbar ist.
Gemäß Anspruch 9 ist vorgesehen, daß wenigstens einer der
Ausgangsanschlüsse mit wenigstens einem der Eingänge eines
nachgeschalteten in der gleichen Weise ausgebildeten zweiten
integrierten Schaltkreises verbindbar ist und daß die dem
wenigstens einen Ausgangsanschluß Zuge führten Testsignale in
dem zweiten integrierten Schaltkreis bewertet werden. Damit
ist insbesondere der Vorteil verbunden, daß eine zwischen
zwei integrierten Schaltkreisen bestehende hochfrequente
Verbindungsstrecke im Vorfeld des praktischen Einsatzes auf
die Übertragungsqualität hin überprüfbar ist.
Im folgenden wird die Erfindung anhand eines Ausführungsbei
spiels näher erläutert.
Es zeigt die
Figur den Eingangsprüfungsteil sowie den
Ausgangsprüfungsteil der erfindungsgemäßen
Prüfvorrichtung in seinem Zusammenwirken mit
der integrierten Logikanordnung.
In der Figur ist ein integrierter Schaltkreis IC aufgezeigt.
Hauptbestandteil des integrierten Schaltkreises IC ist eine
Logikanordnung LA. Diese ist eingangsseitig mit Eingangsan
schlüssen E₁ . . . En verbunden. Weiterhin weist der inte
grierte Schaltkreis IC einen mit integrierten Eingangsprü
fungsteil auf. Dieser besteht aus einem Vergleicher V, der
zum einen mit einem Bitmustergenerator DG und zum anderen mit
einem Zähler Z verbunden ist. Weiterhin ist der Vergleicher V
an einen Multiplexer MUXE herangeführt. Der Multiplexer MUXE
ist seinerseits eingangsseitig an die Verbindungen, die von
den Eingangsanschlüssen E₁ . . . En zu der Logikanordnung LA
verlaufen, herangeführt. Dabei sind die Eingänge des Multi
plexers MUXE jeweils einem der Eingangsanschlüsse E₁ . . . En
zugeordnet. Dieser Multiplexer weist weiterhin einen Steuereingang
SE auf, der eine niederfrequente Schnittstelle zur Auswahl
der Eingänge des Multiplexers MUXE darstellt ist. Dadurch ist
ein über die Eingangsanschlüsse E₁ . . . En zugeführtes Testsi
gnal unter Benutzung des Steuereinganges SE auf den Verglei
cher V schaltbar. Unmittelbar hinter dem Multiplexer kann das
zugeführte Testsignal alternativ entnommen werden und auf
einen Ausgangsanschluß VAA gegeben werden. Der Vergleicher V
umfaßt seinerseits zusätzlich oder alternativ zu dem Zähler Z
und dem Bitmustergenerator DG einen für Hochfrequenzsignale
ausgelegten Eingangsanschluß EDG sowie einen für Hochfre
quenzsignale ausgelegten Ausgangsanschluß VA. Über den für
Hochfrequenzsignale ausgelegten Eingangsanschluß EDG kann
beispielsweise ein externer, Hochfrequenzsignale als Ver
gleichssignale liefernder Bitmustergenerator G angeschlossen
werden. Weiterhin ist über den für Hochfrequenzsignale ausge
legten Ausgangsanschluß VA ein Bitmusteranalysator AN an
schließbar. Der Zähler Z führt eine Statistik über die vom
Vergleicher V gelieferten hochfrequenten Bewertungssignale
und gibt das Ergebnis als niederfrequente Bewertungssignale
über einen seiner Ausgänge AZ₁ . . . AZk weiter.
Der mit integrierte Ausgangsprüfungsteil des integrierten
Schaltkreises IC umfaßt ausgangsseitige Multiplexer MUXA₁ . . .
MUXAm sowie damit verbundene Bitmustergeneratoren DG₁, DG₂₁
DG₃. Weiterhin sind Selektoren SEL₁, SEL₂ angeordnet. Der
Selektor SEL₂ ist dabei mit einem für Hochfrequenzsignale
ausgelegten Eingang IT verbunden. Über diesen werden hochfre
quente Testsignale zu dem Selektor SEL₂ übertragen, der mit
Hilfe von Steuereingängen ST diese wahlweise auf den zu
überprüfenden Ausgang weiterleitet. Der Selektor SEL₁ ist
weiterhin mit einem Ausgangsanschluß SA verbunden. Dieser
bildet Steuereingänge, um die Verbindung Logikanordnung LA zu
dem betreffenden Ausgangsanschluß abzuschalten. Darüber
hinaus ist in diese Verbindung ein zusätzlicher Multiplexer
eingefügt. Dieser ist mit einem seiner Eingänge mit der
Logikanordnung LA verbunden, während der verbleibende Eingang
auf ein festes Potential gelegt ist. Die Multiplexer MUXA₁
. . . MUXAm sind mit Ausgangsanschlüssen A₁ . . . Am verbunden.
Eingangsseitig ist einer der Eingänge des jeweiligen Multi
plexers mit der Logikanordnung LA verbunden. Ein weiterer
Eingang eines jeden Multiplexers ist mit jeweils einem der
Bitmustergeneratoren DG₁, DG₂, DG₃ verbunden. Die Steuerein
gänge eines Multiplexers sind über den Selektor SEL₁ mit
Steuereingängen SA verbunden. Ein Multiplexer bildet zusammen
mit den Bitmustergeneratoren DG₁, DG₂, DG₃ sowie dem
entsprechenden Ausgang eine Struktur, die in besonders einfa
cher Weise beim Integrationsprozeß integrierbar und kopierbar
ist. Im vorliegenden Ausführungsbeispiel wird eine derartige
Struktur m-fach kopiert.
Im folgenden soll die Arbeitsweise des erfindungsgemäßen
integrierten Schaltkreises IC näher erläutert werden:
Das Prüfen der Eingangsanschlüsse des integrierten Schalt kreises IC erfolgt unter Benutzung des Eingangsprüfungstei les. Dabei werden hochfrequente Testsignale von einem exter nen, hochfrequente Testsignale aussendenden Bitmustergenera tor G auf einen der Eingänge E₁ . . . En gegeben. Im vorliegen den Ausführungsbeispiel soll davon ausgegangen werden, daß der Anschluß E₂ auf Hochfrequenzeigenschaften hin überprüft werden soll. In diesem Fall wird der Anschluß E₂ mit hochfre quenten Testsignalen vom Bitmustergenerator G aus angesteu ert. Unter Benutzung der Steuereingänge SE des Multiplexers MUXE wird der mit dem Multiplexer verbundene Eingang, der mit dem Eingangsanschluß E₂ verbunden ist, auf den Vergleicher V geschaltet. Weiterhin wird ein weiteres hochfrequentes Test signal dem mitintegrierten Bitmustergenerator DG entnommen. Im Vergleicher V werden beide Signale miteinander verglichen und ein Bewertungssignal zu dem Zähler Z weitergeschaltet. Dort kann über die Anschlüsse AZ₁ . . . AZk ein für eine Mehr zahl von Prüfvorgänge ermitteltes Bewertungsergebnis entnom men werden. Besonders vorteilhaft an einer derartigen Vorgehensweise ist, daß teure Testgeräte wie beispielsweise ein Bitmusteranalysator vermieden werden können.
Das Prüfen der Eingangsanschlüsse des integrierten Schalt kreises IC erfolgt unter Benutzung des Eingangsprüfungstei les. Dabei werden hochfrequente Testsignale von einem exter nen, hochfrequente Testsignale aussendenden Bitmustergenera tor G auf einen der Eingänge E₁ . . . En gegeben. Im vorliegen den Ausführungsbeispiel soll davon ausgegangen werden, daß der Anschluß E₂ auf Hochfrequenzeigenschaften hin überprüft werden soll. In diesem Fall wird der Anschluß E₂ mit hochfre quenten Testsignalen vom Bitmustergenerator G aus angesteu ert. Unter Benutzung der Steuereingänge SE des Multiplexers MUXE wird der mit dem Multiplexer verbundene Eingang, der mit dem Eingangsanschluß E₂ verbunden ist, auf den Vergleicher V geschaltet. Weiterhin wird ein weiteres hochfrequentes Test signal dem mitintegrierten Bitmustergenerator DG entnommen. Im Vergleicher V werden beide Signale miteinander verglichen und ein Bewertungssignal zu dem Zähler Z weitergeschaltet. Dort kann über die Anschlüsse AZ₁ . . . AZk ein für eine Mehr zahl von Prüfvorgänge ermitteltes Bewertungsergebnis entnom men werden. Besonders vorteilhaft an einer derartigen Vorgehensweise ist, daß teure Testgeräte wie beispielsweise ein Bitmusteranalysator vermieden werden können.
Falls jedoch ein solcher Bitmusteranalysator notwendig ist,
weist der erfindungsgemäße integrierte Schaltkreis IC einen
für Hochfrequenzsignale ausgelegten Ausgangsanschluß VA auf.
Dort ist dann über einen angeschlossenen Bitmusteranalysator
AN das entsprechende hochfrequente Bewertungssignal analy
sierbar. Ebenso kann über einen separaten, für hochfrequente
Testsignale ausgelegten Eingangsanschluß EDG ein hochfrequen
tes Testsignal zusätzlich oder alternativ zugeführt werden.
Dieses ersetzt dann das vom mit integrierten Bitmustergenera
tor DG zugeführte hochfrequente Testsignal. Generell ist
jedoch anzumerken, daß die bevorzugte Ausführungsform des
erfindungsgemäßen integrierten Schaltkreises IC die Integra
tion des Bitmustergenerators DG sowie des Zählers Z dar
stellt.
Die Ausgangsanschlüsse A₁ . . . Am des integrierten Schaltkrei
ses IC sind über den Ausgangsprüfungsteil der erfindungsgemä
ßen Prüfvorrichtung überprüfbar. In einer ersten Ausführungs
form wird über einen externen Bitmustergenerator G ein hoch
frequentes Testsignal über den für Hochfrequenzsignale ausge
legten Eingang ET zugeführt. Dieses wird auf die mitinte
grierte Auswahlvorrichtung SEL₂ geführt. Weiterhin weist der
integrierte Schaltkreis IC für niederfrequente Steuersignale
ausgelegte Steuereingänge ST auf, die mit der Auswahlvorrich
tung SEL₂ verbunden sind. Über diese Steuereingänge ist
bestimmbar, auf welchen der Multiplexer MUXA₁ . . . MUXAm das
über den Eingang ET zugeführte hochfrequente Testsignal
gegeben werden soll. In vorliegendem Ausführungsbeispiel soll
dies der mit dem Ausgangsanschluß A₂ verbundene Multiplexer
MUXA₂ sein. In diesem Fall wird an den Ausgangsanschluß A₂
ein externer Bitmusteranalysator AN angeschlossen. Somit
werden also über den Eingangsanschluß ET hochfrequente
Testsignale dem integrierten Schaltkreis IC zugeführt und dem
Ausgangsanschluß A₂ wieder entnommen und im daran angeschlos
senen Bitmusteranalysator AN bewertet.
Eine bevorzugte Ausführungsform besteht in dem Mitintegrieren
der Bitmustergeneratoren DG₁, DG₂, DG₃. In diesem Fall kann
auf das Anschließen des externen Bitmustergenerators G ver
zichtet werden. Die Bitmustergeneratoren DG₁, DG₂, DG₃ weisen
ihrerseits jeweils unterschiedliche Signale auf. Diese können
dann wahlweise über den Ausgangsanschluß A₂ auf den daran
angeschlossenen Bitmusteranalysator AN gegeben werden, der
dann eine entsprechende Bewertung vornimmt. Um einen sicheren
Prüfvorgang sicherzustellen, sind über die weiteren nieder
frequenten Steueranschlüsse SA, die mit der Auswahlvorrich
tung SEL₁ verbunden sind, die Verbindungsleitungen zwischen
Logikanordnung LA und den Ausgangsanschlüssen A₁ . . . An
einzeln blockierbar. Eine derartige Vorgehensweise ist zweck
mäßig, um Sicherzustellen, daß das Bewertungsergebnis nicht
durch hochfrequente Einstreuungen von Nachbarleitungen ver
fälscht wird. In vorliegendem Ausführungsbeispiel wurde
davon ausgegangen, daß der Ausgangsanschluß A₂ überprüft
werden soll. In diesem Fall kann über die Auswahlvorrichtung
SEL₁ über die zugeordneten Steueranschlüsse SA sichergestellt
werden, daß die Datenübertragung von der Logikanordnung LA
sowohl zu diesem Ausgangsanschluß A₂ als auch zu den benach
barten Ausgangsanschlüssen A₁ sowie A₃ unterbunden wird. Eine
hochfrequente Einstreuung wird dadurch vermieden. Mit einer
derartigen Konfiguration ist weiterhin sichergestellt, daß
auch ein sich im praktischen Betrieb befindlicher Baustein
überprüft werden kann, ohne letzteren zu isolieren und in
eine gesonderte Prüfvorrichtung einzufügen.
In einer weiteren Ausgestaltung können jeweils zwei bauglei
che integrierte Schaltkreise IC in ihrem Zusammenwirken
miteinander überprüft werden. In diesem Fall ist ein erster
integrierter Schaltkreis IC mit seinen Ausgangsanschlüssen A₁
. . . Am mit den Eingangsanschlüssen E₁ . . . En (n = m) eines
zweiten integrierten Schaltkreises IC verbunden. Eine
derartige Konfiguration tritt in der Praxis sehr häufig auf,
da auf einer Baugruppe oft zwei baugleiche integrierte
Schaltkreise IC über eine Hochfrequenzstrecke miteinander
verbunden sind. Eine derartige Hochfrequenzverbindungsstrecke
ist also sowohl im Vorfeld als auch während des praktischen
Einsatzes der Baugruppe zusammen mit den beteiligten
Anschlüssen der Bausteine überprüfbar. Aufwendige Testgeräte
(Bitmustergeneratoren, Bitmusteranalysatoren) können aufgrund
der während des Integrationsprozesses der Logikanordnung LA
durchgeführten gleichzeitigen Integrationsprozesse der
gesamten Prüfvorrichtung entfallen.
Claims (9)
1. Integrierter Schaltkreis (IC), mit einer Logikanordnung
(LA), welche über eine Mehrzahl von Eingangsleitungen mit
Eingangsanschlüssen (E₁ . . . En) und über eine gegebenenfalls
von der Mehrzahl der Eingangsleitungen abweichenden Mehrzahl
von Ausgangsleitungen mit Ausgangsanschlüssen (A₁ . . . Am) in
Verbindung steht, und mit einer die Eingangsanschlüsse (E₁
. . . En) und Ausgangsanschlüsse A₁ . . . An) in eine mitinte
grierte Prüfung einbeziehenden Prüfvorrichtung (MUXE, V, DG,
Z; MUXAn . . . MUXAn, DG₁ . . . DG₃, SEL1, SEL2)
dadurch gekennzeichnet,
daß die Prüfvorrichtung Hochfrequenzeigenschaften aufweist sowie einen Eingangsprüfungsteil (MUXE, V, DG, Z) und einen Ausgangsprüfungsteil (MUXA₁ . . . MUXAn, DG₁ . . . DG₃, SEL1, SEL2) umfaßt,
daß der Eingangsprüfungsteil Mittel zum Bewerten (V) auf weist, die in Wirkverbindung mit wenigstens einer integrier ten, Testsignale aussendenden Vorrichtung (DG) stehen, die zum eigen über wenigstens einen eingangsseitigen Multiplexer (MUXE) mit wenigstens einem der Eingangsanschlüsse (E₁ . . . En) und zum anderen mit wenigstens einer Zählvorrichtung (Z) verbindbar ist,
daß der Ausgangsprüfungsteil eine Mehrzahl von ausgangsseiti gen Multiplexer (MUXA₁ . . . MUXAm) aufweist, die Signale zu jeweils einem der zugeordneten Ausgangsanschlüsse (A₁ . . . Am) weiterleiten, wobei einer der Eingänge eines ausgangsseitigen Multiplexers mit einem der Ausgänge der Logikanordnung (LA) verbindbar ist, wenigstens ein weiterer Eingang eines aus gangsseitigen Multiplexers mit einer integrierten, Testsignale aussendenden Vorrichtung (DG₁ . . . DG₃) in Wirkverbin dung steht, wenigstens einer der Steuereingänge des jewei ligen ausgangsseitigen Multiplexers mit einer ersten Aus wahlvorrichtung (SEL1) verbindbar ist und wenigstens ein weiterer Eingang des jeweiligen ausgangsseitigen Multiplexers über eine weitere Auswahlvorrichtung (SEL2) mit einem Hochfrequenzeingang (ET) verbindbar ist.
dadurch gekennzeichnet,
daß die Prüfvorrichtung Hochfrequenzeigenschaften aufweist sowie einen Eingangsprüfungsteil (MUXE, V, DG, Z) und einen Ausgangsprüfungsteil (MUXA₁ . . . MUXAn, DG₁ . . . DG₃, SEL1, SEL2) umfaßt,
daß der Eingangsprüfungsteil Mittel zum Bewerten (V) auf weist, die in Wirkverbindung mit wenigstens einer integrier ten, Testsignale aussendenden Vorrichtung (DG) stehen, die zum eigen über wenigstens einen eingangsseitigen Multiplexer (MUXE) mit wenigstens einem der Eingangsanschlüsse (E₁ . . . En) und zum anderen mit wenigstens einer Zählvorrichtung (Z) verbindbar ist,
daß der Ausgangsprüfungsteil eine Mehrzahl von ausgangsseiti gen Multiplexer (MUXA₁ . . . MUXAm) aufweist, die Signale zu jeweils einem der zugeordneten Ausgangsanschlüsse (A₁ . . . Am) weiterleiten, wobei einer der Eingänge eines ausgangsseitigen Multiplexers mit einem der Ausgänge der Logikanordnung (LA) verbindbar ist, wenigstens ein weiterer Eingang eines aus gangsseitigen Multiplexers mit einer integrierten, Testsignale aussendenden Vorrichtung (DG₁ . . . DG₃) in Wirkverbin dung steht, wenigstens einer der Steuereingänge des jewei ligen ausgangsseitigen Multiplexers mit einer ersten Aus wahlvorrichtung (SEL1) verbindbar ist und wenigstens ein weiterer Eingang des jeweiligen ausgangsseitigen Multiplexers über eine weitere Auswahlvorrichtung (SEL2) mit einem Hochfrequenzeingang (ET) verbindbar ist.
2. Integrierter Schaltkreis nach Anspruch 1,
dadurch gekennzeichnet,
daß die Mittel zum Bewerten (V) wenigstens einen für hochfre
quente Signale ausgelegten Eingangsanschluß (EDG) sowie
wenigstens einen für hochfrequente Signale ausgelegten Aus
gangsanschluß (VA) aufweisen.
3. Integrierter Schaltkreis nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Mittel zum Bewerten (V) eine Vergleichsschaltung
sind.
4. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß die wenigstens eine integrierte, Testsignale aussendende
Vorrichtung (DG) ein Bitmustergenerator ist.
5. Integrierter Schaltkreis nach einem der vorstehenden
Ansprüche,
dadurch gekennzeichnet,
daß die Zählvorrichtung (Z) mit wenigstens einem niederfre
quente Zählsignale führenden Zählanschluß (AZ₁ . . . AZk) in
Verbindung steht.
6. Integrierter Schaltkreis nach einem der vorstehenden
Ansprüche,
dadurch gekennzeichnet,
daß die Verbindung zwischen dem jeweiligen Ausgang der Logik
anordnung (LA) und dem zugeordneten Ausgangsanschluß
(A₁ . . . Am) auf das Auftreten eines Steuersignals hin, das
über separate Steueranschlüsse (SA) der ersten Auswahlvor
richtung (SEL₁) zugeführt ist, unterbrechbar ist.
7. Integrierter Schaltkreis nach einem der vorstehenden
Ansprüche,
dadurch gekennzeichnet,
daß Testsignale extern über den Hochfrequenzeingang (ET) der
weiteren Auswahlvorrichtung (SEL₂) den mit dieser verbundenen
Eingängen des ausgangsseitigen Multiplexers (MUXA₁ . . . MUXAm)
zuführbar sind.
8. Integrierter Schaltkreis nach einem der vorstehenden
Ansprüche,
dadurch gekennzeichnet,
daß weitere Mittel zum Bewerten der Testsignale (AN) aus
gangsseitig über die Ausgangsanschlüsse (A₁ . . . Am) an
schließbar sind.
9. Integrierter Schaltkreis nach einem der vorstehenden
Ansprüche,
dadurch gekennzeichnet,
daß wenigstens einer der Ausgangsanschlüsse (A₁ . . . Am)
mit wenigstens einem der Eingänge (E₁ . . . Em) eines nachge
schalteten, in gleicher Weise ausgebildeten zweiten inte
grierten Schaltkreises verbindbar ist und daß die dem wenig
stens einen Ausgangsanschluß (A₁ . . . Am) zugeführten Testsi
gnale in dem zweiten integrierten Schaltkreis bewertet wer
den.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944406510 DE4406510C1 (de) | 1994-02-28 | 1994-02-28 | Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944406510 DE4406510C1 (de) | 1994-02-28 | 1994-02-28 | Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4406510C1 true DE4406510C1 (de) | 1995-07-13 |
Family
ID=6511417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944406510 Expired - Fee Related DE4406510C1 (de) | 1994-02-28 | 1994-02-28 | Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4406510C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10102349C1 (de) * | 2001-01-19 | 2002-08-08 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zur Kennzeichnung einer Betriebseigenschaft einer integrierten Schaltung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE9005697U1 (de) * | 1990-05-18 | 1990-08-30 | Siemens AG, 1000 Berlin und 8000 München | Integrierter Schaltkreis |
DE4233271A1 (de) * | 1991-10-03 | 1993-04-08 | Mitsubishi Electric Corp | Integrierte halbleiterschaltungsanordnung |
-
1994
- 1994-02-28 DE DE19944406510 patent/DE4406510C1/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE9005697U1 (de) * | 1990-05-18 | 1990-08-30 | Siemens AG, 1000 Berlin und 8000 München | Integrierter Schaltkreis |
DE4233271A1 (de) * | 1991-10-03 | 1993-04-08 | Mitsubishi Electric Corp | Integrierte halbleiterschaltungsanordnung |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10102349C1 (de) * | 2001-01-19 | 2002-08-08 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zur Kennzeichnung einer Betriebseigenschaft einer integrierten Schaltung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3130714C2 (de) | ||
DE3627638C2 (de) | Verfahren zum Prüfen von auf Träger angeordneten integrierten Schaltungen, Träger mit derartigen integrierten Schaltungen sowie integrierte Schaltung und Prüfanordnung zum Durchführen des Verfahrens | |
EP1065509B1 (de) | Diagnosevorrichtung für eine Mehrantennenanordnung | |
DE19525430C2 (de) | Schaltungsnetzwerk-Meßeinrichtung und Verfahren zum Kalibrieren | |
EP1380848B1 (de) | Einrichtung zur Vermessung und Analyse von elektrischen Signalen eines integrierten Schaltungsbausteins | |
EP0816859B1 (de) | Diagnoseverfahren und Diagnose-system für Kfz-Antennenscheiben | |
DE10355116A1 (de) | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung | |
DE19743709A1 (de) | IC-Testgerät | |
DE19536226A1 (de) | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken | |
EP2135434B1 (de) | Umschaltvorrichtung zum wechselweisen prüfen von mobilfunkendgeräten | |
DE4406510C1 (de) | Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung | |
DE69801803T2 (de) | Vorrichtung zum Messen der Leitfähigkeit, des pH-Wertes und des Gehalts an gelöstem Sauerstoff | |
DE10237696B3 (de) | Verfahren und Einrichtung zum Melden eines Übertragungsfehlers auf einer Datenleitung | |
DE10341836B4 (de) | Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen | |
DE3636427A1 (de) | Schaltungsanordnung und nachrichtennetzwerk mit pruefeinrichtung und pruefverfahren | |
DE102004020699A1 (de) | Integrierte Halbleiterschaltung | |
DE10202904A1 (de) | Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen | |
EP1198716B1 (de) | Schaltungsanordnung und verfahren zur prüfung eines schaltdiversity-systems | |
DE112022000158T5 (de) | System und verfahren zum kompensieren des leistungsverlusts aufgrund einer hochfrequenz-signalsondenfehlanpassung (hf-signalsondenfehlanpassung) beim testen des leitfähigen signals | |
EP1099952B1 (de) | Schaltungszelle mit eingebauter Selbsttestfunktion und Verfahren zum Testen hierfür | |
DE19631425A1 (de) | Verfahren zur Identifikation von an Meß- oder Werkzeugmaschinen austauschbar angeordneten Zubehörteilen sowie Identifikator zur Verfahrensdurchführung | |
DE102011083066B4 (de) | Vorrichtung zur Leistungsmessung und Magnetresonanzeinrichtung | |
DE10112560B4 (de) | Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen | |
DE102007055442A1 (de) | Verfahren und Vorrichtung zur Diagnose von einer Antennenverbindung für ein Kraftfahrzeug | |
DE69126095T2 (de) | Integriertes Schaltungsgerät mit Macro-Prüffunktion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |