DE9005697U1 - Integrierter Schaltkreis - Google Patents
Integrierter SchaltkreisInfo
- Publication number
- DE9005697U1 DE9005697U1 DE9005697U DE9005697U DE9005697U1 DE 9005697 U1 DE9005697 U1 DE 9005697U1 DE 9005697 U DE9005697 U DE 9005697U DE 9005697 U DE9005697 U DE 9005697U DE 9005697 U1 DE9005697 U1 DE 9005697U1
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- test
- connection
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 75
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 244000309464 bull Species 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 2
- 101000821972 Homo sapiens Solute carrier family 4 member 11 Proteins 0.000 description 1
- 102100021475 Solute carrier family 4 member 11 Human genes 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318566—Comparators; Diagnosing the device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
125 9OE
r r .
• If· · ( &igr;
Siemens Aktiengesellschaft
Integrierter Schaltkreis
Die Neuerung betrifft einen integrierten Schaltkreis mit einer Logikanordnung, welche ober eine Mehrzahl von Eingangsleitungen
mit externen Eingangsanschlüssen und über eine gegebenenfalls
von der Mehrzahl der Eingangsleitungen abweichenden Mehrzahl von
Ausgangsleitungen mit externen Ausgangsanschlüssen in Verbindung steht., und mit einer die externen EingangssnsrnTüsse und Aüsg«ng5-anschlüsse in eine Prüfung einbeziehs^den Prüfeinrichtung.
(L PS 29 .7 12-5} Bei diesem integrierten Schaltkreis wird ein
an einem Ausgang abzugebendes digitalt■> Sigivil über eine Ausgangsstufe herausgeführt. Eingann una Ausgang dieser Ausgangsstufe sind innerhalb des integrierten Schaltkreises mit einer
die Kombination der Signalzustände auswertenden logischen Ver
knüpfungsschaltung verbunden. Durch einen bestimmen Ausgangs
signalwert dieser logischen Verknüpfungsschaltung wird ein Prüfzustand für den integrierten Schaltkreis eingestellt. Zum Einstellen dieses Prüfzustandes wird an den genannten Ausgang von
einer externen Prüfeinrichtung her ein zu dem aus einer vorge
gebenen Folge von Eingangssignalen zu erzeugenden zeitlichen Si
gnalmuster komplementäres Signalmuster angelegt. Die Verknüpfungsschaltung ist dabei aus einem EXKLUSIV-ODER-Glied gebildet, dessen Ausgang mit dem Steuereingang einer Prüfsteuerschaltung verbunden ist. Diese Prüfsteuerschaltung schaltet bei Verwendung
einer nicht invertierenden Stufe als Ausgangsstufe durch eine logische "0" und bei Verwendung einer invertierenden Stufe als
Ausgangsstufe durch eine logische "1" am Steuereingang in den Prüfzustand. In diesem Prüfzustand wird dann mit Hilfe der externen Prüfeinrichtung ein Funktionstest innerhalb des inte-
griertene Schaltkreises durchgeführt.
12590E
2
zeigen, wie bei einem integrierten Schaltkreis der eingangs genannten
Art die Prüfeinrichtung ausgebildet werden kann, um nach einem Einsetzen eines solchen integrierten Schaltkreises in
eine elektrische Einrichtung lediglich das Vorliegen einer leitenden
elektrischen Verbindung zwischen den einzelnen Eingangsanschlüssen
bzw. Ausgangsanschlüssen und der betreffenden elektrischen Einrichtung überprüfen u ' :innen.
pniöst wird die vorstehend aufgezeigte Aufgabe bei einem integrierten
Schaltkreis der eingangs genannten Art gemäß der vorliegenden Neuerung dadurch, daß die Prüfeinrichtung sin Eingangsprüfungsteil
und ein Ausgangsprüfungsteil aufweist, daß dem Eingangsprüfungsteil eine eingangsseitig mit den Eingangsleitungen
verbundene Verknüpfungsanordnung sowie eine an deren Ausgang über einen ersten Eingang und an eine der Ausgangsleitungen
über einen zweiten Eingang angeschlossene Datenweiche zugehörig sind, welche über ihren Ausgang mit dem der betreffenden
Ausgangsleitung zugeordneten externen Ausgangsanschluß verbunden ist und auf ein an einem externen Testanschluß zugeführtes Test-Steuersignal
hin derart steuerbar ist, daß an dem Ausgang der Verknüpfungsanordnung nach Maßgabe von den Eingangsanschlüssen
zugeführten Testmustern auftretende Testsignale an dem betreffenden
Ausgangsanschluß bereitgestellt sind, und daß dem Ausgangsprüfungsteil eine Mehrzahl von EXKLUSIV-ODER-Gliedern zugehörig
ist, welche jeweils ausgangsseitig mit einem der verbleihenden
Ausgangsanschlüsse und eingangsseitig einerseits mit tier dem jeweiligen Ausgangsanschluß zugeordneten Ausgangsleitung und andererseits
iTiit einem gegebenenfalls von dem genannten externen
Testanschioß verschiedenen externen Testanschluß verbunden sind.
Der Vorteil der vorliegenden Neuerung besteht darin, daß mit
einem insgesamt geringen schaltungstechnirchen Aufwand innerhalb des integrierten Schaltkreises das Vorliegen leitender elektrischer
Verbindungen zwischen den einzelnen Eingangsanschlüssen bzw. Ausgangsanschlüssen und einer mit dem betreffenden integrierten
Schaltkreis verbundenen elektrischen Einrichtung über-
1 259OE
3
prüft werden kann, ohne die in dem integrierten Schaltkreis vorhandene
Logikanordnung in die Überprüfung einbeziehen zu müssen. Eine Einbeziehung einer solchen Logikanordnung würde insbesondere
bei einer komplexen Logikanordnung zu einem erheblichen Prüfungsaufwand führen.
Vorteilhafte Ausgestaltungen der vorliegenden Neuerung ergeben sich aus den Unteransprüchen.
Im folgenden wird nun die Neuerung anhand vnn Zpinhnunnen hpispielsweise
näher beschrieben. Die Figuren 1 und 2 zeigen dabei zwei Ausführungsbeispiele eines integrierten Schaltkreises gemäß
der vorliegenden Neuerung.
Der in FIG 1 ausschnittweise dargestellte integrierte Schaltkreis ICl weist als zentrale Einrichtung eine Logikanordnung ASIC auf,
die beispielsweise eine anwendungsspezifische Logikanordnung sein möge. Diese Logikanordnung steht über eine Mehrzahl m von
Eingangsleitungen mit externen Eingangsanschlüssen Ll, ..., Em in Verbindung. Diese Eingangsleitungen sind außerdem an eine
Verknüpfungsanordnung VS herangeführt, die mit ihrem Ausgang an einen ersten Eingang einer Datenweiche DW angeschlossen ist. Diese
Datenweiche steht außerdem über einen zweiten Eingang mit
-5 einer Ausgangsleitung der Logikanordnung ASIC und über einen
Ausgang mit einem Ausgangsanschluß An des integrierten Schaltkreises in Verbindung. Steuerbar ist diese Datenweiche über einen
externen Testanschluß TAl des integrierten Schaltkreises. Die genannte Verknüpfungsanordnung bildet im übrigen zusammen
mit der Datenweiche DW ein Eingangsprüfungsteil einer Prüf-
Die genannte Logikanordnung ASIC ist auGerderr über weitere Ausgangsleitungen
mit Ausgangsanschlüssen Al, ..., An-I des integrierten
Schaltkreises verbunden. Dabei ist in jede dieser Ausgangsleitungen ein EXKLUSIV-ODER-Glied derart eingefügt, daß die
jeweilige Ausgangsleitung an einem ersten Eingang des eingefügten
9OG 125 9OE
4
EXKLUSIV-ODER-Gliedes angeschlossen ist und dessen Ausgang dem
jeweils in Frage kommenden Ausgangsanschluß zugeführt ist. Diese EXKLUSIV-ODER-Glieder, die entsprechend ihrer Zugehörigkeit zu
'j den Ausgangsanschlüssen Al, ..., An-I mit Gl1 ..., Gn-I bezeichnet
sind und ein Ausgangsprüfungsteil der bereits erwähnten Prüfeinrichtung darstellen, sind über jeweils einen zweiten Eingang
gemeinsam mit dem bereits erwähnten externen Testanschluß TAl verbunden.
IO
IO
Nach einem Einsetzen des gerade erläuterten integrierten Schaltkreises
ICl in eine elektrische Einrichtung, beispielsweise auf eine elektrische Leiterplatte, ist nun mit Hilfe des aus
der Verknüpfungsanordnung VS und der Datenweiche DW gebildeten Eingangsprüfingsteils eine Überprüfung einer leitenden Verbindung
zwischen der elektrischen Einrichtung und dem integrierten Schaltkreis in der Weise möglich, daß zunächst durch ein festgelegtes,
an dem externen Testanschluß TAl angelegtes Test-Steuer signal eine leitende Verbindung zwischen der Verknüpfungsanordnung
VS und dem Ausgangsanschluß An hergestellt wird. Anschlie-Bend werden über mit den Eingangsanschlüssen El, .·., Em verbundene
Leiterbahnen der elektrischen Einrichtung nacheinander festgelegte Testmuster zugeführt. Diese Testmuster rufen jeweils ein
durch die Ausbildung der Verknüpfungsanordnung festgelegtes Testsignal an dem Ausgangsanschluß An hervor. Aus der Folge der Testsignale
ist dabei am Ausgangsanschluß An überprüfbar, ob über die einzelnen Eingangsanschlüsse El, ..., Em jeweils eine leitende
elektrische Verbindung zu der elektrischen Einrichtung besteht.
Die Verknüpfungsanordnung VS kann beispielsweise so ausgebildet sein, daß durch diese eine logische UND-Verknüpfung sämtlicher
über die Eingangsanschlüsse El, ..., Em zugeführter Signale vorgenommen
wird. Dies kann beispielsweise durch ein einziges UND-Glied bewirkt sein, mit welchem sämtliche Eingangsanschlüsse El,
..., Em verbunden sind. Eine weitere Möglichkeit wäre, die über die einzelnen Eingangsanschlüsse zugeführten Signale schritt-
1 2 5 9OE
r &igr; » &igr;
weise durch eine Mehrzahl von UND-Gliedern miteinander zu verknüpfen.
Unabhängig von der gerade gewählten Realisierung einer UND-Verknüpfung kann für die zuvor erläuterte Überprüfung eine
Folge von Testmustern verwendet werden, wie sie aus nachfolgen der Tabelle hervorgeht.
Testmusterfolge
El 1011 1
E2 110 1 1
E3 1110 1
11110 1
1 1 1 1 1 0 .... 1
Em 11111111110 An lOOOOOOnOOO
Im Anschluß an die gerade erläuterte Überprüfung erfolgt nunmel r
mit Hilfe des zuvor erwähnten, aus den EXKLUSIV-ODER-Gliedern
Gl, ..., Gn-I gebildeten Ausgangsprüfungsteiles eine Überprüfung, ob bei dem in eine elektrische Einrichtung eingesetzten
integrierten Schaltkreis eine leitende Verbindung zwischen den einzelnen Ausgangsleitungen der Logikanordnung ASIC und entsprechenden
i_eiterbahnen der betreffenden elektrischen Einrichtung besteht. Dabei ist es lediglich erforderlich, eine leitende
Verbindung für die Ausgangsanschlüsse Al, ..., An-I zu überprüfen,
da der AusgangsanschluG An bereits in die zuvor erläuterte Überprüfung der Eingangsanschlüsse El, ..., Em einbezogen ist.
Die Überprüfung der genannten Ausgangsanschlüsse erfolgt nun in der Weise, daß über den externen Testanschluß TAl beispielsweise
zunächst ein erster, dem oben erwähnten Test-Steuersignai entsprechender logischer Pegel und anschließend ein davon abweichender
zweiter logischer Pegel angelegt wird. Dieser Pegelwechsei bewirkt bei einer leitenden Verbindung zwischen der betreffenden
elektrischen Einrichtung und dem integrierten Schaltkreis ICl einen entsprechenden Pegelwechsel auf den mit den Ausgangsan-
)G 1259OE
6
Schlüssen Al, ..., An-I verbundenen Leiterbahnen der elektrischen
Einrichtung. Üa die zuletzt genannten Pegelwechsel bei ieder beliebigen
von der Logikanordnung ASIC über die zugehörigen Anschlubleitungen
abgegebenen Signalkombination auftreten, braucht dem integrierten Schaltkreis ICl kein spezielles Testmuster über die
Eingangsanschlüsse El, ..., Em zugeführt werden. Es ist lediglich
sicherzustellen, daß während der Überprüfung der Pegelwechsel die von der I ogikanordnung ASIC gerade bereitgestellte Signaikombination
unverändert bleibt.
In riG 2 ist ein weiterer, im wesentlichen dem zuvor erläuterten
Schaltkreis ICl entsprechender integrierter Schaltkreis IC2 ausschnittweise dargestellt. Der Unterschied zwischen diesen beiden
integrierten Schaltkreisen besteht einerseits darin, daß ein Teil der gemäß FIG 1 mit den Eingangsanschlüssen El, ..., Em verbundenen
Eingangsleitungen durch Übertragungsleitungen ersetzt ist, die wahlweise von der Logikanordnung ASIC her als Eingangsleitungen oder als Ausgangsleitungen benutzt werden können. Zwei
derartige Übertragungsleitungen sind in FIG 2 mit EA2 und EA3 bezeichnet. In diese Übertragungsleitungen sind mit BTRl und
BTR2 bezeichnete bidirektionale Leitungstreiber eingefügt, deren Übertragungsrichtung durch von der Logikanordnung abgegebene
Steuersignale festlegbar ist. Diese Steuersignale werden einem ersten Eingang eines beispielsweise als ODER-Glied ausgebildeten
Verknüpfungsgliedes OR zugeführt, dessen Ausgang mit Steuereingängen der gerade erwähnten bidirektionalen Leitungstreiber verbunden
ist. Ein zweiter Eingang dieses Verknüpfungsgliedes ist mit einem dem zuvor erwähnten externen Testanschluß entsprechenden
TestanschluQ TAl verbunden. Damit sind die Übertragungsleitungen EA2 und EA3 unabhängig von dem gerade durch die Logikanordnung
ASIC bereitgestellten Steuersignal durch ein an dem externen Testanschluß TAl angelegtes Test-Steuersignal so steuerbar,
daß die Übertragungsrichtung für die obengenannte Überprüfung
des integrierten Schaltkreises mit HiI^e des Eingangsprüfungsteiles
entsprechend festgelegt ist.
9OG 1259OE"
7
Ein weiterer Unterschied zwischen den in den Figuren 1 und 2
dargestellten integrierten Schaltkreisen ICl und IC2 besteht darin, daß in die mit den Ausgangsanschlüssen Al, ..., An verbundenen Ausgangsleitungen der Logikanordnung ASIC jeweils ein Lei
tungstreiber eingefügt ist. Die Leitungstreiber sind entsprechend ihrer Zuordnung zu den einzelnen Ausgangsanschlüssen mit
TRl, ..., TRn bezeichnet. Mit Steuereingängen dieser Leitungstreiber ist ein weiterer externer Testanschluß TA2 verbunden.
Durch Anlegen eines festgelegten Steuersignals an diesem externen
Testanschluß sind die Leitungstreiber TRl, ..., TRn so gesteuert, daß die jeweils zugehörige Ausgangsleitung einen hochohmigen Zustand einnimmt. Dadurch kann nach dem Einsetzen mehrerer hintereinander geschalteter integrierter Schaltkreise in eine elektri-
sehe Einrichtung jeder integrierte Schaltkreis gesondert in der
oben angegebenen Weise hinsichtlich einer leitenden Verbindung tiit der elektrischen Einrichtung überprüft warden.
Abschließend sei noch darauf hingewiesen, daß bezüglich der Verknüpfungsanordnung VS zuvor lediglich als Beispiel eine Ausfüh
rungsform angegeben worden ist. Abweichend davon kann durch die Verknüpfungsanordnung jedoch auch eine anderweitige logische
Verknüpfung der dieser zugeführten, zu einem Testmuster gehörenden Signale vorgenommen werden. Die einzelnen Testmuster sind
dabei an die jeweilige logische Verknüpfung anzupassen.
Außerdem sei noch darauf hingewiesen, daß die in FIG 1 dargestellten EXKLUSIV-ODER-Glieder Gl, ..., Gn-] anstelle mit dem externen Testanschluß TAl auch mit einem gesonderen externen Test-
anschluß verbunden sein können. Die Verwendung zweier gesonderter externer Testanschlüsse kann dann zweckmäßig sein, wenn gleichzeitig die Eingangsanschlüsse und die Ausgangsanschlüsse eines
integrierten Schaltkreises in eine Überprüfung einbezogen werden sollen.
Claims (4)
1. Integrierter Schaltkreis (ICl) mit einer Logikanordnung (ASIC),
welche über eine Mehrzahl von Eingangsleitungen mit externen Eingangsanschlüssen (El,..., Em) und über eine gegebenenfalls von der
Mehrzahl der Eingangsleitungen abweichenden Mehrzahl von Ausgangsleitungen mit externen Ausgangsanschiüssen (Ai, ...t ;-) in Verbindung stshtj und ü?it einer die externen Eingang^anschlüsse <jüd Aus-IQ gangsanschigssB in eine Prüfung sinheziehenden Prüfeinrichtung (VS,
DW, Gl, ..., Gn-I),
dadurch gekennzeichnet,
daß die prüfeinrichtung ein Eingangsprüfungsteil (VS, DW) und
ein Ausgangsprüfungsteil (Gl7 ..., Gn-I) aufweist, daß dem Ein
gangsprüfungsteil eine eingangsseitig mit den Eingangsleitungen ver
bundene Verkiiupfungsanordnung (VS) sowie eine an deren Ausgang über
einen ersten Eingang und an eine der Ausgangsleitungen über einen zweiten Eingang angeschlossene Datenweiche (DW) zugehörig sind, welche über ihren Ausgang mit dem der betreffenden Ausgangsleitung zu-
&sfgr;-eordneten externen Ausgangsanschluß (z. B. An) verbunden ist und
auf ein an einem externen Testanschluß (TAl) zugeführtes Test-Steuersignal hin derart steuerbar ist, daß an dem Ausgang der Verknüpfungsanordnung nach Maßgabe von den Eingangsanschlüssen (El, ...,
Em) zugeführten Testmustern auftretende Testsignale an dem betref
fenden Ausgangsanschluß (An) bereitgestellt sind
und daß dem Ausgangsprüfungsteil eine Mehrzahl von EXKLUSIV-ODER-Gliedern (Gl1 ..., Gn-I) zugehörig ist, welche jeweils ausgangsseitig
mit einem der verbleibenden Ausgangsanschlüsse (Al, ..., An-I) und
eingangsseitig einerseits mit der dem jeweiligen Ausganqsanschluß
zugeordneten Ausgangsleitung und andererseits mit einem gegebenenfalls von dem genannten externen Testanschluß (TAl) verschiedenen
externen Testanschluß verbunden sind.
2. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet,
daß die Verknüpfungsanordnung (VS) aus wenigstens ^lnem UND-Glied
gebildet ist, durch welches zu einem Testmuster gehörende, den
9OG 125906 . ,. I!)
einzelnen Eingangsanschlüssen (El, ..., En) zugeführte Eingangssignale miteinander logisch verknüpft sind.
3. Integrierter Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß zumindest eine der Eingangsleitungen und der zugeordnete EingangsanschluB (EA2, EA3) über einen in die jeweilige Eingangsieitung eingefügten bidirektionalen '.eitung-rtreibsr (ET^l, BTR2)
auf von der Logikanordnung (ASIC) abgegebene Steuersignale hin wahlweise auch :1s Ausgangslsitur.g bzvs. Aysgariir-snscfrJiuo benutzbar ist
und daß ein Steuereingang des jeweiligen bidirektionalen Leitungstr&ibers sit sineir. »i:_!'r\!pfung.sglied iOR) verbunden ist, welchem
äi inem eisten F'ngang von aer Logikaiiordnung (ASIC) her die
betreffenden Steuersignale unti an ein-,:., zweiten Eingang ein gegebenenfsais an dem externen Testgnschiuß auftretendes Test-Steuersignal zugeführt sind.
4. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß in die mit den Ausgangsanschlüssen ( Al, ..., An) verbundenen
Ausgangsleitungen jeweils ein Leitungstreiber (TRl, .„., TRn)
eingefügt ist, welcher die zugehörige Ausgangsleitung auf ein an einem weiteren externen Testanschluß (TA2) zugeführtes Steuersignal hin in einen hochohmigen Zustand steuert.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE9005697U DE9005697U1 (de) | 1990-05-18 | 1990-05-18 | Integrierter Schaltkreis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE9005697U DE9005697U1 (de) | 1990-05-18 | 1990-05-18 | Integrierter Schaltkreis |
Publications (1)
Publication Number | Publication Date |
---|---|
DE9005697U1 true DE9005697U1 (de) | 1990-08-30 |
Family
ID=6853941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE9005697U Expired - Lifetime DE9005697U1 (de) | 1990-05-18 | 1990-05-18 | Integrierter Schaltkreis |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE9005697U1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4406510C1 (de) * | 1994-02-28 | 1995-07-13 | Siemens Ag | Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung |
EP0699920A2 (de) * | 1994-08-29 | 1996-03-06 | Matsushita Electric Industrial Co., Ltd. | Halbleiter-integrierte Schaltung mit prüfbaren Blöcken |
US5729553A (en) * | 1994-08-29 | 1998-03-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit with a testable block |
-
1990
- 1990-05-18 DE DE9005697U patent/DE9005697U1/de not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4406510C1 (de) * | 1994-02-28 | 1995-07-13 | Siemens Ag | Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung |
EP0699920A2 (de) * | 1994-08-29 | 1996-03-06 | Matsushita Electric Industrial Co., Ltd. | Halbleiter-integrierte Schaltung mit prüfbaren Blöcken |
EP0699920A3 (de) * | 1994-08-29 | 1997-09-10 | Matsushita Electric Ind Co Ltd | Halbleiter-integrierte Schaltung mit prüfbaren Blöcken |
US5729553A (en) * | 1994-08-29 | 1998-03-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit with a testable block |
US5894482A (en) * | 1994-08-29 | 1999-04-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit with a testable block |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3650102T2 (de) | Anordnung und Verfahren zur Berechnung zyklischer redundanter Kode. | |
DE3901636C2 (de) | ||
DE3689285T2 (de) | CRC-Rechenmaschinen. | |
DE3910863C2 (de) | ||
EP0090255A2 (de) | Tristate-Treiberschaltung | |
DE3215671C2 (de) | Programmierbare Logikanordnung | |
DE2335785B2 (de) | Schaltungsanordnung zum Prüfen einer Matrixverdrahtung | |
DE3520003A1 (de) | Elektrisch programmierbare verknuepfungsmatrix | |
DE10256623A1 (de) | Elektrisches Gerät und Verfahren zum Betreiben eines elektrischen Geräts | |
DE3884766T2 (de) | Anpassungsgerät zur Wandlung. | |
DE4420988A1 (de) | Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung | |
DE19721366A1 (de) | Elektrische Schaltungsanordnung | |
DE69128116T2 (de) | Flash-A/D-Wandler mit Prüfschaltung | |
DE9005697U1 (de) | Integrierter Schaltkreis | |
DE3546006C2 (de) | ||
DE4033234A1 (de) | Sicherheitslichtgitter | |
DE3913216C2 (de) | ||
DE19813952C1 (de) | Signalisierungsendstufe zur Erzeugung digitaler Spannungssignale auf einem Bussystem | |
EP0757254A2 (de) | Integrierte Schaltung | |
EP0888588A1 (de) | Bussegment beziehungsweise busanschaltung zum anschliessen einer baugruppe einer speicherprogrammierbaren steuerung an einen bus | |
DE10101196A1 (de) | Interfaceschaltung und Verfahren für Digitalsignale | |
DE3202543C2 (de) | Schaltungsanordnung zum Prüfen der Übereinstimmung von zwei Binärwörtern | |
EP0303065B1 (de) | Verfahren und Schaltungsanordnung für Halbleiterbausteine mit in hochintegrierter Schaltkreistechnik zusammengefassten logischen Verknüpfungsschaltungen | |
EP1112618B1 (de) | Digitale schaltung | |
DE4303048A1 (en) | Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems |