DE4339466C2 - Process for pattern formation using a multilayer resist - Google Patents

Description

Die Erfindung bezieht sich auf die Herstellung von integrierten Halbleiter­ schaltungseinrichtungen und insbesondere auf ein Verfahren zur Bildung eines Musters unter Verwendung eines Mehrschichtresists.The invention relates to the production of integrated semiconductors circuit devices and in particular to a method of education a pattern using a multilayer resist.

Im allgemeinen führen auf der Oberfläche von Halbleitereinrichtungen vorhandene Stufen zu Einschränkungen hinsichtlich der Bildung von Mu­ stern. Zunächst wurde versucht, Muster unter Verwendung von Einzelre­ sistschichten zu erzeugen, während man später lithographische Verfah­ ren benutzte, um einen aus mehreren Schichten bestehenden Resist herzustellen.Generally lead on the surface of semiconductor devices existing levels on restrictions regarding the formation of Mu star. First, an attempt was made to use patterns using single to produce layers of layers, while later lithographic processes used to form a multilayer resist to manufacture.

Vorgeschlagen wurden bereits Verfahren zur Herstellung eines Zwei­ schichtresists und eines Dreischichtresists. Diese Verfahren sind relativ weit entwickelt und umfassen zunächst die Bildung einer dicken unteren Resistschicht, um die Stärke von vorhandenen Stufen abzuschwächen. Auf die so erhaltene Struktur wird dann eine obere Resistschicht aufge­ bracht, um den Einfluß der Stufen noch weiter zurückzudrängen und um Musterdefekte zu minimieren, die bei der Belichtung infolge der Lichtstreuung an Zielmarken hervorgerufen werden.Processes for producing a two have already been proposed layer resists and a three layer resist. These procedures are relative well developed and initially include the formation of a thick lower Resist layer to weaken the strength of existing levels. An upper resist layer is then applied to the structure obtained in this way brought in to further reduce the influence of the stages and around To minimize pattern defects caused by exposure due to Scattering of light can be caused at target marks.

Nachfolgend wird ein Verfahren zur Bildung eines Musters unter Verwen­ dung eines konventionellen Dreischichtresists näher beschrieben, und zwar in Verbindung mit einer Halbleiterspeicherstruktur, bei der eine Stu­ fe zwischen einem Zellenteil und einem peripheren Schaltungsteil nach Herstellung eines Kondensators nicht kleiner als etwa 1,5 µm ist.The following is a method of using a pattern a conventional three-layer resist, and in connection with a semiconductor memory structure, in which a Stu fe between a cell part and a peripheral circuit part Production of a capacitor is not less than about 1.5 microns.

Die Fig. 1a bis 1f illustrieren dieses Musterherstellungsverfahren un­ ter Verwendung des konventionellen Dreischichtresist-Prozesses. Figures 1a to 1f illustrate this pattern fabrication process using the conventional three-layer resist process.

In Übereinstimmung mit diesem Verfahren wird zunächst auf ein Substrat 1 mit einer Stufe, die sich durch die Bildung eines Elements 2 ergibt, eine untere Resistschicht 3 aufgebracht, um die Stufe zu nivellieren, wie die Fig. 1a zeigt. In dieser Fig. 1a sind mit dem Bezugszeichen I ein Ele­ mentisolationsbereich in einer Halbleiterspeichereinrichtung, mit dem Bezugszeichen II ein Element, insbesondere ein Bereich, in welchem sich ein Kondensator und andere Elemente befinden, und mit dem Bezugszei­ chen III ein peripherer Bereich bezeichnet. Das Element II bildet einen Zel­ lenteil der Einrichtung zusammen mit dem Isolationsbereich I, der auch als Zwischenelement-Isolationsbereich bezeichnet werden kann.In accordance with this method, a lower resist layer 3 is first applied to a substrate 1 having a step resulting from the formation of an element 2 in order to level the step, as shown in FIG. 1a. In this Fig. 1a, reference numeral I denotes an element isolation region in a semiconductor memory device, reference numeral II denotes an element, in particular an area in which a capacitor and other elements are located, and reference numeral III denotes a peripheral region. The element II forms a cell part of the device together with the isolation area I, which can also be referred to as an intermediate element isolation area.

Sodann wird auf der unteren Resistschicht 3 eine Zwischenschicht 5 gebil­ det, wie die Fig. 1b erkennen läßt. Diese Zwischenschicht 5 besteht aus einem Material, das Abschirmeigenschaften hinsichtlich eines Lichtstreu­ effektes aufweist, der an einer oberen Resistschicht auftritt, welche in ei­ nem nachfolgenden Schritt hergestellt wird.Then an intermediate layer 5 is formed on the lower resist layer 3 , as can be seen in FIG. 1b. This intermediate layer 5 consists of a material which has shielding properties with regard to a light scattering effect which occurs on an upper resist layer, which is produced in a subsequent step.

Auf die Zwischenschicht 5 wird sodann die bereits erwähnte obere Resist­ schicht 6 aufgebracht, und zwar entsprechend Fig. 1c. Diese obere Re­ sistschicht 6 wird dann auf photolithographischem Wege strukturiert, und zwar unter Verwendung einer nicht dargestellten Maske, um ein vor­ bestimmtes Muster zu erhalten, wie die Fig. 1d erkennen läßt.On the intermediate layer 5 then the aforementioned upper resist layer is applied 6, corresponding to Fig. 1c. This upper rice layer 6 is then structured in a photolithographic manner, using a mask, not shown, in order to obtain a specific pattern, as can be seen in FIG. 1d.

Unter Verwendung der strukturierten oberen Resistschicht 6 als Maske wird in einem anschließenden Verfahrensschritt die Zwischenschicht 5, die unmittelbar unterhalb der oberen Resistschicht 6 liegt, geätzt, um eine Maskenstruktur in der Zwischenschicht 5 zu erhalten. Dies ist in Fig. 1e gezeigt.Using the structured upper resist layer 6 as a mask, the intermediate layer 5 , which lies immediately below the upper resist layer 6, is etched in a subsequent method step in order to obtain a mask structure in the intermediate layer 5 . This is shown in Fig. 1e.

Danach wird die untere Resistschicht 3 unter Verwendung der struktu­ rierten Zwischenschicht 5 als Maske geätzt, was zu einem unteren Resist­ muster gemäß Fig. 1f führt.Thereafter, the lower resist layer 3 is etched using the struc tured intermediate layer 5 as a mask, resulting in a lower resist pattern according to Fig. 1f.

Obwohl dieses konventionelle Mehrschichtresistverfahren zu verbesser­ ten Auflösungsgrenzen und Fokustiefen für Stufen von nicht mehr als 1,0 µm führt, verschlechtern sich diese Effekte wieder, wenn die Stufen größer als 1,0 µm sind.Although this conventional multilayer resist process is improving resolution limits and depths of focus for steps of no more than 1.0 µm leads, these effects worsen again when the levels increase than 1.0 µm.

Ist eine Stufe nicht kleiner als 1,5 µm, so bleibt sie auch dann weiterhin vorhanden, selbst wenn sie mit einem Mehrschichtresist bedeckt worden ist, wie die Fig. 1a bis 1f zeigen. Dies kann zu einer irregulären Belich­ tung führen, wenn die obere Resistschicht strukturiert wird. Im Ergebnis können sich daher Verwaschungen oder Brücken im gewünschten Muster ergeben.If a step is not less than 1.5 μm, it remains even if it has been covered with a multilayer resist, as shown in FIGS. 1a to 1f. This can lead to irregular exposure if the upper resist layer is structured. As a result, blurring or bridges can result in the desired pattern.

Auch hinsichtlich der kritischen Abmessungen (CD bzw. critical dimen­ sions) stellen verbleibende Stufen ein Problem dar, so daß sich ein gleich­ förmiges Muster auch dann nicht bilden läßt, wenn eine geeignete Einstel­ lung der kritischen Abmessungen vorgenommen worden ist.Also with regard to the critical dimensions (CD or critical dimensions sions), remaining levels pose a problem, so that one is the same can not form a pattern even if a suitable setting development of the critical dimensions.

Ein anderes Musterbildungsverfahren unter Verwendung eines Mehr­ schichtresistprozesses wurde in der US-PS 4,557,797 vorgeschlagen. Bei diesem Verfahren wird eine Mehrschichtresiststruktur gebildet, die eine obere und eine untere Resistschicht aus einem Photoresistmaterial auf­ weist, wobei eine Zwischenschicht vorhanden ist, die aus einem antire­ flektierenden Material besteht, um eine Abschirmwirkung zu erhalten, wenn die obere Resistschicht einem Belichtungsprozeß unterworfen wird.Another patterning method using a more layer resist process has been proposed in U.S. Patent 4,557,797. At According to this method, a multilayer resist structure is formed, which is a upper and a lower resist layer made of a photoresist material points, wherein an intermediate layer is present, which consists of an antire reflective material in order to obtain a shielding effect, when the upper resist layer is subjected to an exposure process.

Auch bei diesem Verfahren tritt jedoch das bereits oben erwähnte Problem auf, daß im Falle einer hohen Stufe diese auch dann noch vorhanden ist, wenn der Oberflächenglättungsprozeß abgeschlossen ist.With this method, however, the problem already mentioned occurs that in the case of a high level this is still present, when the surface smoothing process is complete.

Es wurden weitere andere Verfahren zur Bildung einer Mehrschichtresist­ struktur unter Verwendung verschiedenster Materialien vorgeschlagen, und zwar in den US-Patentschriften 4,891,303 und 4,770,739. Die US-PS 4,891,303 betrifft ein Verfahren zur Herstellung einer Mehrschichtresist­ struktur mit oberen und unteren Schichten aus Novolak Photoresistmate­ rial, wobei eine Zwischenschicht vorhanden ist, die aus einem Silizium enthaltenden Polymer besteht. Dagegen offenbart die US-PS 4,770,739 ei­ ne Mehrschichtresiststruktur, die eine untere Schicht aus einem Ultravio­ lett-Resistmaterial und eine obere Schicht aus einem Tiefultraviolett-Re­ sistmaterial aufweist. Auch diese zuletzt genannten Verfahren führen zu den bereits oben erwähnten Nachteilen, wenn hohe Stufen vorhanden sind.Other other methods of forming a multilayer resist have been developed structure using different materials proposed, in U.S. Patents 4,891,303 and 4,770,739. U.S. Patent 4,891,303 relates to a method for producing a multilayer resist structure with top and bottom layers of Novolak photoresistmate rial, wherein an intermediate layer is present, which is made of a silicon containing polymer. In contrast, U.S. Patent 4,770,739 egg ne multilayer resist structure, which is a lower layer made of an Ultravio lett-resist material and an upper layer made of a deep ultraviolet re has sist material. These latter methods also lead to the drawbacks mentioned above when there are high levels  are.

Wird mit anderen Worten eine Halbleiterspeichereinrichtung unter Ver­ wendung eines der o. g. konventionellen Verfahren zur Bildung eines Mehrschichtresists hergestellt, so weisen Elemente, die unterschiedliche Höhen haben und somit zur Stufenbildung beitragen, beispielsweise Wort­ leitungsstreifen, eine Hauptzelle, ein Sensorverstärker, ein Zeilendeko­ dierer, usw., unterschiedliche Fokustiefen auf, wenn die obere Resist­ schicht des Mehrschichtresists belichtet wird. Im Ergebnis führt dies zu Musterdefekten, beispielsweise zu Brücken oder Kurzschlüssen zwischen einer Leitung und einem Bereich eines jeden Teils im selben Belichtungs­ feld. Es ist daher sehr schwierig, gleichzeitig sowohl einen Zellenbereich als auch einen peripheren Bereich zu strukturieren, wenn sich zwischen diesen Bereichen eine hohe Stufe befindet. In other words, a semiconductor memory device under Ver application of one of the above conventional method of forming a Multi-layer resists are made, so have elements that are different Have heights and thus contribute to the formation of levels, for example word Conduction strips, a main cell, a sensor amplifier, a row decoration dierer, etc., different depths of focus when the upper resist layer of the multilayer resist is exposed. As a result, this leads to Pattern defects, for example bridges or short circuits between a line and an area of each part in the same exposure field. It is therefore very difficult to have both a cell area at the same time as well as structuring a peripheral area when between these areas are at a high level.  

Bei einem bekannten Verfahren zur Bildung eines Musters unter Verwendung eines Mehrschichtresists (J. Electrochem. Soc.: Solid-State Science and Technology, Vol. 130, No. 2, Februar 1983, Seiten 478 bis 484) wird zu­ nächst eine untere Resistschicht auf die Oberfläche eines zumindest eine Stu­ fe aufweisenden Substrats aufgebracht. Diese untere Resistschicht wird dabei aus einzelnen PMMA-Schichten aufgebaut, um ein Reißen der Schicht zu vermeiden und um eine bessere Planarisierung der Substratoberfläche zu er­ reichen. Auf diese untere Schicht wird dann eine amorphe Siliziumschicht aufgebracht, die abschließend von einer oberen Resistschicht überzogen wird. Durch schrittweises Belichten, Entwickeln, Ätzen, erneutes Belichten und Entwickeln oder weiteres Ätzen wird dann ein gewünschtes Muster in die untere Resistschicht übertragen.In a known method of forming a pattern using of a multilayer resist (J. Electrochem. Soc .: Solid-State Science and Technology, Vol. 130, No. 2, February 1983, pages 478 to 484) becomes next a lower resist layer on the surface of at least one step fe having substrate applied. This lower resist layer is thereby built up of individual PMMA layers in order to tear the layer avoid and to achieve a better planarization of the substrate surface pass. An amorphous silicon layer is then placed on this lower layer applied, which is then covered by an upper resist layer. By gradually exposing, developing, etching, reexposing and A desired pattern is then developed or further etched into the transfer the lower resist layer.

Weiter ist ein Planarisierungsverfahren für VLSI-Schaltkreise bekannt (IEEE Transaction On Semiconductor Manufacturing, Vol. 1, No. 4, November 1988, Seiten 140 bis 146), bei denen auf dem Substrat eine zwischen metalli­ schen Schichten angeordnete dielektrische Schicht möglichst glatt ausgebildet werden soll. Dazu wird zunächst auf das eine gestufte Oberfläche aufweisen­ de Substrat ein dielektrischer Film aufgebracht. Dann wird eine Resistschicht auf die dielektrische Schicht aufgetragen und mit einem Muster versehen, so daß Teile dieser Schicht in Vertiefungen der dielektrischen Schicht zurück­ bleiben. Anschließend wird eine zweite Resistschicht aufgebracht. Danach wird ein Rückätzen durchgeführt, das die gewünschte glatte Oberfläche der dielektrischen Schicht ergibt.A planarization method for VLSI circuits is also known (IEEE Transaction On Semiconductor Manufacturing, Vol. 1, No. November 4 1988, pages 140 to 146), in which a between the metallic arranged layers of dielectric layer formed as smooth as possible shall be. To do this, it will first have a stepped surface de substrate applied a dielectric film. Then a resist layer applied to the dielectric layer and provided with a pattern, so that parts of this layer return in depressions of the dielectric layer stay. A second resist layer is then applied. After that etching back is carried out to achieve the desired smooth surface of the dielectric layer results.

Bei einem weiteren bekannten Planarisierungsverfahren für ULSI Topogra­ phien (J. Electrochem. Soc., Vol 138, No. 2, Februar 1991, Seiten 506 bis 509) wird eine erste aufgeschleuderte Schicht mit Hilfe einer Maske gemu­ stert, die einer kompensierten Inversen der ursprünglichen Mustermaske ent­ spricht, um Material in den "Lücken" zu belassen, so daß eine zweite Plana­ risierungsschicht davon getragen wird.In another known planarization method for ULSI topographies (J. Electrochem. Soc., Vol 138 , No. 2, February 1991, pages 506 to 509), a first spin-on layer is patterned with the aid of a mask, which compensates for the inverse of the original Sample mask speaks to leave material in the "gaps" so that a second planning layer is carried away.

Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, ein weiteres Verfahren zur Bildung eines Musters zur Verwendung eines Mehrschichtre­ sists bereitzustellen, das insbesondere eine einwandfreie Strukturierung von benachbarten Bereichen ermöglicht, zwischen denen eine hohe Stufe vorhan­ den ist. Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst.Proceeding from this, the object of the invention is another Process for forming a pattern using a multilayer to provide sists, in particular the perfect structuring of  neighboring areas between which a high level exists that is. This object is achieved by the method according to claim 1.

Erfindungsgemäß wird also die untere Resistschicht eines Mehrschichtresists durch eine erste Resistschicht gebildet, die einer Überbelichtungs- und Ent­ wicklungsbehandlung ausgesetzt wird, so daß sich nach dieser Behandlung eine nahezu glatte Oberfläche der resultierenden Struktur ergibt, auf die dann eine zweite untere Resistschicht aufgetragen wird. Die glatte Oberfläche der durch Auftragen und Behandeln der ersten unteren Resistschicht erhaltenen Struktur wird dabei von der Oberfläche der verbleibenden Bereiche der ersten unteren Resistschicht und den höher liegenden Oberflächenbereichen der Ausgangsstruktur gemeinsam gebildet.According to the invention, the lower resist layer of a multilayer resist is thus formed by a first resist layer, the overexposure and Ent winding treatment is suspended, so that after this treatment an almost smooth surface of the resulting structure results on the then a second lower resist layer is applied. The smooth surface of the obtained by applying and treating the first lower resist layer Structure is created from the surface of the remaining areas of the first lower resist layer and the higher surface areas of the Initial structure formed together.

Auf diese Weise läßt sich ein sehr glatter Schichtenaufbau für die nachfol­ gende Strukturierung erzielen, so daß für die weiteren Behandlungsprozesse der zu bearbeitenden Struktur sehr präzise Masken hergestellt werden können.In this way, a very smooth layer structure for the subsequent achieve sufficient structuring so that for the further treatment processes very precise masks can be produced from the structure to be processed.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:The invention is na with reference to the drawing described here. Show it:

Fig. 1a bis 1f Querschnittsdarstellungen zur Erläuterung eines Ver­ fahrens zur Bildung eines Musters unter Verwendung eines konventionel­ len Mehrschichtresist-Prozesses, FIG. 1a to 1f cross-sectional views for explaining a driving Ver for forming a pattern using a convention tutional multilayer resist process,

Fig. 2a bis 2i Querschnittsdarstellungen zur Erläuterung eines Ver­ fahrens zur Bildung eines Musters unter Verwendung eines Mehr­ schichtresists in Übereinstimmung mit der vorliegenden Erfindung, und FIGS. 2a to 2i are sectional views for explaining a driving Ver for forming a pattern using a multi-layer resist in accordance with the present invention, and

Fig. 3a bis 3d graphische Darstellungen zur Erläuterung der Fokustiefe von verschiedenen stufenbildenden Bereichen, gemessen bei unter­ schiedlichen Belichtungsstärken nach der Entwicklung der oberen Resist­ struktur, um Effekte nach der Erfindung im Vergleich zum Stand der Tech­ nik bewerten zu können. Fig be able nik rate. 3a to 3d are graphs for explaining the depth of focus of various stages forming regions, measured at difference union exposure levels after the development of the upper resist structure, the effects according to the invention in comparison to the prior technology.

Die Fig. 2a bis 2i illustrieren ein Verfahren zur Bildung eines Musters unter Verwendung eines Mehrschichtresists in Übereinstimmung mit ei­ nem Ausführungsbeispiel der vorliegenden Erfindung. FIGS. 2a to 2i illustrate a method for forming a pattern using a multi-layer resist in accordance with egg nem embodiment of the present invention.

Bei dem erfindungsgemäßen Verfahren wird auf ein Substrat, das infolge der Bildung eines Elements 12 eine Stufe aufweist, eine erste untere Re­ sistschicht 13 aufgebracht, und zwar mit einer Dicke von etwa 1,5 µm, um die Oberfläche des Substrats 11 zunächst zu glätten, wie in Fig. 2a ge­ zeigt ist.In the method according to the invention, a first lower rice layer 13 is applied to a substrate which has a step as a result of the formation of an element 12 , to be precise with a thickness of approximately 1.5 μm, in order to first smooth the surface of the substrate 11 , as shown in Fig. 2a ge.

Die erste untere Resistschicht 13 besteht aus einem Resistmaterial, das im Photospektrum empfindlich ist. Dieses Resistmaterial kann z. B. Poly­ methylmethacrylat (PMMA) sein. Alternativ kann aber auch ein Photore­ sistmaterial verwendet werden, das Novolak ist oder enthält. In Fig. 2a sind mit dem Bezugszeichen I ein Interelement-Isolationsbereich in einer Halbleiterspeichereinrichtung, mit dem Bezugszeichen II ein Element, insbesondere ein Bereich, in welchem ein Kondensator und andere Ele­ mente gebildet sind, und mit dem Bezugszeichen III ein peripherer Bereich bezeichnet. Das Element II bildet einen Zellenbereich der Einrichtung zu­ sammen mit dem Isolationsbereich I.The first lower resist layer 13 consists of a resist material that is sensitive in the photospectrum. This resist material can e.g. B. Poly methyl methacrylate (PMMA). Alternatively, a photoresist material that is or contains novolak can also be used. In Fig. 2a, reference numeral I denotes an inter-element isolation region in a semiconductor memory device, reference numeral II denotes an element, in particular a region in which a capacitor and other elements are formed, and reference numeral III denotes a peripheral region. Element II forms a cell area of the device together with isolation area I.

Ein vorteilhafter Glättungseffekt kann erhalten werden, wenn die Dicke der ersten unteren Resistschicht 13 des peripheren Bereichs III identisch ist mit der Höhe der Stufe, definiert zwischen dem Zellenbereich II und dem peripheren Bereich III, oder wenigstens oberhalb von 70% dieser Stufen­ höhe liegt.An advantageous smoothing effect can be obtained if the thickness of the first lower resist layer 13 of the peripheral region III is identical to the height of the step, defined between the cell region II and the peripheral region III, or at least above 70% of these steps.

Anschließend wird die erste untere Resistschicht 13 einer Überbelichtung unterworfen, und zwar unter Verwendung einer Maske, die nur den Zellenbereich dem Licht aussetzt, beispielsweise unter Verwendung einer Io­ nenimplantationsmaske 14 für die Zellenschwellenspannungseinstel­ lung, wie die Fig. 2b zeigt. Die Belichtung erfolgt bei einer Energie von 500 mJ/cm² unter Zuhilfenahme eines Canon 2000il Steppers (365 nm). Sodann wird die erste untere Resistschicht 13 entwickelt, und zwar in ei­ ner geeigneten Entwicklungslösung für etwa 80 Sekunden. Infolge dieser Entwicklung wird das Resistmaterial oberhalb des Zellenbereichs voll­ ständig entfernt, so daß die resultierende Struktur eine glatte Oberfläche aufweist, wie in Fig. 2c dargestellt ist. Die genannte Überbelichtung kann mit Licht oder durch Ionen hervorgerufen werden.The first lower resist layer 13 is then subjected to overexposure using a mask that only exposes the cell area to light, for example using an ion implantation mask 14 for the cell threshold voltage setting, as shown in FIG. 2b. The exposure takes place at an energy of 500 mJ / cm ² with the aid of a Canon 2000 il stepper (365 nm). The first lower resist layer 13 is then developed in a suitable development solution for about 80 seconds. As a result of this development, the resist material above the cell area is completely removed, so that the resulting structure has a smooth surface, as shown in FIG. 2c. The overexposure mentioned can be caused by light or by ions.

Nach dem Entwicklungsschritt wird die resultierende Struktur gebacken, um die erste untere Resistschicht 13 zu härten. Der Backschritt erfolgt bei einer Temperatur von 150 bis 300°C, vorzugsweise bei 230°C, und für etwa 6 Minuten. Durch dieses Backen wird die verbleibende Entwicklungslö­ sung entfernt.After the development step, the resulting structure is baked to harden the first lower resist layer 13 . The baking step is carried out at a temperature of 150 to 300 ° C, preferably at 230 ° C, and for about 6 minutes. This baking removes the remaining development solution.

Alternativ kann ein Rückätzprozeß durchgeführt werden, und zwar nach dem Aufbringen der ersten unteren Resistschicht, um eine ebene bzw. glatte Oberfläche zu erhalten.Alternatively, an etch-back process can be carried out, namely after the application of the first lower resist layer to form a flat or to get a smooth surface.

Danach wird auf die vorhandene Struktur, die infolge der Belichtung und Entwicklung der ersten unteren Resistschicht 13 eine glatte bzw. ebene Oberfläche aufweist, eine zweite untere Resistschicht 15 aufgebracht, wie die Fig. 2d erkennen läßt. Diese zweite untere Resistschicht 15 besteht aus einem Photoresistmaterial, das beispielsweise auf der Basis von Novo­ lak hergestellt ist, und weist eine Dicke auf, die zwischen 1 bis 4 µm liegt, vorzugsweise 2 µm beträgt. Infolge der ersten und der zweiten unteren Re­ sistschichten 13 und 15 wird somit eine resultierende Struktur mit einer sehr glatten bzw. ebenen Oberfläche erhalten.Thereafter, a second lower resist layer 15 is applied to the existing structure, which has a smooth or flat surface as a result of the exposure and development of the first lower resist layer 13 , as can be seen in FIG. 2d. This second lower resist layer 15 consists of a photoresist material, which is made for example on the basis of Novolak, and has a thickness that is between 1 to 4 microns, preferably 2 microns. As a result of the first and second lower rice layers 13 and 15 , a resulting structure with a very smooth or flat surface is thus obtained.

Auf die zweite untere Resistschicht 15 wird dann, wie in Fig. 2e zu erken­ nen ist, eine Zwischenschicht 16 aufgebracht, und zwar mit einer Dicke im Bereich von 0,1 bis 0,5 µm, vorzugsweise mit einer Dicke von 0,15 µm. An intermediate layer 16 is then applied to the second lower resist layer 15 , as can be seen in FIG. 2e, with a thickness in the range from 0.1 to 0.5 μm, preferably with a thickness of 0.15 μm .

Vorzugsweise ist die Zwischenschicht 16 aus einem anorganischen Mate­ rial hergestellt, das im Bereich des Photospektrums nicht empfindlich ist, und das formbar ist bei einer Temperatur von nicht mehr aus 300°C. Bei­ spielsweise enthält die Zwischenschicht 16 einen spin-on-glass-Film (SOG-Film) oder einen SiH₄-Oxidfilm.Preferably, the intermediate layer 16 is made of an inorganic material which is not sensitive in the range of the photospectrum and which is moldable at a temperature of no more than 300 ° C. In play, the intermediate layer 16 includes a spin-on-glass film (SOG film) or a _SiH4 oxide film.

Sodann wird gemäß Fig. 2f ein auf der Basis von Novolak hergestelltes Photoresistmaterial mit einer Dicke von 0,1 bis 0,9 µm, vorzugsweise mit einer Dicke von 0,4 µm auf die Zwischenschicht 16 aufgebracht, um eine obere Resistschicht 17 zu erhalten.Then, as shown in FIG. 2f, a photoresist material made on the basis of novolak with a thickness of 0.1 to 0.9 μm, preferably with a thickness of 0.4 μm, is applied to the intermediate layer 16 in order to obtain an upper resist layer 17 .

Die obere Resistschicht 17 wird dann strukturiert unter Anwendung eines photolithographischen Prozesses sowie unter Verwendung einer nicht dargestellten Maske zwecks Bildung eines vorbestimmten Musters, wie die Fig. 2g zeigt. Unter Verwendung des Musters der oberen Resistschicht 17 als Maske wird sodann die Zwischenschicht 16 geätzt, derart, daß das zu­ vor erhaltene Muster in die Zwischenschicht 16 übertragen wird, wie Fig. 2h erkennen läßt.The upper resist layer 17 is then patterned using a photolithographic process and using a mask, not shown, to form a predetermined pattern, as shown in FIG. 2g. Using the pattern of the upper resist layer 17 as a mask, the intermediate layer 16 is then etched in such a way that the pattern previously obtained is transferred into the intermediate layer 16 , as can be seen in FIG. 2h.

Schließlich werden die erste und die zweite untere Resistschicht 13 und 15 unter Verwendung der strukturierten Zwischenschicht 16 als Maske ge­ ätzt, wodurch ein unteres Resistmuster erhalten wird, und zwar entspre­ chend Fig. 21. Danach wird die so erhaltene Struktur in eine 20 : 1 gepuf­ ferte Oxidätzlösung (BOE-Lösung) getaucht, um die verbleibende Zwi­ schenschicht und Polymere zu entfernen, die während der vorhergehen­ den Schritte erzeugt wurden.Finally, the first and second lower resist layers 13 and 15 are etched using the patterned intermediate layer 16 as a mask, whereby a lower resist pattern is obtained, according to FIG. 21. Then the structure thus obtained is puffed into a 20: 1 ferrous oxide etching solution (BOE solution) is immersed to remove the remaining interlayer and polymers generated during the previous steps.

Die Fig. 3a bis 3d illustrieren Fokustiefen verschiedener stufenbilden­ der Bereiche, gemessen bei verschiedenen Belichtungsstärken nach der Entwicklung des oberen Resistmusters, um bei der Erfindung erzielte Ef­ fekte mit dem Stand der Technik vergleichen zu können. FIGS. 3a-3d illustrate different depths of focus gradually form the areas measured at various exposure levels after the development of the upper resist pattern to fect can be compared with the prior art achieved with the invention Ef.

In diesen Figuren ist die kritische Abmessung (cd (µm)) über die Fokustiefe (Tiefenschärfe bzw. Schärfentiefe) (D. O. F.) aufgetragen. Die kritische Abmessung ist dabei die Dicke einer Maske, die zur Bildung eines Musters verwendet wird. Mit anderen Worten sind in den Fig. 3a bis 3d die Beziehungen zwischen der Maskendicke und dem jeweils zugehörigen To­ leranzbereich aufgetragen (zugelassener Bereich der Fokustiefe D. O. F.). Dabei ist es vorteilhaft, einen möglichst großen Bereich der Fokustiefe zu erhalten.In these figures, the critical dimension (cd (µm)) is plotted against the depth of focus (depth of field or depth of field) (DOF). The critical dimension is the thickness of a mask that is used to form a pattern. In other words, the relationships between the mask thickness and the respectively associated tolerance range are plotted in FIGS . 3a to 3d (permitted range of the depth of focus DOF). It is advantageous to obtain the largest possible depth of focus.

Es wurden vier Bereiche beobachtet, nämlich ein Wortleitungsstreifen (1), eine Hauptzelle (2), ein Sensorverstärker (3) und ein Zeilendekodierer (4). In den Fig. 3a bis 3d betreffen die dicken durchgezogenen Linien Fälle, bei denen die vorliegende Erfindung zum Einsatz kam, während die dün­ nen durchgezogenen Linien für solche Fälle gelten, bei denen ein konven­ tioneller Dreischichtresistprozeß durchgeführt wurde.Four areas were observed, namely a word line strip ( 1 ), a main cell ( 2 ), a sensor amplifier ( 3 ) and a row decoder ( 4 ). In Figs. 3a to 3d relate to the thick solid lines cases in which the present invention was used, while the dün NEN solid lines apply to such cases where a conven tional three-layer resist process has been performed.

Die Fig. 3a illustriert einen Unterbelichtungszustand, bei dem die Ener­ gie lediglich 140 mJ/cm² betrug. Wie zu erkennen ist, liegt bei der konven­ tionellen Struktur der Überlappungsbereich der Fokustiefe (D. O. F.) für die vier beobachteten Bereiche zwischen +2,0 und +2,5 µm, wobei eine Schwankungsbreite also von 0,5 µm vorhanden ist. Bei der Struktur nach der Erfindung liegt dagegen der Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen +0,5 bis +1,5 µm, so daß hier ei­ ne Schwankungsbreite von 1,0 µm vorhanden ist. FIGS. 3a illustrating an underexposure state in which the energy Ener only 140 mJ / cm ^2. As can be seen, in the conventional structure, the overlap area of the depth of focus (DOF) for the four observed areas is between +2.0 and +2.5 µm, with a fluctuation range of 0.5 µm. In the structure according to the invention, however, the overlap area of the depth of focus for the four observed areas is between +0.5 to +1.5 µm, so that there is a fluctuation range of 1.0 µm.

Die Fig. 3b illustriert den optimalen Belichtungszustand bei einer Ener­ gie von 160 mJ/cm². Bezüglich der konventionellen Struktur liegt der Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen +2,0 und +2,5 µm, so daß ein Schwankungsbereich von 0,5 µm vorhanden ist. Dagegen liegt bei der erfindungsgemäßen Struktur der Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen +0,5 bis +2,0 µm, so daß ein Schwankungsbereich von 1,5 µm vorhanden ist. FIG. 3b illustrates the optimum exposure state at a Ener energy of 160 mJ / cm ^2. With regard to the conventional structure, the overlap area of the depth of focus for the four observed areas is between +2.0 and +2.5 µm, so that there is a fluctuation area of 0.5 µm. In contrast, in the structure according to the invention, the overlap area of the depth of focus for the four observed areas is between +0.5 to +2.0 µm, so that there is a fluctuation range of 1.5 µm.

Die Fig. 3c illustriert einen Überbelichtungszustand bei einer Energie von 180 mJ/cm². Bei der konventionellen Struktur ist der Überlappungsbereich der Fokustiefe (D. O. F.) für die vier beobachteten Bereiche gleich null. Dagegen wird bei der Struktur nach der vorliegenden Erfindung ein Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen +1,0 bis +2,0 µm erhalten, wobei eine Schwankungsbreite von 1,0 µm vorhanden ist.The Fig. 3c illustrates an overexposure state at an energy of 180 mJ / cm ^2. In the conventional structure, the overlap area of the depth of focus (DOF) is zero for the four observed areas. In contrast, in the structure according to the present invention, an overlap area of the depth of focus for the four observed areas between +1.0 to +2.0 µm is obtained, with a fluctuation range of 1.0 µm.

Die Fig. 3d gilt für den Fall, daß ein Resist mit einer Dicke von 0,4 µm auf einen Siliziumwafer aufgebracht und anschließend mit einer Energie von 160 mJ/cm² belichtet wird. Dieses Beispiel dient dazu, die Fokustiefe bei einer Struktur ohne Stufe mit den Fokustiefen bei den obigen Strukturen zu vergleichen, bei denen Stufen vorhanden sind. Bei der vorliegenden Struktur nach Fig. 3d liegt der Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen -0,5 bis +1,0 µm, wobei eine Schwankungsbreite von 1,5 µm vorhanden ist. Fig. 3d applies to the case that a resist with a thickness of 0.4 microns is applied to a silicon wafer and then exposed to an energy of 160 mJ / cm ² . The purpose of this example is to compare the depth of focus for a structure without a level with the depth of focus for the structures above where there are levels. In the present structure according to FIG. 3d, the overlap area of the depth of focus for the four observed areas is between -0.5 to +1.0 μm, with a fluctuation range of 1.5 μm.

Wie die Fig. 3a bis 3d erkennen lassen, wird bei der vorliegenden Erfin­ dung eine Fokustiefe erhalten, die ähnlich zu der Fokustiefe einer Struk­ tur ist, die auf einer glatten Oberfläche gebildet worden ist (Fig. 3d). Dies gilt auch nach Bildung eines oberen Resistmusters, da eine untere Resist­ schicht, die einen niedrig liegenden Strukturbereich abdeckt, einer Glät­ tungsbehandlung unterzogen worden ist. Im Ergebnis wird eine Auflö­ sungsgrenze erhalten, die um das Zweifache über derjenigen beim konven­ tionellen Mehrschichtresistprozeß liegt. Eine gleichmäßige Fokustiefe (die Fokustiefe kann auch als Tiefenschärfe oder Schärfentiefe bezeichnet wer­ den) läßt sich somit bei einer Belichtungsaufnahme zur Bildung eines obe­ ren Resistmusters sicherstellen, und zwar ohne größeren Positionierungs­ aufwand.As can be seen in FIGS . 3a to 3d, a depth of focus is obtained in the present invention, which is similar to the depth of focus of a structure that has been formed on a smooth surface ( FIG. 3d). This also applies after the formation of an upper resist pattern, since a lower resist layer, which covers a low-lying structural area, has been subjected to a smoothing treatment. As a result, a resolution limit is obtained which is twice that of the conventional multilayer resist process. A uniform depth of focus (the depth of focus can also be referred to as depth of field or depth of field) can thus be ensured during exposure exposure to form an upper resist pattern, without any major positioning effort.

Die vorliegende Erfindung kann auch dann zum Einsatz kommen, wenn Stufen vorhanden sind, die durch Kondensatoren mit dreidimensionaler Struktur definiert werden, wie sie in Halbleiterspeichereinrichtungen vor­ handen sind.The present invention can also be used when Levels are provided by capacitors with three-dimensional Structure are defined as they exist in semiconductor memory devices are available.

Darüber hinaus hat die Erfindung auch Einfluß auf die generelle Planarisierung. Dieser generelle Planarisierungseffekt verhindert z. B. das Phä­ nomen der Microbrückenbildung während der Erzeugung des letzten Mu­ sters. Außerdem kann eine Verbesserung hinsichtlich des systematischen Fehlers bei den kritischen Abmessungen erreicht werden (CD-Bias).The invention also has an influence on the general planarization.  This general planarization effect prevents e.g. B. the Phä nouns of microbridge formation during the generation of the last Mu sters. It can also be an improvement in systematic Error in the critical dimensions can be achieved (CD bias).

Die vorliegende Erfindung kann auch bei der Bildung von Kontaktöffnun­ gen bei Halbleitereinrichtungen zum Einsatz kommen. Kontaktöffnungen können unterschiedliche Auflösungsgrenzen aufweisen, die abhängig von ihrer Position sind, und zwar auch bei ein und derselben Belichtungsener­ gie. Wird z. B. die Erfindung in einem Fall eingesetzt, bei dem Kontaktöff­ nungen mit denselben Abmessungen in Mustern gebildet werden sollen, die unterschiedliche Stufen aufweisen, beispielsweise in einem aktivem Bereich, einem Gate, einer Bitleitung, einem Wortleitungsstreifen, usw., so kann ein Muster zur Bildung solcher Kontaktöffnungen durch Belich­ tung der gesamten Struktur bei Verwendung nur einer Maske hergestellt werden, ohne daß es erforderlich ist, die Elemente voneinander zu tren­ nen.The present invention can also be used to form contact openings conditions are used in semiconductor devices. Contact openings can have different resolution limits depending on their position, even with the same exposure gie. Is z. B. used the invention in a case where the contact opening designs with the same dimensions are to be formed in patterns, which have different levels, for example in an active one Area, a gate, a bit line, a word line strip, etc., so can a pattern for the formation of such contact openings by Belich The entire structure is produced using only one mask without the need to separate the elements nen.

Wie die obige Beschreibung erkennen läßt, wird der Einfluß von Stufen da­ durch eliminiert, daß eine untere Resistschicht in Übereinstimmung mit der Erfindung einer Glättungsbehandlung unterzogen wird. Im Ergebnis ist die Fokustiefe bzw. Tiefenschärfe oder Schärfentiefe nach Entwicklung einer oberen Resistschicht ähnlich zu derjenigen bei einem Wafer mit glat­ ter Oberfläche. Darüber hinaus kann bei der Erfindung die Auflösungs­ grenze um das Zweifache oder mehr gegenüber dem konventionellen Fall verbessert werden. Selbst bei einer hohen Stufe, die nicht kleiner ist als 1,5 µm, kann nach Belichtung der oberen Resistschicht das gesamte Mu­ ster, einschließlich eines Zellenmusters und eines peripheren Musters, auf einmal entwickelt werden, und zwar unter Verwendung nur einer einzi­ gen Maske. Dies vereinfacht die Verfahrensschritte und führt zu einer Ko­ stenreduzierung.As the above description reveals, the influence of stages becomes there by eliminating that a lower resist layer in accordance with the invention is subjected to a smoothing treatment. As a result is the focus depth or depth of field or depth of field after development an upper resist layer similar to that of a wafer with smooth ter surface. In addition, in the invention, the resolution limit twice or more compared to the conventional case be improved. Even at a high level that is not less than 1.5 µm, after exposure of the upper resist layer, the entire mu ster, including a cell pattern and a peripheral pattern, be developed at once, using only one mask. This simplifies the process steps and leads to a knock-out reduction of costs.

Claims (7)

1. Verfahren zur Bildung eines Musters unter Verwendung eines Mehr­ schichtresists, bei dem

• 1. eine erste untere Resistschicht (13) auf die gesamte obere Fläche einer zumindest eine Stufe aufweisenden Struktur aufgebracht wird, um die Oberfläche der Struktur zu glätten,
• 2. die erste untere Resistschicht (13) über einem höher liegenden Be­ reich der unteren Struktur unter Verwendung einer Maske selek­ tiv einer Überbelichtung ausgesetzt wird,
• 3. die so behandelte erste untere Resistschicht entwickelt wird, so daß die resultierende Struktur eine geglättete Oberfläche auf­ weist,
• 4. eine zweite untere Resistschicht (15) auf die geglättete obere Fläche der resultierenden Struktur aufgebracht wird,
• 5. eine Zwischenschicht (16) auf der zweiten unteren Resistschicht (15) gebildet wird,
• 6. eine obere Resistschicht (17) auf die Zwischenschicht (16) auf­ gebracht wird,
• 7. die obere Resistschicht (17) zur Bildung eines vorbestimmten Resistmusters strukturiert wird,
• 8. das obere Resistmuster in die Zwischenschicht (16) zur Bildung eines Zwischenmusters übertragen wird, und
• 9. das Zwischenmuster in die erste und zweite untere Resistschicht (13, 15) übertragen wird.

1. A method of forming a pattern using a multilayer resist in which

• 1. a first lower resist layer ( 13 ) is applied to the entire upper surface of a structure having at least one step in order to smooth the surface of the structure,
• 2. the first lower resist layer ( 13 ) is selectively subjected to overexposure over a higher region of the lower structure using a mask,
• 3. the first lower resist layer treated in this way is developed so that the resulting structure has a smoothed surface,
• 4. a second lower resist layer ( 15 ) is applied to the smoothed upper surface of the resulting structure,
• 5. an intermediate layer ( 16 ) is formed on the second lower resist layer ( 15 ),
• 6. an upper resist layer ( 17 ) is brought onto the intermediate layer ( 16 ),
• 7. the upper resist layer ( 17 ) is structured to form a predetermined resist pattern,
• 8. the upper resist pattern is transferred into the intermediate layer ( 16 ) to form an intermediate pattern, and
• 9. the intermediate pattern is transferred into the first and second lower resist layers ( 13 , 15 ).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste untere Resistschicht (13) aus Polymethylmethacrylat (PMMA) hergestellt wird.2. The method according to claim 1, characterized in that the first lower resist layer ( 13 ) is made of polymethyl methacrylate (PMMA). 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste untere Resistschicht (13) aus auf der Basis von Novolak gebildetem Photo­ resistmaterial hergestellt wird.3. The method according to claim 1, characterized in that the first lower resist layer ( 13 ) is made of photo resist material formed on the basis of novolak. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste untere Resistschicht (13) eine Dicke aufweist, die identisch ist zur Höhe der durch den niedrigsten Bereich der unteren Struktur gebildeten Stufe oder mehr als 70% dieser Stufenhöhe beträgt.4. The method according to claim 1, characterized in that the first lower resist layer ( 13 ) has a thickness which is identical to the height of the step formed by the lowest region of the lower structure or more than 70% of this step height. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwi­ schenschicht (16) aus einem anorganischen und im Photospektrum nicht empfindlichen Material hergestellt wird.5. The method according to claim 1, characterized in that the inter mediate layer ( 16 ) is made of an inorganic and not sensitive in the photospectrum material. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwi­ schenschicht (16) einen "spin-on-glass"-Film (SOG-Film) oder einen SiH₄- Oxidfilm aufweist oder aus einem solchen besteht.6. The method according to claim 1, characterized in that the inter mediate layer ( 16 ) has a "spin-on-glass" film (SOG film) or a SiH ₄ - oxide film or consists of such. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die obe­ re Resistschicht (17) aus auf der Basis von Novolak gebildetem Photore­ sistmaterial hergestellt wird.7. The method according to claim 1, characterized in that the above re resist layer ( 17 ) is made of photoresist material formed on the basis of novolak.