DE422940T1 - Verfahren zur herstellung eines dmos transistors. - Google Patents

Verfahren zur herstellung eines dmos transistors.

Info

Publication number
DE422940T1
DE422940T1 DE199090311171T DE90311171T DE422940T1 DE 422940 T1 DE422940 T1 DE 422940T1 DE 199090311171 T DE199090311171 T DE 199090311171T DE 90311171 T DE90311171 T DE 90311171T DE 422940 T1 DE422940 T1 DE 422940T1
Authority
DE
Germany
Prior art keywords
gate
oxide layer
forming
conductivity type
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE199090311171T
Other languages
English (en)
Inventor
Fwu-Iuan San Jose California 95129 Hshieh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of DE422940T1 publication Critical patent/DE422940T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Claims (5)

SILICONIX INC. P 5578-DE/EP PATENTANSPRÜCHE
1. Verfahren zum Bilden eines DMOS-Transistors mit kurzem Kanal, welches die Schritte umfaßt:
Bilden einer Gate-Oxidschicht (46) über einer Oberfläche eines Halbleitermaterials eines ersten Leitfähigkeitstyps,
Bilden eines leitenden Gates (48) über der Gate-Oxidschicht,
Bilden eines Oxxdseitenwandabstandsteils (60) an einer Seitenwand des Gates, indem eine Oxidschicht (54) über dem Gate und über der oberen Außenfläche des Halbleitermaterials ausgebildet und die Oxidschicht so geätzt wird, daß der Oxidseitenwandsabstandsteil übrigbleibt,
Einführen von Störstellen eines zweiten Leitfähigkeitstyps in das Halbleitermaterial, um einen Körperbereich (64) des zweiten Leitfähigkeitstyps zu bilden, wobei das Gate und der Oxidseitenwandabstandsteil als Maske zur Selbstausrichtung des Körperbereiches mit dem Gate verwandt werden,
Entfernen des Oxxdseitenwandabstandsteils,
Einführen von Störstellen des ersten Leitfähigkeitstyps in den Körperbereich (64), nachdem der Seitenwandabstandsteil entfernt worden ist, um einen Sourcebereich (70) des ersten Leitfähigkeitstyps an und unter einer Oberfläche des Körperbereichs zu bilden, während das Gate als Maske zur Selbstausrichtung des Sourcebereiches verwandt wird, und
Eintreiben der Störstellen des ersten Leitfähigkeitstyps und der Störstellen des zweiten Leitfähigkeitstyps, um einen kurzen Kanalbereich unter dem Gate zu bilden.
SILICONIX INC. P 5578-DE/EP
'*■
2. Verfahren nach Anspruch 1, bei dem der Schritt der BiI-
dung des Oxidseitenwandabstandsteils (16) die Schritte der Bildung der Oxidschicht (54) über dem Gate und über einer oberen Außenfläche des Halbleitermaterials und ein anisotropes Ätzen der Oxidschicht umfaßt derart, daß der Oxidseitenwandabstandsteil übrigbleibt.
3. Verfahren nach Anspruch 2, welches den Schritt der Bildung eines Körperkontaktbereiches (44) des zweiten Leitfähigkeitstyps an und unter einer Oberfläche des Halbleitermaterials vor der Bildung der Gate-Oxidschicht (46) umfaßt.
4. Verfahren nach Anspruch 3, welches die Schritte des Aufbringens einer zweiten Oxidschicht auf der oberen Außenfläche des Halbleitermaterials und des Maskierens und Ätzens der zweiten Oxidschicht zum Freilegen eines Bereiches des Halbleitermaterials zwischen dem Körperkontaktbereich (44) und dem Gate (48) vor dem Schritt der Ausbildung der zuerst genannten Oxidschicht (54) über dem Gate und über einer oberen Außenfläche des Halbleitermaterials und dem anisotropen Ätzen der ersten Oxidschicht umfaßt.
5. Verfahren nach Anspruch 1, 2, 3 oder 4, bei dem die Störstellen des zweiten Leitfähigkeitstyps, die zur Bildung des Körperbereiches (64) verwandt werden, nach dem Entfernen des Oxidseitenwandabstandsteils (60) eingetrieben werden.
DE199090311171T 1989-10-13 1990-10-11 Verfahren zur herstellung eines dmos transistors. Pending DE422940T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/420,971 US4931408A (en) 1989-10-13 1989-10-13 Method of fabricating a short-channel low voltage DMOS transistor

Publications (1)

Publication Number Publication Date
DE422940T1 true DE422940T1 (de) 1991-11-07

Family

ID=23668642

Family Applications (2)

Application Number Title Priority Date Filing Date
DE199090311171T Pending DE422940T1 (de) 1989-10-13 1990-10-11 Verfahren zur herstellung eines dmos transistors.
DE69030415T Expired - Fee Related DE69030415T2 (de) 1989-10-13 1990-10-11 Verfahren zur Herstellung eines DMOS Transistors

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69030415T Expired - Fee Related DE69030415T2 (de) 1989-10-13 1990-10-11 Verfahren zur Herstellung eines DMOS Transistors

Country Status (4)

Country Link
US (1) US4931408A (de)
EP (1) EP0422940B1 (de)
JP (1) JPH03145138A (de)
DE (2) DE422940T1 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5118638A (en) * 1988-03-18 1992-06-02 Fuji Electric Co., Ltd. Method for manufacturing MOS type semiconductor devices
US5331192A (en) * 1989-06-15 1994-07-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US5536957A (en) * 1990-01-16 1996-07-16 Mitsubishi Denki Kabushiki Kaisha MOS field effect transistor having source/drain regions surrounded by impurity wells
US5679968A (en) * 1990-01-31 1997-10-21 Texas Instruments Incorporated Transistor having reduced hot carrier implantation
NL9000972A (nl) * 1990-04-24 1991-11-18 Philips Nv Werkwijze voor het vervaardigen van een silicium lichaam met een n-type toplaag en een daaraan grenzende, hoger gedoteerde n-type basislaag.
US5202276A (en) * 1990-08-20 1993-04-13 Texas Instruments Incorporated Method of forming a low on-resistance DMOS vertical transistor structure
US5045966A (en) * 1990-09-17 1991-09-03 Micrel Semiconductor Method for forming capacitor using FET process and structure formed by same
KR940006702B1 (ko) * 1991-06-14 1994-07-25 금성일렉트론 주식회사 모스패트의 제조방법
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
US5200352A (en) * 1991-11-25 1993-04-06 Motorola Inc. Transistor having a lightly doped region and method of formation
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
US5248627A (en) * 1992-03-20 1993-09-28 Siliconix Incorporated Threshold adjustment in fabricating vertical dmos devices
US5352914A (en) * 1992-08-03 1994-10-04 Hughes Aircraft Company Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5409848A (en) * 1994-03-31 1995-04-25 Vlsi Technology, Inc. Angled lateral pocket implants on p-type semiconductor devices
EP0689239B1 (de) * 1994-06-23 2007-03-07 STMicroelectronics S.r.l. Verfahren zur Herstellung von Leistungsbauteilen in MOS-Technologie
EP0696054B1 (de) * 1994-07-04 2002-02-20 STMicroelectronics S.r.l. Verfahren zur Herstellung von Leistungsbauteilen hoher Dichte in MOS-Technologie
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
DE69533134T2 (de) * 1995-10-30 2005-07-07 Stmicroelectronics S.R.L., Agrate Brianza Leistungsbauteil hoher Dichte in MOS-Technologie
DE69534919T2 (de) * 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
EP0782201B1 (de) * 1995-12-28 2000-08-30 STMicroelectronics S.r.l. MOS-Technologie-Leistungsanordnung in integrierter Struktur
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
JPH1154746A (ja) * 1997-07-31 1999-02-26 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
DE69839439D1 (de) 1998-05-26 2008-06-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
US7006077B1 (en) * 1999-11-30 2006-02-28 Nokia Mobile Phones, Ltd. Electronic device having touch sensitive slide
US6835627B1 (en) * 2000-01-10 2004-12-28 Analog Devices, Inc. Method for forming a DMOS device and a DMOS device
DE10104274C5 (de) * 2000-02-04 2008-05-29 International Rectifier Corp., El Segundo Halbleiterbauteil mit MOS-Gatesteuerung und mit einer Kontaktstruktur sowie Verfahren zu seiner Herstellung
JP2003529939A (ja) * 2000-03-31 2003-10-07 イーハーペー ゲーエムベーハー−イノヴェイションズ フォー ハイ パフォーマンス マイクロエレクトロニクス／インスティチュート フュア イノヴァティーヴェ ミクロエレクトローニク Ｃｍｏｓ互換ラテラルｄｍｏｓトランジスタおよび該トランジスタの作製方法
JP2011228611A (ja) * 2010-03-30 2011-11-10 Renesas Electronics Corp 半導体装置およびその製造方法、ならびに電源装置
CN103745930B (zh) * 2013-12-24 2016-08-17 北京时代民芯科技有限公司 一种节省中低电压的vdmosfet芯片面积的方法
US11728422B2 (en) * 2019-11-14 2023-08-15 Stmicroelectronics S.R.L. Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
IT202000015076A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Dispositivo elettronico in 4h-sic con prestazioni di corto circuito migliorate, e relativo metodo di fabbricazione

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344081A (en) * 1980-04-14 1982-08-10 Supertex, Inc. Combined DMOS and a vertical bipolar transistor device and fabrication method therefor
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
US4443931A (en) * 1982-06-28 1984-04-24 General Electric Company Method of fabricating a semiconductor device with a base region having a deep portion
JPS5974674A (ja) * 1982-10-22 1984-04-27 Hitachi Ltd 絶縁ゲ−ト半導体装置とその製造法
EP0229362B1 (de) * 1986-01-10 1993-03-17 General Electric Company Halbleitervorrichtung und Methode zur Herstellung
IT1204243B (it) * 1986-03-06 1989-03-01 Sgs Microelettronica Spa Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento
JPS63244777A (ja) * 1987-03-31 1988-10-12 Toshiba Corp Ｍｏｓ型電界効果トランジスタ

Also Published As

Publication number Publication date
DE69030415T2 (de) 1997-07-17
DE69030415D1 (de) 1997-05-15
EP0422940A3 (en) 1991-10-16
EP0422940A2 (de) 1991-04-17
JPH03145138A (ja) 1991-06-20
US4931408A (en) 1990-06-05
EP0422940B1 (de) 1997-04-09

Similar Documents

Publication Publication Date Title
DE422940T1 (de) Verfahren zur herstellung eines dmos transistors.
EP0049392B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE2646308A1 (de) Verfahren zur herstellung elektronischer anordnungen
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0133204B1 (de) Verfahren zum Herstellen eines DMOS-Transistors
DE3834063A1 (de) Schottky-gate-feldeffekttransistor
DE3581180D1 (de) Verfahren zum herstellen eines kontakts auf einer halbleiteranordnung.
DE681324T1 (de) Verfahren zur Herstellung einer Feldoxyd-Zone mit unterliegender selbst-alignierten Feldimplantation unter Verwendung einer Niedrigtemperatur-Oxydschicht.
DE1952632A1 (de) Verfahren zum Herstellen einer Diffusionszone
DE2226264A1 (de) Zweistufiges Atzverfahren
DE1927645B2 (de) Verfahren zum Herstellen eines MOS-Feldeffekttransistors
DE3786073T2 (de) Verfahren zur herstellung eines bipolaren bauelementes.
DE2404017A1 (de) Verfahren zum herstellen des halbleiterkoerpers eines halbleiterbauelementes
DE1514939C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE19959346B4 (de) Verfahren zum Herstellen eines eine Mikrostruktur aufweisenden Festkörpers
EP0802571A3 (de) Halbleiter-Bauelement bestehend aus einem Feldeffekttransistor und Verfahren zu dessen Herstellung
DE1514912C3 (de) Verfahren zum Herstellen eines Transistors
JPS6442862A (en) Manufacture of high-withstand voltage mos semiconductor device
EP0859401A3 (de) Halbleiterkörper mit selbstjustierender Strukture
DE2453399C3 (de) Verfahren zur Herstellung komplementärer Feldeffekttransistoren
EP0026386A3 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen, insbesondere CCD-Schaltungen, mit selbstjustierten, nichtüberlappenden Poly-Silizium-Elektroden
CH670172A5 (de)