DE4203814A1 - Horizontales ccd-element - Google Patents

Horizontales ccd-element

Info

Publication number
DE4203814A1
DE4203814A1 DE4203814A DE4203814A DE4203814A1 DE 4203814 A1 DE4203814 A1 DE 4203814A1 DE 4203814 A DE4203814 A DE 4203814A DE 4203814 A DE4203814 A DE 4203814A DE 4203814 A1 DE4203814 A1 DE 4203814A1
Authority
DE
Germany
Prior art keywords
reset
drain
divided
gate
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4203814A
Other languages
English (en)
Other versions
DE4203814C2 (de
Inventor
Seo Kyu Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Ventures II LLC
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4203814A1 publication Critical patent/DE4203814A1/de
Application granted granted Critical
Publication of DE4203814C2 publication Critical patent/DE4203814C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42396Gate electrodes for field effect devices for charge coupled devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816Output structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

Die Erfindung betrifft den Aufbau eines HCCD-Elements (eines horizontal ladungsgekoppelten Elements), insbesondere ein Rücksetz-Gatter zum Aufrechterhalten eines stabilen Pegels eines Ausgangssignals beim Auslesen.
Fig. 1a ist eine Draufsicht auf den Aufbau eines HCCD-Ele­ ments nach dem Stand der Technik, Fig. 1b zeigt den Signal­ verlauf in jedem Teil eines HCCD-Elements von Fig. 1a, und Fig. 1c zeigt das Potentialprofil entlang der Linie A-A′ von Fig. 1a.
Bei einem HCCD-Element nach dem Stand der Technik, wie es in Fig. 1a gezeigt ist, ist der n⁺-leitende Float-Diffusions­ bereich 1, der den Ausgangsanschluß Vout aufweist, angrenzend an das den Sperrbereich 4 aufweisende zweite Mehrfach-Gatter 2 gebildet, und das BCCD 3 (= ladungsgekoppeltes Schaltele­ ment mit vergrabenem Kanal), das ein Kanal des Rücksetz- Gatters RG ist, ist in Form eines Horns ausgebildet, um das Stromverteilungsrauschen zu verringern, und das erste Mehr­ fach-Gatter 5 sowie das zweite Mehrfach-Gatter 2 sind nach­ einander so gebildet, daß sie einander überlappen.
Unter Bezugnahme auf die Fig. 1b und 1c wird der Betrieb dieses Aufbaus des HCCD-Schaltelements nach Fig. 1a im einzelnen beschrieben.
Wenn der Anschluß HΦ1 bzw. HΦ2 von Fig. 1a den H- bzw. den L- Pegel gemäß Fig. 1b haben, werden die in dem n⁺-leitenden Float-Diffusionsbereich 1 gespeicherten Signalladungen zum Rücksetz-Drain RD entladen, wenn das Signal ΦRG des Rücksetz- Gatters RG, das mit dem zweiten Mehrfach-Gatter 2 verbunden ist, den H-Pegel hat (so daß ein Einschalten erfolgt).
Daher wird der n⁺-leitende Float-Diffusionsbereich 1, mit dem der Ausgangsanschluß Vout verbunden ist, in den Ausgangszu­ stand vorgespannt, und die Bezugsspannung eines Ausgangssi­ gnals wird ausgebildet.
Bei dem Aufbau eines HCCD-Elements gemäß dem Stand der Tech­ nik wird das Rücksetzsignal ΦRG mit H-Pegel an das Rücksetz- Gatter RG geführt, um die Signalladungen zum Rücksetz-Drain RD zu entladen. Weil der Fluß der Signalladungen, die im n⁺-leitenden Float-Diffusionsbereich 1 gespeichert sind, in dem BCCD 3, das im zweiten Mehrfach-Gatter 2 gebildet ist, durch das Signal ΦRG des Rücksetz-Gatters RG geändert wird, werden zwischen einem Kondensator und einem Widerstand ein Brumm und Stromverteilungsrauschen erzeugt.
Daher ist die Bezugsspannung Vref instabil und schwingt gemäß Fig. 1b.
Aufgabe der Erfindung ist die Bereitstellung eines Aufbaus eines HCCD-Elements, bei dem das Rücksetz-Gatter als Doppel­ gatter ausgebildet ist, um beim Auslesen ein Ausgangssignal mit stabilem Pegel zu erhalten.
Zur Lösung der genannten Aufgabe wird gemäß der Erfindung ein Aufbau eines HCCD-Schaltelements angegeben, bei dem ein Mehr­ fach-Gatter über einem Float-Diffusionsbereich gebildet ist unter Bildung eines BCCD an einem Überlappungsteil und ferner mit dem Mehrfach-Gatter ein Rücksetz-Gatter verbunden ist, um die Ladungen des Float-Diffusionsbereichs beim Einschalten in einen Rücksetz-Drain RD zu leiten. Dabei ist der Float-Diffu­ sionsbereich 1 so ausgebildet, daß er in Richtung des Rück­ setz-Drains RD in mehrere Teile aufgeteilt und das Mehrfach- Gatter über dem Float-Diffusionsbereich gebildet ist, um eine Vielzahl von CCD-Elementen zu bilden.
Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausfüh­ rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1a eine Draufsicht auf einen Aufbau eines HCCD- Elements nach dem Stand der Technik;
Fig. 1b Treibertaktsignalverläufe jedes Teils von Fig. 1a;
Fig. 1c ein Potentialverteilungsdiagramm in einem Quer­ schnitt entlang der Linie A-A′ von Fig. 1a;
Fig. 2a eine Draufsicht auf einen Aufbau eines HCCD- Elements gemäß der Erfindung; und
Fig. 2b Treibertaktsignalverläufe jedes Teils von Fig. 2a.
Der Aufbau eines Rücksetz-Gatters eines CCD-Elements gemäß den Fig. 2a und 2b wird nachstehend im einzelnen erläutert.
Fig. 2a zeigt den Aufbau des HCCD-Elements, während Fig. 2b die Signalverläufe jedes Teils von Fig. 2a zeigt. Nach Fig. 2a ist der n⁺-leitende Float-Diffusionsbereich 1 so ausgebil­ det, daß er in Richtung der Rücksetz-Drains RD, die mit der gleichen Vorspannung beaufschlagt sind, in zwei Teile geteilt ist, und das zweite Mehrfach-Gatter 2 ist angrenzend an den n⁺-leitenden Float-Diffusionsbereich 1 ausgebildet zur Bil­ dung der BCCDs 3, von denen zwei den Kanal des Rücksetz- Gatters bilden, und das Rücksetz-Gatter RG ist mit dem zweiten Mehrfach-Gatter 2 verbunden zum Betrieb durch das daran angelegte Taktsignal ΦRG.
Dabei sollten die BCCDs 3 so ausgelegt sein, daß sie mög­ lichst weitgehend die gleiche Geometrie haben.
Der Betrieb eines HCCD-Elements mit dem beschriebenen Aufbau wird nun unter Bezugnahme auf Fig. 2b näher erläutert. Wenn die Signale HΦ1 bzw. HΦ2 in Fig. 2a H-Pegel bzw. L-Pegel haben, werden beim Anlegen des Taktsignals ΦRG mit H-Pegel an das Rücksetz-Gatter RG, das mit dem zweiten Mehrfach-Gatter 2 verbunden ist, in dem zwei BCCDs 3 gebildet sind, die in dem n⁺-leitenden Float-Diffusionsbereich gespeicherten Signal­ ladungen einzeln in die beiden Rücksetz-Drains RD geleitet, die auf gleicher Vorspannung liegen. Zu diesem Zeitpunkt wird der Ladungsfluß in jedem BCCD 3, die der Kanal des Rücksetz- Gatters RG sind, durch das Taktsignal ΦRG geändert, das an das Rücksetz-Gatter RG angelegt wird (Fig. 2).
Bei einem HCCD-Element gemäß der Erfindung werden zwar eben­ falls ein Brumm und ein Stromverteilungsrauschen zwischen einem Widerstand und einem Kondensator (hier nicht gezeigt) erzeugt, und diese Störsignale bewirken eine Zufalls-Beein­ flussung der Bezugsspannung Vref des Signals, das am Ausgang Vout ausgegeben wird. Aber da die BCCDs bei der Erfindung zweigeteilt vorgesehen sind, wird die gemittelte Größe von zwei Zufallsfaktoren immer kleiner als die Größe des bekann­ ten einen Zufallsfaktors sein. Wie Fig. 2b zeigt, wird daher die Änderung der Bezugsspannung Vref des Ausgangssignals kleiner als beim Stand der Technik.
Gemäß einem Ausführungsbeispiel der Erfindung bilden zwar jeweils zwei BCCDs einen Kanal des Rücksetz-Gatters, aber sie können auch in mehrere Teile (Vielfachtyp) unterteilt sein, um den Zufallsfaktor immer weiter zu verringern.
Wie oben gesagt, ist der Kanal eines Rücksetz-Gatters bei der Erfindung vom Zweifachtyp, so daß die Bezugsspannung mit stabilem Pegel beim Auslesen erhalten werden kann.

Claims (2)

1. HCCD-Element, bei dem ein Mehrfach-Gatter (2) über einem Float-Diffusionsbereich (1) gebildet ist, um ein BCCD (3) an einem Überlappungsteil zu bilden, und ein Rücksetz-Gatter mit dem Mehrfach-Gatter verbunden ist, um die Ladungen des Float- Diffusionsbereichs beim Einschalten in einen Rücksetz-Drain (RD) zu leiten, dadurch gekennzeichnet daß der Float-Diffusionsbereich (1) so ausgebildet ist, daß er in Richtung des Rücksetz-Drains (RD) in mehrere Teile auf­ geteilt ist, und daß das Mehrfach-Gatter (2) über dem Float- Diffusionsbereich (1) unter Bildung einer Mehrzahl von BCCDs gebildet ist.
2. HCCD-Element nach Anspruch 1, dadurch gekennzeichnet daß das Mehrfach-Gatter so ausgebildet ist, daß die Mehrzahl von BCCDs die gleiche Geometrie hat.
DE4203814A 1991-04-13 1992-02-10 Horizontales ladungsgekoppeltes Bauelement Expired - Lifetime DE4203814C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910005112U KR940000953Y1 (ko) 1991-04-13 1991-04-13 Ccd의 리셋트 게이트 구조

Publications (2)

Publication Number Publication Date
DE4203814A1 true DE4203814A1 (de) 1992-10-22
DE4203814C2 DE4203814C2 (de) 1997-12-11

Family

ID=19312717

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4203814A Expired - Lifetime DE4203814C2 (de) 1991-04-13 1992-02-10 Horizontales ladungsgekoppeltes Bauelement

Country Status (4)

Country Link
US (2) US5426318A (de)
JP (1) JP2524451B2 (de)
KR (1) KR940000953Y1 (de)
DE (1) DE4203814C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528067A (en) * 1995-05-08 1996-06-18 Hughes Aircraft Company Magnetic field detection
CN109216380A (zh) * 2017-06-29 2019-01-15 松下知识产权经营株式会社 光检测装置及摄像装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514886A (en) * 1995-01-18 1996-05-07 Eastman Kodak Company Image sensor with improved output region for superior charge transfer characteristics
US5729233A (en) * 1995-09-22 1998-03-17 Lg Semicon Co., Ltd. Analog/digital converter using a charge coupled device with poly-gates relatively sized
KR20020057290A (ko) * 2000-12-30 2002-07-11 박종섭 전하 진행방향으로 면적이 증가하는 리셋 트랜지스터의게이트 전극을 구비하는 이미지 센서
US20070096233A1 (en) * 2005-10-13 2007-05-03 In Gyun Jeon Cmos image sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2936704A1 (de) * 1979-09-11 1981-03-26 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte schaltung mit einem zweidimensionalen bildsensor
US4939560A (en) * 1986-11-10 1990-07-03 Sony Corporation Charge transfer device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3896485A (en) * 1973-12-03 1975-07-22 Fairchild Camera Instr Co Charge-coupled device with overflow protection
US3931674A (en) * 1974-02-08 1976-01-13 Fairchild Camera And Instrument Corporation Self aligned CCD element including two levels of electrodes and method of manufacture therefor
US4135104A (en) * 1977-12-02 1979-01-16 Trw, Inc. Regenerator circuit
NL8204727A (nl) * 1982-12-07 1984-07-02 Philips Nv Ladingsoverdrachtinrichting.
JPS61288466A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 電荷検出回路
JPH084136B2 (ja) * 1987-12-22 1996-01-17 日本電気株式会社 電荷転送装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2936704A1 (de) * 1979-09-11 1981-03-26 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte schaltung mit einem zweidimensionalen bildsensor
US4939560A (en) * 1986-11-10 1990-07-03 Sony Corporation Charge transfer device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528067A (en) * 1995-05-08 1996-06-18 Hughes Aircraft Company Magnetic field detection
CN109216380A (zh) * 2017-06-29 2019-01-15 松下知识产权经营株式会社 光检测装置及摄像装置
CN109216380B (zh) * 2017-06-29 2023-03-21 松下知识产权经营株式会社 光检测装置及摄像装置

Also Published As

Publication number Publication date
JP2524451B2 (ja) 1996-08-14
KR920020312U (ko) 1992-11-17
KR940000953Y1 (ko) 1994-02-25
US5426318A (en) 1995-06-20
JPH06224229A (ja) 1994-08-12
DE4203814C2 (de) 1997-12-11
US5519749A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
DE2411839C3 (de) Integrierte Feldeffekttransistor-Schaltung
DE2451362B2 (de) Schaltungsanordnung zur automatischen rueckstellung von digitalen schaltkreisen
DE2545450A1 (de) Bootstrapschaltung mit feldeffekttransistoren
DE69333390T2 (de) Ladungsspannungsumsetzer
DE3308182C2 (de) Rauscharme CCD-Ausgangsschaltung
DE19611438A1 (de) EEPROM Flashzelle sowie Verfahren zu deren Herstellung
DE3814667A1 (de) Rueckspannungsgenerator
DE69227669T2 (de) Schaltung mit Source-Folger für Bildsensor
DE3226732A1 (de) Bildwandler in festkoerpertechnik
DE1920077C2 (de) Schaltungsanordnung zum Übertragen von Ladungen
DE2708702A1 (de) Selektionstreiberschaltung
DE1514431A1 (de) Halbleiteranordnung mit pn-UEbergang zur Verwendung als spannungsabhaengige Kapazitaet
DE4203814A1 (de) Horizontales ccd-element
EP0065667A2 (de) CMOS-Auswahlschaltung
DE2734942C2 (de) Digital-Analogumsetzer
DE2835692B2 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
DE2939403A1 (de) Monolithisch integrierte schaltung zur zeilenweisen bildabtastung
DE2301855C3 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Pegelanpassung
DE3343453A1 (de) Ladungsuebertragungsanordnung
DE3705146A1 (de) Festkoerperbildsensor
DE2933440C2 (de) Ladungsübertragungs-Transversalfilter
EP0016386A1 (de) Umprogrammierbare Halbleiter-Speicherzelle vom Floating-Gate-Typ
DE2716754C2 (de) Ladungsgekoppelte Anordnung mit mindestens einem Abschnitt eines jeweils mäanderförmigen Ladungsverschiebungskanals in einem Halbleiterkörper
DE8402128U1 (de) Lautsprechereinheit
DE3628309A1 (de) Isolierter gate-feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8327 Change in the person/name/address of the patent owner

Owner name: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US

R071 Expiry of right
R071 Expiry of right