DE4113764A1 - Kamerasystem und fotografisches objektiv fuer dasselbe - Google Patents

Description

Die Erfindung betrifft ein Kamerasystem mit einer Signalverbindung zwischen einem Kameragehäuse und einem fotografischen Objektiv sowie ein verbessertes fotografisches Objektiv.

In einer neueren einäugigen Spiegelreflexkamera mit einer Autofokus-Einrichtung wird das fotografische Objektiv betreffende Information wie beispielsweise die Offenblendenzahl, die in einer automatischen Belichtungsfunktion oder einer Autofokusfunktion verwendet wird, in Form elektrischer Signale von dem fotografischen Objektiv zu einer CPU (Zentralrecheneinheit) eines Kameragehäuses gesandt.

Die das fotografische Objektiv betreffende Information wird in einem Objektiv-ROM gespeichert, das in dem fotografischen Objektiv vorgesehen ist. Das Objektiv und das Kameragehäuse sind mit elektrischen Kontakten an einer objektseitigen Halterung und einer gehäuseseitigen Halterung versehen, um Signalinformation zwischen dem Objektiv und dem Kameragehäuse zu übertragen und zu empfangen. Die Gehäuse-CPU überträgt und empfängt die Signalinformation zu und von dem Objektiv- ROM über die elektrischen Kontakte und liest die in dem Objektiv-ROM gespeicherten Daten. Ein Taktimpuls wird von dem Kameragehäuse ausgegeben, um Adressensignale von der Gehäuse-CPU synchron mit diesen zu senden, so daß vorbestimmte Daten aus dem Objektiv-ROM in Übereinstimmung mit den Adressensignalen ausgelesen werden können. Das Lesen der Daten aus dem Objektiv-ROM wird entsprechend einer seriellen Kommunikation ausgeführt, die von der Gehäuse-CPU gesteuert wird. Die CPU kann nicht gleichzeitig andere Operationen in Echtzeit während dieser Kommunikation ausführen.

Wenn ein fotografisches Objektiv einen AF-Motor (Autofokus- Motor) und einen PZ-Motor (Vario-Motor) hat und wenn diese Motoren durch die Gehäuse-CPU gesteuert werden, tritt eine Überbeanspruchung der Gehäuse-CPU auf. Insbesondere muß die Gehäuse-CPU bei einer einäugigen Spiegelreflexkamera, bei der verschiedene Arten von Objektiven austauschbar an dem Kameragehäuse befestigt werden können, je nach Art des vorhandenen Objektivs verschiedene Parameter aus den jeweiligen zugehörigen Objektiv-ROMs lesen und vorbestimmte arithmetische Operationen entsprechend den gelesenen Parametern ausführen, um so das jeweilige Objektiv steuern zu können. Das macht ein schnelles Arbeiten unmöglich oder beinahe unmöglich.

Auf der anderen Seite erhöht das Vorsehen von unterschiedlichen Objektiv-ROMs für jedes fotografische Objektiv die Herstellungskosten der Objektive.

Es ist wünschenswert, daß bei einer einäugigen Spiegelreflexkamera bei einer Neuentwicklung des Kameragehäuses oder des fotografischen Objektivs das neue Kameragehäuse oder das neue Objektiv mit einem alten Objektiv bzw. alten Kameragehäuse verwendet werden kann und umgekehrt.

Der Erfindung liegt die Aufgabe zugrunde, die Zahl der Operationen auf der Gehäuseseite zu verringern und es möglich zu machen, Daten eines Objektivs synchron mit Taktimpulsen von dem Kameragehäuse einzustellen, und ein neues Kamerasystem anzugeben, das mit herkömmlichen Kamerasystemen kompatibel ist.

Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Da bei dieser Anordnung das Objektiv die spezifischen Anfangswerte asynchron mit den Taktimpulsen von dem Kameragehäuse setzen kann, ist es nicht erforderlich, die spezifischen Anfangswerte mit einem konstanten Zeitintervall zu setzen, das von der Steuerung des Kameragehäuses vorgegeben wird. Infolgedessen kann die Zeit für Einstellungen an dem Objektiv vergrößert werden, so daß die notwendigen Vorgänge wie beispielsweise Berechnungen auf der Objektivseite und der Kameragehäuseseite in dem vergrößerten Zeitraum durchgeführt werden können.

Gemäß einem weiteren Merkmal der vorliegenden Erfindung kann ein Schieberegister in der Eingabe- und Ausgabeeinrichtung des Objektivs vorgesehen sein. Die Zeitsteuereinrichtung kann von einem Taktgenerator und einer Objektiv-CPU gebildet sein. Beim Übertragen von Daten zu dem Kameragehäuse werden zunächst die den Anfangswerten entsprechenden Daten in das Schieberegister in Übereinstimmung mit den Taktimpulsen von der Zeitsteuereinrichtung geladen. Die geladenen Daten werden dann seriell an das Kameragehäuse übertragen. Die von der Objektiv-CPU berechneten und ausgegebenen Daten werden nach dem Laden der Anfangswerte in das Schieberegister eingegeben. Infolgedessen führt die Objektiv-CPU die arithmetischen Operationen unabhängig von der Übertragung der Anfangswerte während des Schiebens der Anfangswerte im Schieberegister aus. Dadurch wird die für das Übertragen und Verarbeiten der Daten erforderlichen Zeit verringert.

Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Kamerasystem mit einem Kameragehäuse und einem Objektiv anzugeben, in dem beide Komponenten jeweils mit einem früheren Typ der jeweils anderen Komponente kombiniert werden können und in der Lage sind, Information mit dem jeweils anderen Teil auszutauschen, ohne über die Eingabe- und Ausgabeeinrichtung zu gehen nach Abschluß des Prozesses, in dem das Objektiv spezielle Anfangswerte des Objektivs an das Kameragehäuse aufgrund dessen Befehl durch die Eingabe- und Ausgabeeinrichtung überträgt.

Eine besonders bevorzugte Ausführungsform der vorliegenden Erfindung umfaßt die Merkmale der Ansprüche 1 und 58. Bei dieser können somit ein Kameragehäuse und ein Objektiv Information miteinander in einer kürzeren Zeitperiode austauschen, als dies bisher möglich war. Dies beruht auf folgenden Tatsachen:

Die Anfangsdaten, die von dem fotografischen Objektiv ausgegeben werden, werden nicht nur über eine Eingabe- und Ausgabeeinrichtung in dem Kameragehäuse an dieses übertragen in derselben Weise wie früher, sondern sie können auch ausgetauscht werden, ohne daß sie über die Eingabe- und Ausgabeeinrichtung laufen.

Eine Einrichtung zur Verarbeitung der Objektivinformation mit einer in dem Objektiv eingebauten Rechnerfunktion berechnet die variablen Objektivdaten. Einige dieser Daten können nicht durch eine in dem Kameragehäuse eingebaute Datenverarbeitungseinrichtung verarbeitet werden.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus den Unteransprüchen und der folgenden Beschreibung, welche in Verbindung mit den Zeichnungen die Erfindung anhand eines Ausführungsbeispiels erläutert. Es zeigt

Fig. 1 ein Blockdiagramm einer einäugigen Spiegelreflexkamera mit einem erfindungsgemäßen Kamerasystem,

Fig. 2 ein Blockdiagramm einer Hauptschaltungsanordnung des in Fig. 1 dargestellten Kameragehäuses,

Fig. 3 ein Blockdiagramm einer Hauptschaltungsanordnung eines in Fig. 1 dargestellten fotografischen Objektivs,

Fig. 4 ein Blockdiagramm einer Objektiv-Schnittstellenschaltung gemäß Fig. 1 in größerem Detail,

Fig. 5 ein Blockdiagramm eines Eingabe/Ausgabeblockes einer Objektiv-Schnittstellenschaltung gemäß Fig. 1,

Fig. 6 eine Ansicht einer Rücksetzschaltung der in Fig. 1 dargestellten Objektiv-Schnittstellenschaltung,

Fig. 7 ein Zeitdiagramm der Arbeitsschritte der in Fig. 6 dargestellten Rücksetzschaltung,

Fig. 8 eine schematische Ansicht eines 24 Bit umfassenden Schieberegisters in der Objektiv- Schnittstellenschaltung,

Fig. 9 ein Diagramm der ersten acht Schritte eines Schieberegisters und einer Datenladeschaltung in der Objektiv-Schnittstelle,

Fig. 10 ein Zeitdiagramm der Datenladevorgänge in dem Schieberegister,

Fig. 11 ein Zeitdiagramm der Datenkommunikation in einem erfindungsgemäßen Kamerasystem,

Fig. 12 ein Flußdiagramm zur Erläuterung der einzelnen Arbeitsschritte einer Anzeige-CPU eines Kameragehäuses,

Fig. 13A, 13B und 13C Flußdiagramme zur Erläuterung der Eingangsdatenkommunikation einer Anzeige- CPU eines Kameragehäuses,

Fig. 14 ein Flußdiagramm des Hauptarbeitsablaufes der CPU des fotografischen Objektivs und

Fig. 15A, 15B und 15C Flußdiagramme zur Erläuterung eines seriellen Interrupts für die Datenkommunikation einer CPU eines fotografischen Objektivs.

Fig. 1 zeigt eine einäugige Spiegelreflexkamera mit einem Kamerasystem gemäß einem Merkmal der vorliegenden Erfindung.

Ein Kameragehäuse 1 hat eine Haupt-CPU 10 und eine Anzeige- CPU 11. Die Haupt-CPU 10 steuert im allgemeinen das gesamte Kamerasystem und führt die arithmetischen Operationen für verschiedene Daten aus, die für das Aufnehmen eines Bildes erforderlich sind. Die Anzeige-CPU 11 dient nicht nur als Schnittstelle (Datenkommunikation) für die Dateneingabe mit Hilfe von Schalterelementen und zur Übertragung und zum Empfang von Daten (Signalen) an bzw. von einem fotografischen Objektiv 2, sondern dient auch als Steuereinrichtung zur Steuerung der Anzeige der fotografischen Daten.

Ein Lichtempfangselement 14, welches durch das Objektiv 2 einfallendes Licht empfängt und entsprechend in Abhängigkeit von der empfangenen Lichtmenge Analogsignale ausgibt, ist mit der Haupt-CPU 10 über einen A/D-Wandler 15 verbunden. Die Anzeige-CPU 11 ist mit einem LCD-(Flüssigkristall-)Feld 12 verbunden, welches die fotografischen Daten anzeigt. Ferner ist die Anzeige-CPU 11 mit einer DX-Code-Eingangsschaltung 13 verbunden, welche selektiv mindestens die ISO- Empfindlichkeitsdaten des Filmes aufgrund dee DX-Codes liest, der an der Außenfläche einer Filmpatrone aufgebracht ist.

Die Haupt-CPU 10 ist ferner mit einer Belichtungssteuerschaltung 16 verbunden, welche einen nicht dargestellten Verschlußmechanismus, einen nicht dargestellten Blendenmechanismus usw. antreibt und steuert in Übereinstimmung mit den eingegebenen fotografischen Daten. Ferner ist die Haupt- CPU mit einer CCD-Prozessorschaltung 18 verbunden, welche den Fokussierungszustand des Objektivs 2 in Abhängigkeit von Brennpunktdaten eines aufzunehmenden Objektes erfaßt. Diese Daten werden von einem AF-CCD-Objektentfernungsmeßsensor 17 ausgegeben. Ferner ist die Haupt-CPU mit einer den AF-Motor 19 antreibenden AF-Motorsteuerschaltung 20 und einen AF- Impulsgenerator 21 verbunden, welcher die Winkelstellung des AF-Motors 19 erfaßt und der Winkelstellung entsprechende Impulse erzeugt. Der Objektentfernungsmeßsensor 17 empfängt Licht von dem Objekt, das in zwei oder mehr Lichtströme unterteilt wird und durch das fotografische Objektiv 2 einfällt, um ein vorgegebenes Phasendifferenzsignal (Defokussierungssignal) abzugeben. Der AF-Motor 19 treibt einen Fokussierungsmechanismus 31 über einen Koppler 19a an, der an einer Gehäusehalterung BM des Kameragehäuses von diesem abstehend vorgesehen ist, und über einen Koppler 31a, der an einer Objektivhalterung LM des Objektivs 2 vorgesehen ist. Wenn die Verbindung zwischen den Kopplern 19a und 31a hergestellt ist, können nicht dargestellte Gruppen von Fokussierungslinsen über den AF-Motor 19 bewegt werden.

Eine Batterie 22 speist über die Motoren nicht nur die elektrischen Komponenten und elektronischen Schaltungsanordnungen des Kameragehäuses 1, sondern auch die elektronischen Komponenten und elektronischen Schaltungen in dem Objektiv 2.

Der in dem Objektiv 2 vorgesehene Fokussierungsmechanismus 31 dreht einen nicht dargestellten Fokuseinstellring, um die Fokussierungslinsengruppen in Richtung der optischen Achse zu verstellen und dadurch die Scharfeinstellung zu bewirken. Ferner ist in dem Objektiv 2 ein Variomechanismus 32 vorgesehen, der einen nicht dargestellten Varioeinstellring verdreht, um mindestens zwei Linsengruppen variabler Brechkraft in Richtung der optischen Achse relativ zueinander zu verstellen und damit die Varioeinstellung zu bewirken.

Der Fokussierungsmechanismus 31 mit dem Koppler 31a verbunden, der elektrisch mit dem Koppler 19a verbunden wird, wenn das Objektiv 2 an dem Kameragehäuse 1 befestigt wird, um die Antriebsdrehbewegung des AF-Motors 19 auf den Fokussierungsmechanismus 31 zu übertragen. Die Koppler 19a und 31a werden durch nicht dargestellte Entkopplungsmittel voneinander getrennt, so daß ein Fotograf eines Fokuseinstellring manuell verdrehen kann, um das Objektiv im Handbetrieb scharf zu stellen.

Der Variomechanismus 32 wird durch den nicht dargestellten Varioeinstellring angetrieben, der seinerseits im motorischen Variobetrieb durch den PZ-Motor 34 und im manuellen Variobetrieb durch den Benutzer verstellt wird. Der PZ-Motor 34 wird von einer Objektiv-CPU 30 über einen Variomotortreiber 33 in dem motorischen Variobetrieb gesteuert. Der motorische Variobetrieb umfaßt einen manuellen motorischen Variobetrieb, in dem die motorische Varioverstellung durch Betätigung eines Varioschalters SWZM2 (Fig. 3) ausgeführt wird, und einen gesteuerten automatischen Variobetrieb, in dem die Varioverstellung automatisch in Übereinstimmung mit Entscheidungen der Objektiv-CPU 30 gesteuert wird. Als automatischer Variobetrieb wird hier eine Varioverstellung bezeichnet, bei der eine Brennweite f, bei welcher ein spezielles Objekt scharf eingestellt ist, so variiert wird, daß der Wert d/f (wobei d die Objektentfernung bezeichnet) konstant gehalten wird, wenn sich die Objektentfernung d verändert. Der automatische Variobetrieb und der manuelle Variobetrieb werden durch eine Schalteranordnung ausgewählt, die durch einen Zoomschalter SWZM1 betätigt wird.

Folgende Einheiten sind mit Eingangsanschlüssen der Objektiv- CPU 30 verbunden:

Ein PZ-Impulsgeber 35, der eine Bewegung des PZ-Motors 34 erfaßt und eine dieser Bewegung entsprechende vorgegebene Anzahl von Impulsen erzeugt;
eine Entfernungscodeplatte A 36, welche die Positionsdaten des Fokuseinstellringes (der Fokussierungslinsengruppen) liest, der von dem Fokusmechanismus 31 angetrieben wird;
eine Variocodeplatte 37, welche die Positionsdaten (Brennweitedaten) des Varioeinstellringes (Linsengruppen veränderlicher Brechkraft) liest, der von dem Variomechanismus 32 verstellt wird;
eine Variobetätigungscodeplatte 38, die Daten über die Richtung und die Geschwindigkeit der Varioverstellung durch Betätigung des Variobetätigungsschalters eingibt;
eine Objektivkennzeichnungscodeplatte 39, welche die Art des fotografischen Objektivs (Varioobjektiv, Objektiv mit festem Brennpunkt, Makroobjektiv, etc.) kennzeichnet; und
ein Eingabeelement 40 für den K-Wert, welches Datum über den K-Wert in der Telefotondstellung eingibt.

In dem dargestellten Ausführungsbeispiel bedeutet der Ausdruck "K-Wert" die Anzahl von Impulsen des AF-Impulsgebers 21, die erforderlich ist, um eine von dem Objektiv 2 erzeugte Bildebene über eine Einheitsstrecke zu bewegen, ist jedoch nicht hierauf beschränkt.

Die Entfernungscodeplatte A 36 und die anderen Codeplatten sind für sich bekannt. Üblicherweise werden diese Codeplatten an einem Steuerring oder mehreren Steuerringen befestigt und wahlweise mit entsprechenden Bürsten verbunden, die eine Vielzahl von elektrischen Kontakten haben, die in gleitenden Kontakt mit den entsprechenden Codebahnen der Codeplatten (leitende Abschnitte oder nicht leitende Abschnitte) gebracht werden. Die Positionen des Steuerrings werden als Bitinformation durch eine Kombination der Codebahnen erfaßt, mit denen die elektrischen Kontakte der Bürsten in Berührung treten. Der Datenerfassungsmechanismus ist jedoch nicht auf eine solche Kombination von Codeplatten und Bürsten beschränkt.

Eine Objektiv-Schnittstelle 41 ist mit einem Dateneingangsanschluß der Objektiv-CPU 30 verbunden. Die Datenkommunikation zwischen der Objektiv-CPU 30 und der Anzeige-CPU 11 erfolgt über die Objektiv-Schnittstelle 41, an die ein Makrocodeelement 42 angeschlossen ist, um im Makromodus Makrodaten in die Schnittstelle 41 eingeben zu können.

Die Objektiv-CPU führt arithmetische Operationen durch, um verschiedene Daten wie beispielsweise die gegenwärtige Brennweite, die vorhandene Objektentfernung usw. zu erhalten. Die Daten (Programm, Algorithmus, Konstanten etc.), die für die arithmetischen Operationen benötigt werden, werden in einem internen ROM 30a der Objektiv-CPU 30 gespeichert.

Im folgenden soll die Schaltungsanordnung des Kameragehäuses unter Bezugnahme auf Fig. 2 näher erläutert werden.

Die Spannung der Batterie 22, die durch einen Regler 23 gesteuert und durch einen Superkondensator 23 gestützt wird, wird einem Anschluß VDD1 der Anzeige-CPU 11 zugeführt. Die Anzeige-CPU 11 wird stets mit einer konstanten Spannung aktiviert, die an dem Eingang VDD1 anliegt.

Der Anschluß P1 der Anzeige-CPU 11 ist mit einem DC/DC-Wandler 25 verbunden, der die Spannungsquelle für die Haupt-CPU 10 ein- und ausschaltet. Der Anschluß P2 der Anzeige-CPU 11 ist mit einem Belichtungsmeßschalter SWS verbunden, der eingeschaltet wird, wenn der nicht dargestellte Verschlußbetätigungsknopf halb niedergedrückt wird. Der Anschluß P3 der Anzeige-CPU 11 ist mit einem Auslöseschalter SWR verbunden, der eingeschaltet wird, wenn der Verschlußbetätigungsknopf vollständig niedergedrückt wird. Der Anschluß P4 der Anzeige- CPU 11 ist mit einem Verriegelungsschalter SWL verbunden, der eingeschaltet wird, wenn eine nicht dargestellte Rückwand des Kameragehäuses geschlossen wird, um so die Anzeige- CPU 11 usw. in einem Zustand zu halten, in dem Aufnahmen getätigt werden können.

Der DC/DC-Wandler 25 wird bei Einschalten des Verriegelungsschalters SWL und bei Einschalten des Belichtungsmeßschalters SWS oder des Auslöseschalters SWR und in Übereinstimmung mit einem Befehl der Anzeige-CPU 11 betätigt, wenn Objektivdaten von dem fotografischen Objektiv 2 eingegeben werden, um den Anschluß VDD1 der Haupt-CPU 10 mit einer konstanten Referenzspannung zu versorgen und damit die Haupt-CPU 10 zu aktivieren.

Ferner sind die Anschlüsse P5, P6, P7, P8 und P9 der Anzeige- CPU 11 mit einem Modusschalter SWM, einem Treiberschalter SWDR, einem Belichtungskorrekturschalter SWXV, einem Aufwärtsschalter SWUP bzw. einem Abwärtsschalters SWDN verbunden.

Die Anzeige-CPU 11 arbeitet in Übereinstimmung mit den Betriebs- und Ruhestellungen dieser Schalter SWM, SWDR, SWXV, SWUP und SWDN. Beispielsweise umfassen die Belichtungsmoden einen programmierten Belichtungsmodus, einen automatischen Belichtungsmodus und einen manuellen Belichtungsmodus, die in Übereinstimmung mit der Betriebsstellung des Modusschalters SWM gewählt werden können. In der gleichen Weise können die Antriebsmode, die beispielsweise einen Einzelbildaufnahmemodus und einen kontinuierlichen Aufnahmemodus umfassen, entsprechend der Betätigung des Treiberschalters SWDR ausgewählt werden. Die Wahlmoden können durch Betätigung des Aufwärtsschalters SWUP und des Abwärtsschalters SWDN in einer Position variiert werden, in welcher die Belichtungsmoden oder die Antriebsmoden ausgewählt werden können.

Die Anzeige-CPU 11 macht es möglich, den Belichtungswert zu ändern, wenn der Belichtungsschalter SWXV eingeschaltet ist. Der Belichtungswert kann nämlich erhöht oder erniedrigt werden entsprechend der Betätigung des Aufwärtsschalters SWUP bzw. des Abwärtsschalters SWDN.

Die Anzeige-CPU 11 hat eine Gruppe von Anzeigesteueranschlüssen PSEG, die mit einem LCD-Anzeigefeld 12 über eine Bus-Leitung verbunden sind. Das Anzeigefeld 12 zeigt die erforderlichen fotografischen Daten entsprechend einem Befehl der Anzeige-CPU 11, an wenn der Verriegelungsschalter SWL eingeschaltet ist.

Sieben Anschlüsse P10 bis P16 der Anzeige-CPU 11 sind mit elektrischen Kontakten Fmin1, Fmin2, Fmin3, Fmax1, Fmax2, A/M und Cont verbunden, die an der gehäuseseitigen Halterung BM des Kameragehäuses vorgesehen sind. Ein Anschluß P18 der Anzeige-CPU 11 ist mit einer Schalterschaltung 26 verbunden.

Die elektrischen Kontakte Fmin1, Fmin2 und Fmin3 dienen ferner als Kommunikationsanschlüsse für eine Datenkommunikation zwischen dem Objektiv 2 und der Anzeige-CPU 11. Die elektrischen Kontakte Fmin1, Fmin2 und Fmin3 bilden nämlich einen Eingangs- und Ausgangsanschluß für serielle Taktsignale, einen Datenanschluß DATA für die Übertragung und den Empfang von Daten bzw. einen Ausgabeanschluß RES für ein Rückstellsignal.

Die Anschlüsse P10, P11 und P12 der Anzeige-CPU werden innerhalb der Anzeige-CPU 11 stets auf hohem Potential gehalten.

Der Ausgang der Schalterstellung 26 ist mit einem Anschluß VBATT verbunden und dient als Schalter zum Herstellen und Unterbrechen der elektrischen Verbindung zwischen der Batterie 22 und dem Anschluß VBATT entsprechend dem Pegel des Anschlusses P18. Der Anschluß Gnd der Anzeige-CPU 11 ist mit dem Masseanschluß Gnd der Batterie 22 verbunden.

Die Anzeige-CPU 11 und die Haupt-CPU 10 kommunizieren miteinander über die Anschlüsse SCK für serielle Datenübertragung, die Anschlüsse SI für serielle Dateneingabe und die Anschlüsse SO für serielle Datenausgabe. Bei der Datenkommunikation werden Daten übertragen unter Verwendung von Codes, die in der folgenden Tabelle 1 aufgeführt sind. In Tabelle 1 bezeichnet die linke Spalte Daten, welche von der Anzeige-CPU 11 an die Haupt-CPU 10 ausgegeben werden. Die rechte Spalte gibt Daten wieder, die von der Haupt-CPU 10 an die Anzeige-CPU 11 übertragen werden. Diese Daten werden aufgrund von Messungen der Objekthelligkeit und der Objektentfernung usw. unter der Steuerung der Haupt-CPU 10 eingestellt.

Anzeige CPU → Haupt-CPU
Haupt-CPU → Anzeige-CPU
Moduseinstelldaten	Anzeige von Tv-, Sv-Daten
Antriebseinstelldaten	Filmempfindlichkeitsinformation
Belichtungskorrektureinstelldaten	AF-Anpassungsimpulszahl
Daten @	Objektiv-CPU-Daten	AF-Rückkehrabschluß-Code
Einstellung von Tv-, Sv-Daten @	AF-Anpassungs-Code @	AF-Rückkehr-Code @	AF-Rückkehrimpulszahl @	AF-Anpassungs-, Rückkehr-Code

Kontaktgruppen PA, PB, PC, PD, PE und PF der Haupt-CPU 10 sind mit einem A/D-Wandler 15, der Belichtungssteuerschaltung 16, der CCD-Prozessorschaltung 18, der AF-Motorsteuerschaltung 20, dem AF-Impulsgeber 21 bzw. der DX-Codeeingangsschaltung 13 verbunden.

Der Anschluß P20 der Haupt-CPU ist mit einem ersten AF- Schalter SWAF1 verbunden, der einen Autofokusmodus wählt, in dem die Fokussierung automatisch durch den AF-Motor 19 ausgeführt wird, und der einen manuellen Fokusmodus auswählt, in dem die Fokussierung manuell durch die Bedienungsperson ausgeführt wird. Der Anschluß P2 der Haupt-CPU 10 ist mit einem zweiten AF-Schalter SWAF2 verbunden, welcher den Modus der Verschlußauslösung zwischen einem Fokusprioritätsmodus und einem Auslöseprioritätsmodus schaltet. Der erste und der zweite AF-Schalter SWAF1 und SWAF2 sind mechanisch miteinander verbunden, so daß beispielsweise bei Auswahl des manuellen Fokusmodus durch den ersten AF-Schalter SWAF1 der zweite AF-Schalter SWAF2 auf den Auslöseprioritätsmodus geschaltet wird. Wenn nämlich einer der AF-Schalter SWAF1 und SWAF2 eingeschaltet wird, wird der andere ausgeschaltet.

Die Schaltungsanordnung für das elektrische System innerhalb des Objektivs 2 wird nun anhand der Fig. 3 erläutert.

Die Objektivhalterung LM des fotografischen Objektivs 2 ist mit elektrischen Kontakten VBATT, CONT, RES (Fmin3), (Fmin1), DATA (Fmin2), DND, Fmax1, Fmax2 und A/M versehen, die den zugehörigen elektrischen Kontakten an der gehäuseseitigen Objektivhalterung BM entsprechen, wenn das Objektiv 2 an dem Kameragehäuse 1 befestigt ist. Auch wenn die Anordnung der elektrischen Kontakte der Objektivhalterung LM nicht identisch mit jener an der kameraseitigen Objektivhalterung BM ist (diese wurden zur klareren Darstellung anders angeordnet), so sind doch die bezeichneten elektrischen Kontakte der Objektivhalterung elektrisch mit den entsprechenden elektrischen Kontakten der gehäuseseitigen Halterung verbunden, die mit denselben Bezugszeichen bezeichnet sind.

Der Kontakt VBATT an der Objektivseite ist mit dem PZ-Treiber 33 verbunden, so daß die elektrische Energie der Batterie 22 direkt dem PZ-Motor 34 über den Kontakt VBATT durch einen Schaltvorgang des PZ-Treibers 33 zugeführt wird.

Die Kontakte Fmax1 und Fmax2 der Objektivseite dienen ebenfalls als stationäre Informationsübertragungsmittel zum Übertragen der maximalen F-Zahl von zwei Bits zum Kameragehäuse ähnlich denen, die an einem bereits bekannten (alten) Objektiv mit automatischer Belichtung vorhanden sind. Die Kontakte Fmax1 und Fmax2 an der Objektivseite sind nämlich über die Schalter SWmax1 und SWmax2 geerdet, so daß die maximale F-Zahl (kleinster Blendenwert) entsprechend einer Kombination der Pegel der Schalter SWmax1 und SWmax2 in Abhängigkeit einer Kombination ihrer EIN/AUS-Zustände gebildet wird. Die Kombinationen der Pegel der Kontakte Fmax1 und Fmax2 auf der Objektivseite und die maximale F-Zahl sind beispielsweise in der folgenden Tabelle 2 wiedergegeben.

Tabelle 2

Der Kontakt A/M an der Objektivseite hat die Funktion, die Automatik/Manuell-Information der Blende dem Kameragehäuse 1 zu übermitteln, und ist über einen Wahlschalter SWA/M geerdet. Der Wahlschalter SWA/M ist mit der Drehung eines nicht dargestellten Blendeneinstellringes des Objektivs 2 gekoppelt, so daß der Wahlschalter ein- bzw. ausgeschaltet wird, wenn sich der Blendeneinstellring in seiner Automatikstellung bzw. in seiner manuellen Stellung befindet.

Die Kontakte Fmin1, Fmin2 und Fmin3 auf der Objektivseite dienen nicht nur als stationäre Informationsübermittlungseinrichtung zum Übermitteln der Offenblendenzahl von drei Bits zum Kameragehäuse ähnlich dem bei einem bereits vorhandenen (alten) Objektiv mit automatischer Belichtung, sondern dienen auch als Datenkommunikationskontakte zwischen dem Kameragehäuse und dem Objektiv. Die Beziehung zwischen den Pegeln der Kontakte Fmin1, Fmin2 und Fmin3 auf der Objektivseite und der Offenblendenzahl F ist beispielsweise in der folgenden Tabelle 3 angegeben.

Tabelle 3

Um sowohl die Funktion der stationären Informationsübermittlung als auch die Datenkommunikationsfunktion an den Kontakten Fmin1, Fmin2 und Fmin3 der Objektivseite zu ermöglichen, sind diese Kontakte mit PNP-Transistoren Tr1, Tr2 bzw. Tr3 verbunden. Die PNP-Transistoren Tr (Tr1, Tr2 und Tr3) sind mit ihren Emittern an die Objektivkontakte Fmin1, Fmin2 und Fmin3 angeschlossen und mit ihren Basen an den Kontakt CONT über Sicherungsabschnitte H1, H2 und H3, um so die Verbindung herzustellen bzw. zu unterbrechen. Die Kollektoren der Transistoren sind geerdet. Es ist möglich, die Sicherungsabschnitte H1, H2 und H3 zwischen den Emittern und den Objektivkontakten Fmin (Fmin1, Fmin2 und Fmin3) vorzusehen.

Die Anzeige-CPU 11 bewirkt, daß die Spannung an dem Kontakt CONT auf den Massewert fällt, um die Offenblendenzahl F von den Objektivkontakten Fmin1, Fmin2 und Fmin3 zu erhalten. Infolgedessen wird ein Transistor (oder Transistoren) Tr, mit dem der Sicherungsabschnitt (Sicherungsabschnitte) verbunden ist, eingeschaltet, so daß der oder die Emitter des Transistors (der Transistoren), der eingeschaltet wurde, einen hohen Pegel H annimmt, während die Emitter der Transistoren, die nicht eingeschaltet wurden, den Massepegel haben. Die Transistoren Tr werden wahlweise ein- oder ausgeschaltet in Übereinstimmung mit der Verbindung der Sicherungsabschnitte H1, H2 und H3, um den Pegel ihrer Emitter zu ändern. Infolgedessen wird die durch 3 Bit angegebene Offenblendenzahl F über die Objektivkontakte Fmin1, Fmin2 und Fmin3 ausgegeben.

Die Anschlüsse CONT, RES, , DATA und GND der Objektiv- Schnittstelle 41 sind mit den Anschlüssen CONT, Fmin3, Fmin1, Fmin2 und GND auf der Objektivseite verbunden.

Der Objektivkontakt CONT ist mit den Basen der Transistoren Tr und mit dem Anschluß CONT der Objektiv-Schnittstelle 41 verbunden, wie dies oben beschrieben wurde. Das Schalten der Stromversorgung von dem Anschluß CONT der Objektiv-Schnittstelle erfolgt durch den Anschluß RES (Objektivanschluß Fmin3). Nachdem die Daten betreffend die Offenblendenzahl übermittelt wurden, wird der Objektiv-CPU 30 Energie zugeführt, wenn die Anschlüsse CONT und RES die Pegel H bzw. L annehmen.

Der Anschluß VDDB der Objektiv-Schnittstelle 41 wird mit dem Anschluß VDD der Objektiv-CPU 30 über einen Kondensator C2 verbunden, so daß die von dem Anschluß CONT des Kameragehäuses 1 zugeführte konstante Spannung der Objektiv-CPU 30 zugeführt wird.

Die Anschlüsse DIS1, DIS2 und DIS3 der Objektiv-Schnittstelle 41 sind mit der Entfernungscodeplatte A 36 verbunden, so daß die Entfernungssignale der Objektentfernung entsprechend der Position des Fokussierungseinstellringes, der von dem Fokussierungsmechanismus 31 angetrieben wird, den Anschlüssen DIS1, DIS2 und DIS3 zugeführt werden.

Der Anschluß MACRO der Objektiv-Schnittstelle 41 ist mit dem Makrocodeabschnitt 42 verbunden, der als Makroschalter dient. Dieser wird eingeschaltet, wenn der Varioeinstellring betätigt wird, um das Objektiv 2 in den Makromodus umzuschalten.

Die Eingangs- und Ausgangsanschlüsse der Objektiv-Schnittstelle 41 sind mit den entsprechenden Eingangs- und Ausgangsanschlüssen der Objektiv-CPU 30 verbunden. Der Rückstellanschluß , der Taktanschluß CLK, der Seriell-Ein- Anschluß SIS und der Seriell-Aus-Anschluß SOS, der Anschluß , der Anschluß , der Anschluß Φ IN und der Anschluß der Objektiv-Schnittstelle 41 sind mit dem Rückstellanschluß , dem seriellen Taktanschluß SCK, dem Seriell- Aus-Anschluß SO, dem Seriell-In-Anschluß SI, dem Anschluß P43, dem Anschluß P40, dem Anschluß PCL, bzw. dem Anschluß POO der Objektiv-CPU 30 verbunden. Ein Anschluß CRES der Objektiv-Schnittstelle 41 ist über einen Verzögerungskondensator C1 geerdet.

Die Objektiv-CPU 30 steuert den PZ-Treiber 33, der mit dem Steueranschluß derselben verbunden ist. Die Objektiv-CPU ist ferner mit dem PZ-Impulsgeber 35 und dem Objektivkennzeichnungscode 39 verbunden.

Die Anschlüsse P 30, P31, P32 und P33 sowie die Anschlüsse P62 und P63 der Objektiv-CPU sind mit den Codebahnen der Variocodeplatte 37 verbunden. Die Objektiv-CPU führt arithmetische Operationen aus basierend auf den Eingangspegeln dieser Anschlüsse P30, P31, P32, P33, P62 und P63 in Kombination, um die Daten über die Brennweite bei der Varioverstellung, im Makromodus usw. zu erhalten.

Die Anschlüsse P50, P51 und P52 sowie die Anschlüsse P60 und P61 der Objektiv-CPU30 sind mit dem Abschnitt 40 zur Einstellung des K-Wertes in der Telefotoendstellung verbunden. Die Objektiv-CPU 30 berechnet den K-Wert entsprechend der Brennweite und Objektentfernung in Übereinstimmung mit den Daten, die durch eine Kombination der Pegel an den Anschlüssen P50 bis P53, P60 und P61 gebildet werden, die an diesen Anschlüssen anliegen, wobei der K-Wert in der Telefotoendstellung bei der Entfernungseinstellung "Unendlich" in dem Makromodus mit festem Brennpunkt verwendet wird.

Ferner sind die Anschlüsse P21 bis P29 der Objektiv-CPU 30 mit verschiedenen Schaltern verbunden, wie beispielsweise dem Autofokusschalter SWAF und den Motorvarioschaltern SWPZ1 und SWPZ2, usw., so daß die Objektiv-CPU 30 eine vorbestimmte Operation in Abhängigkeit von der Betätigung der Schalter ausführt.

Das Objektiv 2 hat eine Schaltung 43 zur Erzeugung von Takt- Impulsen, die als Taktsignalgenerator dient und mit den Taktanschlüssen X1 und X2 der Objektiv-CPU 30 verbunden ist. Die Objektiv-CPU 30 arbeitet synchron mit den Taktimpulsen, die von der Taktimpulserzeugerschaltung 43 erzeugt werden. Die Taktimpulserzeugerschaltung 43 bildet eine Zeitsteuereinrichtung.

Wenn, wie oben beschrieben wurde, auf der Gehäuseseite der Pegel am Anschluß CONT auf den Wert L fällt und die Offenblendenzahl gelesen wird, nehmen beide Anschlüsse CONT und RES (Fmin3) den Pegel H an, um die Objektiv-CPU 30 zurückzusetzen.

Wenn das Rücksetzen ausgelöst wird, berechnet die Objektiv- CPU 30 spezielle Daten, die dann in dem Schieberegister in der Objektiv-Schnittstelle 41 asynchron mit den Taktimpulsen gesetzt werden, die von dem Kameragehäuse 1 ausgehen. Die berechneten Daten werden nacheinander von dem Schieberegister in Übereinstimmung mit den vom Kameragehäuse 1 ausgesendeten Taktsignalen ausgegeben. Diese Kommunikation wird durch die Hardware der Objektiv-Schnittstelle 41 ausgeführt.

Bei der dargestellten Ausführungsform werden die speziellen arithmetischen Daten in Form von 19 Bytes an das Kameragehäuse 1 übermittelt.

Nach Abschluß der Kommunikation nimmt der Anschluß der Objektiv-Schnittstelle 41 den Pegel L an, der ein Kommunikationsabschlußsignal darstellt. Infolgedessen wartet die Objektiv-CPU 30 auf von dem Kameragehäuse 1 ausgesandte Daten zur Erneuerung der Kommunikation.

Wenn die Objektiv-CPU-30-Daten zur Erneuerung der Kommunikation von dem Kameragehäuse 1 empfängt, nimmt der Anschluß DATA (Fmin2), der sich auf dem Pegel H befand, den Pegel L an und geht anschließend wieder auf den Pegel H, so daß das Kameragehäuse mit der neuen Kommunikation beginnen kann. Dabei ist zu bemerken, daß die Zustände der Anschlüsse CONT und RES beibehalten werden, wenn die Objektiv-CPU 30 das erste Mal aktiviert wird.

Bei der neuerlichen Datenkommunikation werden Daten von dem Objektiv 2 an das Kameragehäuse 1 oder Daten von dem Kameragehäuse 1 an das Objektiv 2 übermittelt in Übereinstimmung mit dem Befehlscode, der von dem Kameragehäuse 1 ausgesandt wird. Die neuerliche Datenkommunikation erfolgt synchron mit Taktsignalen, die von dem Objektiv 2 ausgegeben werden.

Die Datenkommunikation zwischen dem Objektiv 2 und dem Kameragehäuse erfolgt in der in den folgenden Tabellen 4 und 5 dargestellten Weise.

Objektiv → Gehäuse
AF-Information	0011.0001(31H)
AF-Information	0011.0010(32H)
Alle Daten	0011.0011(33H)
Jedes einzelne Bit	0101.XXXX(5XH)
Objektiv-Information 1	0110.0000(60H)
Objektiv-Information 2	0110.0001(61H)
Gehäuse → Objektiv @	Brennweite-Information f Weitwinkel	0110.0010(62H)
Brennweite-Information f Tele	0110.0011(63H)
Brennweite-Information fX (gegenwärtig)	0110.0100(64H)
Objektivantrieb-Information	0110.0110(66H)
Objektiv-Anpassung	1001.0000(90H)
Objektiv-Rückstellung	1001.0001(91H)
PH EIN	1001.0010(92H)
PH AUS	1001.0011(93H)

Tabelle 5

Im folgenden wird nun der Aufbau der Objektiv-Schnittstelle 41 anhand der Fig. 4 im Detail beschrieben.

Die Objektiv-Schnittstelle 41 dient nicht nur als Eingabe- und Ausgabemittel zum Übertragen von Objektivdaten des Objektivs 2 an das Kameragehäuse 1 in Übereinstimmung mit der sequentiell arbeitenden Hardware-Steuerung der digitalen Schaltung, sondern auch als eine Schnittstellenschaltung zum Führen der Datenkommunikation mittels Software zwischen der Anzeige-CPU 11 des Kameragehäuses 1 und der Objektiv-CPU 30 des Objektivs 2.

Wenn das Objektiv 2 an dem Kameragehäuse 1 befestigt ist, so daß der Verriegelungsschalter SWL eingeschaltet wird, liegt eine konstante Spannung von dem Kameragehäuse 1 (Anschluß P16 der Anzeige-CPU 11) über die Anschlüsse CONT an der Objektiv-Schnittstelle 41 an. Infolgedessen wird eine konstante Referenzspannung an den Anschluß VDD der Objektiv-CPU 30 von dem Anschluß VDDB der Objektiv-Schnittstelle 41 her angelegt. Daher aktiviert die Objektiv-CPU 30 die Taktimpulsgeneratorschaltung 43 durch die konstante Referenzspannung, so daß die Objektiv-CPU 30 synchron mit den erzeugten Taktimpulsen arbeitet. Die Objektiv-Schnittstelle 41 schließt einen I/O-(Eingangs/Ausgangs-)Block 50 ein, der Anschlüsse VDDB, RES etc. hat, wie dies oben erwähnt wurde.

Die Entfernungscodeplatte A36 und der Makrocodeabschnitt 42 sind mit einer Pull-up-Pufferschaltung 51 verbunden, welcher den Anschlußpegel der Entfernungscodeplatte A36 und den Makrocodeabschnitt 42 hochhält, um Ausgangssignale parallel an ein Register 52 zum Setzen von Anfangswerten als Teil der Anfangsdaten von 3 Bytes zu senden.

Die beiden Eingänge eines NAND-Gliedes 51a, das an seinem Ausgang mit der Pull-up-Pufferschaltung 51 verbunden ist, sind mit den Anschlüssen und verbunden. In dem Anfangszustand vor der Kommunikation (vorherige oder alte Kommunikation) werden die Anschlüsse und auf den Pegeln L und H durch die Anzeige-CPU 11 bzw. die Objektiv- CPU 30 gehalten. Infolgedessen ist der Pegel am Ausgang des NAND-Gliedes 51a H und die Pull-up-Pufferschaltung 51 holt die Anfangsdaten.

Ein Abschnitt 53 zum Setzen interner Anfangswerte und ein Abschnitt 54 zum Setzen externer Anfangswerte sind mit den Eingangsanschlüssen eines Anfangswerteinstellregisters 52 verbunden. Das Anfangswerteinstellregister 52 speichert Anfangsdaten (Einheit von 1 Byte) für 3 Bytes Ausgangsinformation von der Pull-up-Pufferschaltung 51, dem Abschnitt 53 zum Setzen der internen Anfangswerte und dem Abschnitt 54 zum Setzen der externen Anfangswerte

Eine Gruppe von Ausgangsanschlüssen des Anfangswerteinstellregisters 52 sind mit einer Gruppe von Eingangsanschlüssen einer Datenentladeschaltung 55 über einen Bus verbunden. Die Datenladeschaltung 54 dient dazu, die Anfangsdaten im Umfange von 3 Bytes in ein 24-Bit-Schieberegister 56 auf einmal zu laden und eine arithmetische Datengruppe (wird weiter unten noch näher erläutert) mit einer Einheit von 1 Byte auf einen vorgegebenen Ladepunkt LP des 24-Bit-Schieberegisters 56 zu laden. Das 24-Bit-Schieberegister 56 ist schematisch in Fig. 8 dargestellt und ist von dem Typ mit parallelem Eingang und seriellem Ausgang.

Das 24-Bit-Schieberegister 56 führt die Verschiebung der Bits in Übereinstimmung mit Taktimpulsen aus, die von der Anzeige-CPU 11 ausgehen, um die in jedem Flip-Flop FF festgehaltenen Daten nacheinander dem Anschluß SOUT zuzuführen, von dem die übertragenen Daten seriell ausgegeben werden.

Ein 8-Bit-Puffer 57 mit seriellem Eingang und parallelem Ausgang ist mit dem Eingang der Datenladeschaltung 55 verbunden. Die arithmetischen Daten, die in der Objektiv-CPU 30 verarbeitet werden, werden in den 8-Bit-Puffer 57 von dem Eingangsanschluß SIS her synchron mit Taktimpulsen eingegeben, die von der Objektiv-CPU 30 erzeugt werden.

Die Anschlüsse CLK (Takt) und CL (Löschen) des 8-Bit-Puffers 57 sind mit dem Anschluß CLK des I/O-Blocks 50 bzw. dem Anschluß RES verbunden. Die Ausgangsanschlüsse Q0 bis Q7 des 8-Bit-Puffers 57 sind mit den gegenwärtigen Anschlüssen PR, die dem Flip-Flop FF der 24. Stufe des 24-Bit-Schieberegisters 56 entsprechen, über eine vorbestimmte Gruppe logischer Elemente verbunden, die im folgenden noch näher erläutert wird.

Wenn die Daten für 8 Bits in dem 8-Bit-Puffer 57 gesammelt wurden, werden die Daten in einen vorgegebenen Abschnitt nach den Ladepunkten LP4, LP3, LP2, LP1 und LP0 des 24-Bit- Schieberegisters 56 bei einer vorgegebenen Zeitsteuerung mittels der Datenladeschaltung 55 geladen. Die ersten arithmetischen Daten für 8 Bits werden in einen Abschnitt unmittelbar nach den Anfangsdaten für die 3 Bytes geladen. Anschließend werden die Daten nacheinander und kontinuierlich unmittelbar nach den vorher geladenen arithmetischen Daten geladen.

Die Stellung des Flip-Flops FF, welches das letzte Bit der in das 24-Bit-Schieberegister 56 geladenen Daten hält, wird durch die Zählwerte eines AUF/AB-Zählers 58 erfaßt. Ein Ladeadressendecoder 59 setzt das erste Flip-Flop (d. h. den Ladepunkt LP) des 24-Bit-Schieberegisters 56, welches die arithmetischen Daten für ein Byte lädt, das in dem 8-Bit- Puffer 57 gespeichert ist (entsprechend den Zählwerten des AUF/AB-Zählers 58). Wenn beispielsweise die Anfangsdaten (oder die arithmetischen Daten) in Fig. 8 zu dem 9. Flip- Flop geschoben werden, werden die arithmetischen Daten eines Bytes parallel in die Flip-Flops FF1 bis FF8 nach dem Ladepunkt LP4 geladen.

Der einen Ladeimpuls erzeugende Decoder 60, der mit dem AUF/AB-Zähler 58 über einen Bus verbunden ist, erzeugt die Steuerimpulse, um den zeitlichen Ablauf des Ladens in Übereinstimmung mit dem Zählwert des AUF/AB-Zählers 58 zu steuern. So wird beispielsweise jedes Mal, wenn das letzte Datenbit, das von dem 24-Bit-Schieberegister 56 gehalten wird, die Ladepunkte LP0 bis LP4 erreicht, der Ladeimpuls (H-Impuls) an die einen Ladeimpuls erzeugende Schaltung 61 ausgegeben.

Die einen Ladeimpuls erzeugende Schaltung 61, die den Ladeimpuls von dem Ladeimpuls erzeugenden Decoder 60 und ein volles Signal von einer einen 8-Bit-Puffer umfassenden, ein volles Signal erzeugenden Schaltung 62 erhält, gibt den Ladeimpuls an die Datenladeschaltung 55 über ein ODER-Glied 63. Die Datenladeschaltung 55, welche den Ladeimpuls erhält, lädt die arithmetischen Daten, die von dem 8-Bit-Puffer 57 gehalten werden, an einen Abschnitt unmittelbar nach dem Ladepunkt, der von dem Ladepunktdecoder 59 bezeichnet wird.

Wenn der Ladeimpuls von der Ladeimpulsgeneratorschaltung 61 ausgegeben wird, vermindert der AUF/AB-Zähler 58 den Zählwert um 8 Bits für jede Ausgabe. Infolgedessen ist der Zählwert des AUF/AB-Zählers 58 identisch mit der Nummer des Flip-Flops FF, das das letzte Datenbit der in das 24-Bit- Schieberegister 56 geladenen Daten hält.

Der Ausgang der Ladeimpulsgeneratorschaltung 61 ist mit einem der Eingangsanschlüsse des ODER-Gliedes 63 verbunden. Der andere Eingangsanschluß ist mit dem Rücksetzanschluß des I/O-Blocks 50 über einen Inverter 63a verbunden. Der Pegel des Rücksetzanschlusses ist L, bevor der Betrieb startet und wird auf H während der vorhergehenden Kommunikation gehalten. Wenn die Ladeimpulse mit Pegel H von der Ladeimpulsgeneratorschaltung 61 ausgegeben werden nach dem Beginn der Kommunikation, werden infolgedessen Ladeimpulse mit dem Pegel H von dem ODER-Glied 63 für jeden Ladeimpuls ausgegeben, so daß die Datenladeschaltung 55 den Ladevorgang ausführt.

Die Schaltung 62 erzeugt die Vollsignale in Abhängigkeit von Übertragungssignalen, die von einem Ausgangsanschluß CARRY eines Oktalzählers 71 ausgegeben werden. Dieser zählt jedes Mal einen Wert aufwärts, wenn die von der Objektiv-CPU 30 ausgesandten Taktimpulse an den seriellen Takteingangsanschluß CLK gesandt werden. Er gibt Übertragsignale an dem Anschluß CARRY jedes Mal dann ab, wenn eine Zahl um 1 erhöht wird. Die Objektiv-CPU 30 gibt seriell die arithmetischen Daten an den Anschluß SIS des 8-Bit-Puffers 57 aus synchron mit den seriellen Taktsignalen.

Der Ausgang des ODER-Gliedes 63 ist ferner über den Inverter 63b mit dem Löschanschluß CL der ein Vollsignal erzeugenden 8-Bit-Pufferschaltung 62 verbunden, so daß dann, wenn der Löschanschluß CL den Pegel L hat, die Schaltung 62 gelöscht wird und der Ausgang auf den Anfangswert zurückkehrt.

Eine Anfangswert/8-Bit-Puffer-Schalterschaltung 64 schaltet das Laden des Anfangswertes in das 24-Bit-Schieberegister 56 oder der von der Objektiv-CPU 30 verarbeiteten arithmetischen Daten, die von dem 8-Bit-Puffer 57 gehalten werden. Die Ausgangsanschlüsse Q und der Schalterschaltung 64 sind mit der Datenladeschaltung 55 verbunden. Der Eingangsanschluß CL der Schalterschaltung 64 ist mit dem Anschluß verbunden. Der Taktanschluß der Schalterschaltung 64 ist mit dem Anschluß SCK über einen Inverter 64a verbunden. Ferner liegt am Anschluß D der Schalterschaltung 64 die Bezugsspannung (Pegel H) an.

Der Anschluß der Schalterschaltung 64 hat im Anfangszustand den Pegel L. Die Pegel der Anschlüsse Q und sind L bzw. H. In diesem Zustand werden die Anfangsdaten in das 24- Bit-Schieberegister 56 geladen.

Hiernach nimmt der Anschluß den Pegel H an, so daß beim Ansteigen des von der Anzeige-CPU 11 erzeugten Taktimpulses die Pegel der Anschlüsse Q und invertiert sind und gehalten werden. Infolgedessen können nun die Daten des 8-Bit-Puffers 57 in das 24-Bit-Schieberegister 56 geladen werden.

Die seriellen Taktsignale werden dem 24-Bit-Schieberegister von der Objektiv-CPU 30 über seine erste SCL-Löschschaltung 65 zugeführt, welche den ersten Taktimpuls nach Beginn der Kommunikation löscht und den zweiten Taktimpuls und die darauffolgenden Taktimpulse in das 24-Bit-Schieberegister 56 eingibt. Das 24-Bit-Schieberegister 56 führt die Schiebeoperation in Übereinstimmung mit den seriellen Taktsignalen aus.

Eine Schaltung 66 erzeugt Rückwärtswandlersignale (Pegel L), um Daten von einem nicht dargestellten Rückwärtswandler der Anzeige-CPU 11 in Übereinstimmung mit dem Zählwert des AUF/AB-Zählers 58 zuzuführen, wenn die Übertragung der Anfangsdaten von 3 Bytes und der arithmetischen Daten von 13 Bytes abgeschlossen ist. Das 24-Bit-Schieberegister 56 wird von der Anzeige-CPU 11 in Übereinstimmung mit den Rückwärtswandlersignalen getrennt.

Die Schaltung 66 ist mit dem Ausgang der Schaltung 62 verbunden. Üblicherweise werden die Signale erzeugt, wenn das 24-Bit-Schieberegister 57 leer ist. Um eine Erzeugung der Rückwärtswandlersignale zu verhindern, wenn der Puffer an dem Ladepunkt LP0 voll ist, wird das Ausgangssignal der Schaltung 62 der Schaltung 66 in der oben beschriebenen Weise zugeführt.

Eine Schaltung 67 zur Erzeugung eines die Beendigung einer vorhergehenden oder alten Kommunikation anzeigenden Abschlußsignales gibt dieses Abschlußsignal (Pegel L) an den Eingangsanschluß des I/O-Blocks 50, um die vorhergehende Kommunikation abzuschließen, wenn der Zählwert des AUF/AB-Zählers 58 einen Wert annimmt, der den Abschluß der Datenübertragung von 19 Bytes anzeigt. Infolgedessen beendet die Objektiv-CPU die laufende Kommunikation entsprechend dem -Signal.

Eine Rücksetzschaltung 68 stellt die Objektiv-CPU 30 zurück. Sie hat einen Anschluß , an dem ein Rücksetzimpuls von der Anzeige-CPU 11 über einen Inverter usw. eingegeben wird. Ferner hat die Rücksetzschaltung 68 einen Eingangsanschluß DATA, an dem ein Diskriminatorimpuls von der Anzeige-CPU 11 eingegeben wird, um unterschiedliche Objektive kennzeichnen zu können, d. h. anzeigen zu können, wenn ein neues Objektiv angesetzt wird. Ein Eingangsanschluß STOP der Rücksetzschaltung 68 ist mit einem Ausgangsanschluß Q einer Stopsignalgeneratorschaltung 69 verbunden, um die Objektiv-CPU 30 in einen Ruhezustand zu versetzen.

Ein Ausgangsanschluß der Rücksetzschaltung 68 ist mit dem Anschluß RESET der Objektiv-CPU 30 über den Anschluß verbunden. Der Ausgang CRES ist über den Kondensator C1 geerdet. Auf diese Weise wird die Zeit verzögert, in der der Pegel des Ausgangs CRES von H auf L fällt.

Die Stopsignalgeneratorschaltung 69 betätigt die Rücksetzschaltung 68, um die Objektiv-CPU 30 in den Ruhezustand zu versetzen. Der Eingangsanschluß D und der Takteingang der Schaltung 69 sind mit dem Ausgangsanschluß Q1 des 8-Bit-Puffers 57 bzw. dem Anschluß des I/O-Blocks 50 verbunden. Ein Ausgangsanschluß Q der Stopsignalgeneratorschaltung 69 ist mit dem Anschluß STOP der Rücksetzschaltung 68 verbunden.

Die serielle Taktsignal(CSK-)Schalterschaltung 70 wählt die am Anschluß CLK ausgegebenen Taktsignale zwischen den von der Anzeige-CPU 11 des Kameragehäuses 1 und den von der Objektiv-CPU 11 abgegebenen Signalen aus. Wenn das Objektiv an dem Kameragehäuse 1 befestigt ist, sendet die SCK-Schalterschaltung 70 serielle Taktsignale von der Objektiv-CPU 30 zu dem Anschluß CLK während der alten Kommunikation und zu der Anzeige-CPU 11 während der neuen Kommunikation.

Der Löscheingang und der Takteingang der SCK-Schalterschaltung 70 sind mit den Anschlüssen bzw. des I/O-Blocks 50 verbunden. Ein Eingangsanschluß D der SCK-Schalterschaltung 70 ist mit dem Anschluß Q0 des 8-Bit-Puffers 57 verbunden. Die Anschlüsse Q und der SCK-Schalterschaltung 70 sind mit den Anschlüssen SCKOUT und SCKIN des I/O-Blocks 50 verbunden.

Der Pegel des Anschlusses Q der SCK-Schalterschaltung 70 liegt auf H während der alten Kommunikation und wird invertiert zu L, wenn der Pegel des Anschlusses ansteigt infolge des Wertes H am Anschluß Q0 des 8-Bit-Puffers 57 bei Beendigung der alten Kommunikation. Aufgrund dieser Inversion werden die Taktsignale in der oben beschriebenen Weise geschaltet.

Der serielle Takt wird von dem Anschluß CLK an den Eingang CLK des Oktalzählers 71 übertragen, der die Taktsignale von der Objektiv-CPU 30 während der alten Kommunikation zählt. Der Oktalzähler 71 gibt Übertragsignale an seinem Anschluß CARRY für jeweils acht gezählte Impulse aus. Da der Eingangsanschluß CL des Zählers 71 mit dem Anschluß verbunden ist, steigt der Eingang CL auf den Pegel H beim Übergang der alten Kommunikation von dem Anfangszustand.

Der Decoder 72 empfängt den Zählwert des Zählers 71, um die Daten zu decodieren, die er von einer Codeplatten-Datenwählschaltung 73 holt. Diese Datenwählschaltung 73 wählt die Daten der Entfernungscodeplatte A36 oder des Makrocodeabschnittes 42 über die Pull-up-Pufferschaltung 51 aus synchron mit dem Decodierungsvorgang und gibt die ausgewählten Daten an dem Anschluß DATA ab. Die Ausgangsdaten werden von der Objektiv-CPU 30 empfangen.

Die vorstehende Beschreibung betraf den Aufbau und die Arbeitsweise der Objektiv-Schnittstelle 41.

Im folgenden wird der Aufbau des I/O-Blocks 50 unter Bezugnahme auf Fig. 5 näher erläutert.

Der I/O-Block 50 hat einen Anschluß RES, der mit einem Anschluß P12 der Anzeige-CPU 11 des Kameragehäuses 1 verbunden ist. Ein Anschluß ist mit dem Anschluß P10 und ein Anschluß DATA mit dem Anschluß P11 verbunden. Der Anschluß RES ist ferner mit einem Anschluß über einen Inverter 75 verbunden. Ein Emitter eines Transistors Tr3 ist mit einer Leitung zwischen dem Anschluß RES und dem Inverter 75 verbunden. Die Basis des Transistors Tr3 ist mit dem Anschluß SLCT3 verbunden, der Kollektor des Transistors Tr3 ist geerdet. Von der Anzeige-CPU 11 wird dem Anschluß RES ein Rückstellsignal zugeführt.

Der Anschluß ist mit einem der Eingänge eines UND-Gliedes 77, einem Eingang eines Tristate-Puffers 78 und einem Ausgang eines Tristate-Puffers 79 verbunden. Der Ausgang des UND-Gliedes 77 ist mit dem Ausgang SCK verbunden. Der Ausgang des Tristate-Puffers 78 und der Eingang des Tristate- Puffers 79 sind mit dem Anschluß CLK und dem Ausgang CLK verbunden. Der andere Eingang des UND-Gliedes 77 ist mit dem Eingang verbunden.

Der Emitter des Transistors Tr1 ist mit einer zwischen dem Anschluß und einem Inverter 76 verlaufenden Leitung und die Basis dieses Transistors mit dem Anschluß SLCT1 verbunden. Der Kollektor des Transistors Tr1 ist geerdet.

Der Anschluß DATA ist mit einem Ausgang eines Tristate-Puffers 80, einem von zwei Eingängen des Multiplexers 81 und einem Ausgang DATA verbunden. Der Ausgang des Multiplexers 81 ist mit dem Anschluß SOS verbunden.

Der Taktanschluß, der Anschluß SOS, der Anschluß SIS, der Anschluß und der Anschluß , die mit der Objektiv-CPU 30 verbunden sind, werden weiter unten noch beschrieben.

Der Anschluß CLK ist mit Ausgang CLK, dem Ausgang des Tristate- Puffers 78 und dem Eingang des Tristate-Puffers 79 verbunden. Der Ausgang CLK überträgt und empfängt die Taktimpulse zu bzw. von dem -Anschluß der Objektiv-CPU 30. Der Ausgang CLK empfängt serielle Taktsignale von der Anzeige- CPU 11 oder von der Objektiv-CPU 30.

Die Tristate-Puffer 78 und 79 sind gegenläufig parallel zwischen einen zwischen dem Anschluß CLK und dem Ausgang CLK liegenden Abschnitt und einen zwischen dem Anschluß und dem Inverter 76 liegenden Abschnitt geschaltet. Infolgedessen können die Verbindung und Trennung zwischen dem Anschluß und dem Ausgang CLK sowie zwischen dem Anschluß CLK und dem Anschluß wahlweise durch die Steuerung der Tristate- Puffer 78 und 79 gesteuert werden.

Der Steuereingang des Tristate-Puffers 79 ist mit dem Ausgang eines UND-Gliedes 83 verbunden. Einer von zwei Eingängen des UND-Gliedes 83 ist mit dem Ausgang eines UND-Gliedes 84 verbunden und der andere Eingang des UND-Gliedes 83 ist mit dem Eingang SCKOUT verbunden. Die Eingänge des UND-Gliedes 84 sind mit dem Eingang über einen Inverter 86 bzw. mit dem Anschluß verbunden.

Der Anschluß SOS ist mit dem Ausgang des Multiplexers 81 verbunden. Die Dateneingänge des Multiplexers 81 sind mit dem Anschluß DATA bzw. dem Anschluß CODE verbunden. Infolgedessen werden die Daten von der Anzeige-CPU 11, der Makrocodeplatte 42 und der Entfernungscodeplatte 36 wahlweise ausgegeben.

Die Steuereingänge des Multiplexers 81 sind mit dem Anschluß direkt bzw. mit dem Anschluß über einen Inverter 90 verbunden. Infolgedessen wird die Schaltung der Eingänge des Multiplexers 81 durch den Pegel des Anschlusses gesteuert. Wenn nämlich der Anschluß den Pegel L hat, werden Daten am Eingang CODE an den Anschluß SOS ausgegeben. Wenn der Anschluß den Pegel H hat, werden von dem Anschluß DATA Daten ausgegeben, die von dem Anschluß SOS her kommen.

Die von dem Anschluß SO der Objektiv-CPU 30 ausgegebenen Daten werden an dem Anschluß SIS eingegeben. Der Anschluß SIS ist mit dem Ausgang SIS und dem anderen Dateneingang des Multiplexers 87 verbunden. Infolgedessen wird der Anschluß SIS wahlweise mit dem Anschluß DATA zwischen dem Anschluß DATA und dem Eingang SOUT über den Multiplexer 87 verbunden.

Der Ausgang SIS ist mit dem Eingang SIS des 8-Bit-Puffers 57 verbunden. Folglich werden die von dem Anschluß SO der Objektiv-CPU 30 abgegebenen Daten direkt und über das 24-Bit- Schieberegister 56 übertragen.

Der Anschluß ist nicht nur mit einem Steuereingang und dem anderen Steuereingang des Multiplexers 81 über den Inverter 90, sondern auch mit dem anderen Eingang des UND-Gliedes 84 verbunden. Folglich dient der Anschluß als Wahlanschluß, um die von dem Objektiv 2 zum Kameragehäuse 1 zu übertragenden Daten unter jenen auszuwählen, die von der Makrocodeplatte 42 und der Entfernungscodeplatte A36 herrühren, die das 24-Bit-Schieberegister 56 durchlaufen haben und die von der Objektiv-CPU 30 ausgesandt werden.

Der Anschluß ist über einen Inverter 82 mit dem Eingang eines ODER-Gliedes 88 verbunden. Der Anschluß dient als Steueranschluß, um den Ausgang des Tristate-Puffers 80 bei einer Kommunikation mit Ausnahme der alten Kommunikation zu steuern.

Die Pegel der verschiedenen Anschlüsse, die im Anfangszustand, im alten Kommunikationszustand und im neuen Kommunikationszustand arbeiten, werden im folgenden beschrieben.

Im Anfangszustand werden die Pegel des Rückstellanschlusses RES und des Taktanschlusses von der Anzeige-CPU 11 auf H gehalten (siehe Zustand vor dem Zeitpunkt a in Fig. 10). In diesem Zustand werden die Anfangsdaten der Entfernungscodeplatte A36 und des Makrocodeabschnittes 42, etc. in das 24-Bit-Schieberegister 56 geladen.

Bei Beginn der alten Kommunikation wird ein Rücksetzimpuls mit dem Pegel L an dem Rückstellanschluß RES abgegeben. Die Objektiv-CPU 30 führt die Initialisierung infolge dieses Rücksetzimpulses aus. In diesem Moment wird der Anfangswert, der in dem Register 52 gesetzt ist, in das 24-Bit-Schieberegister 56 geladen (Zeitpunkt a in Fig. 10).

Anschließend nehmen der Anschluß und der Anschluß den Pegel L an. Der Taktimpuls von der Objektiv-CPU 10 wird an den Anschluß CLK abgegeben, und der Taktimpuls von der Anzeige- CPU 11 wird an den Ausgang SCK abgegeben. Während der alten Kommunikation haben der Eingang , der Eingang und der Anschluß SCKOUT den Pegel H. In diesem Zustand werden von dem Anschluß DATA an den Eingang SOUT ausgegeben.

Nach Abschluß der Datenübertragung von 16 Byte nimmt der Eingang den Pegel L an, so daß die Verbindung zwischen dem Eingang SOUT und dem Anschluß DATA unterbrochen wird. Wenn der Rückwärtskonverter montiert ist, werden während dieser Unterbrechung Daten von dem Rückwärtskonverter an die Anzeige-CPU 11 abgegebe. Nachdem die Zeit für die Datenübertragung von 19 Byte verstrichen ist, nimmt der Eingang den Pegel L an. Die Ausgabe von Taktimpulsen von dem Kameragehäuse zu dem Ausgang SCK wird unterbrochen.

Im folgenden wird die Rückstellschaltung 68 unter Bezugnahme auf die Fig. 6 und 7 näher erläutert.

Der Eingang und der Eingang DATA der Rückstellschaltung 68 sind mit dem Anschluß bzw. dem Anschluß DATA des I/O- Blocks 50 verbunden. Der Eingang STOP der Rückstellschaltung 68 ist mit dem Ausgang Q der Stopsignalgeneratorschaltung 69 verbunden. Der Ausgang der Rückstellschaltung 68 ist mit dem Anschluß der Objektiv-CPU 30 verbunden. Der Ausgang CRES ist über den Verzögerungskondensator C1 geerdet.

Der Eingang ist ferner mit dem Anschluß CRES über einen von zwei Eingängen eines NAND-Gliedes 91 und einen Pulldown- Widerstand R1 verbunden. Der Ausgang des NAND-Gliedes 91 ist mit der Steuerelektrode eines MOS-Feldeffekttransistors FET1 verbunden, dessen Drain-Elektrode mit einer Leitung zwischen dem Widerstand R1 und dem Ausgang CRES verbunden ist. Die Source-Elektrode des Feldeffekttransistors FET1 ist geerdet. Die Leitung zwischen dem Widerstand R1 und dem Ausgang CRES ist mit dem Ausgangsanschluß über einen Schmidt-Inverter 93 und einen Inverter 94 verbunden, die in Reihe miteinander geschaltet sind.

Der Eingangsanschluß DATA ist mit einem von zwei Eingängen eines ODER-Gliedes 96 verbunden, während der Eingangsanschluß STOP über einen Inverter 95 mit dem anderen Eingang des ODER-Gliedes 96 verbunden ist. Der Ausgang des ODER- Gliedes 96 ist an den anderen Eingang des NAND-Gliedes 91 angeschlossen.

Das Zeitdiagramm der Rückstellschaltung 98 wird im folgenden erläutert (Fig. 7). Im Anfangszustand haben der Anschluß RES und der Anschluß DATA beide den Pegel H. Der Eingangsanschluß , der Eingang STOP und der Ausgang haben alle den Pegel L.

Wenn der Pegel des Anschlusses RES (Anschluß Fmin3) von der Anzeige-CPU 11 auf L gesenkt wird, wird der Ausgang durch den Inverter 75 invertiert und erhält den Pegel H. Infolgedessen nimmt der Eingang CRES den Pegel H an. Der Ausgang erhält über den Schmidt-Inverter 93 und den Inverter 94 ebenfalls den Pegel H.

In diesem Fall wird selbst dann, wenn der Pegel des Eingangs DATA fällt, der Pegel des ODER-Gliedes 96 auf H gehalten. Der Pegel des NAND-Gliedes 91 wird auf L gehalten, so daß der Feldeffektransistor FET1 ausgeschaltet bleibt. Infolgedessen wird der Pegel des Ausgangs auf H gehalten.

Wenn der Pegel am Eingang DATA auf L fällt und der Eingang STOP (der Ausgang Q der Stopsignalgeneratorschaltung 69) den Pegel H hat, ändern sich die Pegel des ODER-Gliedes 96 und des NAND-Gliedes 91 auf L bzw. H, so daß der Feldeffekttransistor FET1 eingeschaltet wird. Infolgedessen wird der Pegel des Ausgangs auf L geändert. Auf diese Weise wird die Objektiv-CPU 30 rückgesetzt.

Die folgende Beschreibung erläutert unter Bezugnahme auf Fig. 8 und 9 sowie die Tabelle 6 den Aufbau der Datenladeschaltung 55 und des 24-Bit-Schieberegisters 56 sowie die Ladevorgänge. Die Flip-Flops FF1 bis FF8 in Fig. 9 sind Flip-Flops für die ersten 8 Bit entsprechend den Flip-Flops mit den Nummern 1 bis 8 in Fig. 8.

Die Ladepunktimpulse (Pegel H) werden wahlweise an den Anschlüssen LP3 und LP4 ausgegeben, wenn die Daten des 8-Bit- Puffers 57 an dem Ladepunkt LP3 oder LP4 des 24-Bit-Schieberegisters 56 von dem Ladepunktdecoder 59 geladen werden.

Beim Laden wird der Ladeimpuls (Pegel H) von der Ladeimpulsgeneratorschaltung 61 über das ODER-Glied 63 an den Anschluß LD gegeben.

Der Rückstellimpuls wird dem Anschluß von der Anzeige- CPU 11 über den Anschluß des I/O-Blocks 50 zugeführt.

Der Taktimpuls wird von dem Anschluß SCK des I/O-Blocks 50 über die Löschschaltung 65 zum Löschen des ersten Taktimpulses dem Anschluß SCK′ zugeführt.

Der Anschluß und der Anschluß Q sind mit dem Ausgang bzw. dem Ausgang Q der Schalterstellung 64 verbunden.

Der Eingang D des ersten Flip-Flops FF1 ist geerdet. Der jeweilige Eingang des 2. bis 8. Flip-Flops FF2 bis FF8 ist mit dem jeweiligen Ausgang Q des jeweils vorhergehenden Flip- Flops FF1 bis FF7 verbunden. Der Anfangswert des Ausgangs Q hat den Pegel L, da der Eingang D des ersten Flip-Flops FF1 geerdet ist.

Die Datenimpulse werden den Eingängen PR (Preset- oder Voreinstelleingänge) der Flip-Flops FF1 bis FF8 von der Datenladeschaltung 55 zugeführt. Ferner wird ein Löschimpuls auf die Eingänge CL (Löscheingänge) gegeben, um die Daten (Pegel) der Eingänge PR zu verriegeln.

Die Flip-Flops FF1 bis FF8 führen die Schiebeoperationen aus, wenn der Taktimpulseingang von dem Anschluß SCK′ ansteigt.

Die Umgebungen der Flip-Flops FF2 bis FF4 sind ähnlich jener des ersten Flip-Flops FF1. Die Umgebungen der Flip-Flops FF6 bis FF8 sind ähnlich jener des 5. Flip-Flops FF5. Infolgedessen werden nur die Umgebungen des 1. und des 5. Flip-Flops FF1 bzw. FF5 im folgenden näher beschrieben.

Die bitförmigen Daten einer von einem Byte gebildeten Einheit werden den Eingängen PR der Flip-Flops FF von den entsprechenden Ausgängen Q0 bis Q7 über die Gruppe von logischen Gliedern zugeführt. Die Daten des Anfangswerteinstellregisters 52 und die Ausgangssignale Q0 bis Q7 des 8-Bit- Puffers 57 werden den Eingängen PR der Flip-Flops FF1 bis FF8 über die jeweiligen logischen Glieder zugeführt.

Einer der Eingänge eines UND-Gliedes 101A der ersten Stufe ist mit dem Anschluß Q und der andere Eingang mit dem Anschluß INIT23 verbunden, der ein Ausgangsanschluß des Anfangswerteinstellregisters ist. Infolgedessen gibt das UND- Glied 101A die Anfangswertdaten des Anschlusses INIT23 an das Flip-Flop FF1.

Die drei Eingänge eines anderen UND-Gliedes 101B der ersten Stufe sind mit dem Anschluß LP4, dem Anschluß Q0 bzw. dem Anschluß Q (von links nach rechts gezählt) verbunden. Infolgedessen gibt das UND-Glied 101B Daten an den Anschluß Q0 des Flip-Flops FF1 aus.

Einer der Eingänge eines UND-Gliedes 105A der 5. Stufe ist mit dem Anschluß verbunden, wie der eine Eingang des UND- Gliedes 101A. Der andere Eingang ist mit dem Anschluß INIT19 verbunden, welcher einen Datenausgangsanschluß des Anfangswerteinstellregisters 52 ist. Infolgedessen gibt das UND- Glied 105A Anfangswertdaten des Anschlusses INIT19 an das Flip-Flop FF5.

Die drei Eingänge eines UND-Gliedes 105B der 5. Stufe sind mit dem Anschluß LP4, dem Anschluß Q4 bzw. dem Anschluß Q (von links nach rechts gezählt) verbunden. Infolgedessen gibt das UND-Glied 105B die Daten von dem Anschluß Q4 an das Flip-Flop FF5.

Die drei Eingänge eines UND-Gliedes 105C sind mit dem Anschluß LP3, dem Anschluß Q0 bzw. dem Anschluß Q (von links nach rechts gezählt) verbunden. Infolgedessen gibt das UND- Glied 105C Daten von dem Anschluß Q0 an das Flip-Flop FF5.

Wie man aus der obigen Beschreibung entnehmen kann, laden die UND-Glieder 101A und 105A die Anfangswertdaten in Flip-Flops FF1 und FF5. In ähnlicher Weise lädt das UND-Glied 101B Daten von Q0 in das Flip-Flop FF1. Die UND-Glieder 105B und 105C laden Daten von Q4 bzw. Q0 in das Flip-Flop FF5.

Somit lädt also die Rückstellschaltung die Anfangswertdaten von 24 Bits in die entsprechenden Flip-Flops und lädt die Daten von Q0 bis Q8 des 8-Bit-Puffers 57 jeweils in Positionen, die um 4 Bits nach rechts verschoben sind.

Die Ausgänge der UND-Glieder 101A und 101B sind mit den jeweiligen Eingängen des ODER-Gliedes 111 verbunden. Wenn daher einer der Ausgänge des UND-Gliedes 101A bzw. 101B den Pegel H annimmt, wird der Pegel am Ausgang des entsprechenden ODER-Gliedes 111 ebenfalls H.

Die Ausgänge der UND-Glieder 105A, 105B und 105C sind jeweils mit einem der Eingänge der ODER-Glieder 115 verbunden. Wenn daher einer der Ausgänge der UND-Glieder 105A, 105B und 105C den Pegel H annimmt, wird der Pegel am Ausgang des entsprechenden ODER-Gliedes 115 ebenfalls H.

Der Ausgang des ODER-Gliedes 111 ist mit einem der Eingänge eines NAND-Gliedes 121 und über einen Inverter 131 mit einem der Eingänge eines NAND-Gliedes 141 verbunden. Die anderen Eingänge der NAND-Glieder 121 und 141 sind mit dem Ausgang eines ODER-Gliedes 152 verbunden. Der Ausgang des NAND-Gliedes 121 ist mit dem Eingang PR und der Ausgang des NAND- Gliedes 141 mit dem Eingang CL verbunden.

In ähnlicher Weise ist der Ausgang des ODER-Gliedes 115 mit einem der Eingänge eines NAND-Gliedes 125 und über einen Inverter 135 mit einem der Eingänge eines NAND-Gliedes 145 verbunden. Die anderen Eingänge der NAND-Glieder 125 und 145 sind mit dem Ausgang eines ODER-Gliedes 156 verbunden. Die Ausgangssignale der NAND-Glieder 125 und 145 werden dem Preset-Eingang PR bzw. dem Eingang CL des Flip-Flops FF5 zugeführt.

Wenn daher der Pegel am Ausgang des ODER-Gliedes 152 den Wert H hat und der Pegel am Ausgang des ODER-Gliedes 111 den Wert H hat, liegt der Pegel am Ausgang des NAND-Gliedes 121 auf L. Das Datum mit dem Pegel H wird in das Flip-Flop FF1 geladen.

Wenn ferner der Pegel am Ausgang des ODER-Gliedes 152 H ist und der Pegel am Ausgang des ODER-Gliedes 111 auf L liegt, ist der Pegel am Ausgang des NAND-Gliedes 141 ebenfalls L. Die Daten am Anschluß INIT23 werden in das Flip-Flop FF1 geladen.

Wenn dagegen der Ausgang des ODER-Gliedes 156 den Pegel H und der Ausgang des ODER-Gliedes 115 den Pegel H hat, liegt der Pegel 48117 00070 552 001000280000000200012000285914800600040 0002004113764 00004 47998 am Ausgang des NAND-Gliedes 125 auf L. Das Datum mit dem Pegel H wird in das Flip-Flop FF5 geladen.

Wenn der Pegel am Ausgang des ODER-Gliedes 156 auf H liegt und der Ausgang des ODER-Gliedes 115 den Pegel L hat, ist der Pegel des Ausganges des NAND-Gliedes 145 L. Die Daten von INIT19 werden in das Flip-Flop FF5 geladen.

Der Anschluß LP3 ist mit einem der Eingänge des UND-Gliedes 105C und einem der Eingänge des ODER-Gliedes 154 verbunden. Der andere Eingang des ODER-Gliedes 154 ist an den Anschluß LP4 angeschlossen. Wenn infolgedessen die Anschlüsse LP3 und LP4 den Pegel H haben, liegt auch der Ausgang des ODER- Gliedes 154 auf H.

Der Ausgang des ODER-Gliedes 154 ist mit einem der Eingänge des UND-Gliedes 155 und der anderen Eingänge des ODER-Gliedes 155 ist mit dem Anschluß LD vervbunden. Infolgedessen nimmt der Ausgang des UND-Gliedes 155 die Pegel H und L an, wenn der Pegel eines der Ausgänge der Anschlüsse LP3 oder LP4 H ist bzw. wenn der Pegel des Anschlusses LD H ist.

Der Ausgang des UND-Gliedes 155 ist mit einem der Eingänge des ODER-Gliedes 156 verbunden. Der andere Eingang des ODER- Gliedes 156 ist mit dem Anschluß über den Inverter 153 verbunden. Der Ausgang des ODER-Gliedes 156 ist mit einem der Eingänge der NAND-Glieder 125 und 145 verbunden, wie dies bereits oben beschrieben wurde.

Der Anschluß LP4 ist mit einem der Eingänge des UND-Gliedes 151, mit einem der Eingänge des ODER-Gliedes 154, mit einem der Eingänge des UND-Gliedes 105B und einem der Eingänge des UND-Gliedes 101B verbunden.

Der Anschluß LD ist mit den anderen Eingängen der UND-Glieder 151 und 155 verbunden.

Der Anschluß ist mit einem der Eingänge der ODER-Glieder 152 und 156 über den Inverter 153 verbunden.

Der Anschluß SCK′ ist ein Taktanschluß, der mit den Takteingängen der Flip-Flops FF1 bis FF8 verbunden ist, um die Schiebeoperationen auszuführen.

Die Anschlüsse Q und sind jeweils mit einem der Eingänge der UND-Glieder 101A und 105A sowie mit einem der Eingänge der UND-Glieder 101B, 105B und 105C verbunden, um so wahlweise die Daten zu laden oder zu initialisieren.

Im folgenden wird nun der Ladevorgang beim Laden von Daten durch die in Fig. 9 dargestellte Ladeschaltung im Verlauf der alten Kommunikation beschrieben, wobei Bezug auf die Fig. 10 genommen wird, welche ein Zeitdiagramm für den Ladevorgang zeigt.

Da die Pegel der Anschlüsse RES, und den Wert H im Anfangszustand haben, werden die Anfangsdaten der Anschlüsse INIT23 bis INIT16 in die Flip-Flops FF1 bis FF8 geladen.

Wenn der Pegel an dem Anschluß RES auf L fällt und wenn der Pegel am Anschluß auf H steigt, ist der Ladevorgang der Anfangsdaten abgeschlossen (Zeitpunkt a).

Anschließend wird das Taktsignal von dem Kameragehäuse an dem Anschluß abgegeben. Der AUF/AB-Zähler 58 beginnt mit dem Zählen derr SCK-Taktimpulse.

Die Löschschaltung 65 löscht den ersten Taktimpuls der eingegebenen SCK-Taktimpulse und gibt die dem ersten Taktimpuls folgenden Taktimpulse als SCK′-Taktimpulse an das 24-Bit- Schieberegister 56. Die Flip-Flops FF beginnen mit der Schiebeoperation in Übereinstimmung mit den SCK-Taktimpulsen.

Infolgedessen hat der -Eingangstaktimpuls an dem Eingang CL der Schalterschaltung 64 den Pegel H. Entsprechend steigt der Pegel des -Taktimpulses. Folglich werden die Ausgänge Q und invertiert, so daß die Pegel an dem Ausgang Q und an dem Ausgang die Werte H bzw. L annehmen. Auf diese Weise können die Daten von Q0 bis Q7 des 8-Bit-Puffers 57 geladen werden (Zeitpunkt b).

Wenn die sieben SCK′-Impulse in die Flip-Flops eingegeben wurden, sind die Flip-Flops FF1 bis FF8 frei. Wenn der Zählwert des AUF/AB-Zählers 58 den Wert 7 hat, hebt der Ladeimpulsgeneratordecoder 59 den LP4-Impuls auf den Pegel H in Übereinstimmung mit dem Abfallen des 8. -Taktimpulses. Wenn in diesem Zustand das Übertragsignal von dem Oktalzähler 71 ausgegeben wird, wird der LD-Ladeimpuls mit dem Pegel H über die Ladeimpulsgeneratorschaltung 61 ausgegeben, so daß die Daten von Q0 bis Q7 des 8-Bit-Puffers 57 in die Flip-Flops FF1 bis FF8 geladen werden.

Da bei dem dargestellten Ausführungsbeispiel in diesem Zustand der 8-Bit-Puffer 57 nicht voll ist, wird kein Übertragsignal von dem Oktalzähler 71 erzeugt, so daß keine Daten des 8-Bit-Puffers 57 geladen werden.

Die Ausgabe der -Taktimpulse hält an, und die Anfangsdaten werden verschoben. Wenn der 12. -Taktimpuls abfällt, verursacht der Ladestellendecoder 59, daß die LP4- und LP3-Impulse abfallen bzw. ansteigen (Zeitpunkt d). Infolgedessen können die Daten von Q0 bis Q3 in die Flip-Flops FF5 bis FF8 geladen werden. Es ist zu bemerken, daß die Daten Q4 bis Q7 in die dem Flip-Flop FF8 vorhergehenden Flip-Flops geladen werden können.

Wenn der 8-Bit-Puffer 57 voll ist, so daß ein Übertragimpuls von dem Oktalzähler 71 ausgegeben wird, wird ein Ladeimpuls von dem Ladeimpulsgeneratordecoder 60 ausgesandt. Infolgedessen steigt der LD-Ladeimpuls an. Daraufhin werden die Daten Q0 bis Q3 in die Flip-Flops FF5 bis FF8 geladen (Zeitpunkt e). Infolgedessen wird der Zählwert des AUF/AB-Zählers 58 um 8 vermindert, so daß der Wert von 13 auf 5 abnimmt.

Wenn vier -Taktimpulse ausgegeben werden und der Zählwert des AUF/AB-Zählers 58 von 7 nach 8 springt, steigt der LP4- Impuls entsprechend dem Abfallen des SCK-Taktimpulses an, so daß die Daten an dem Ladepunkt LP4 (Zeitpunkt h) geladen werden können.

Die Ausgabe des LD-Impulses bewirkt, daß ein Übertragimpuls von dem Oktalzähler 71 erzeugt wird, um die Daten Q0 bis Q7 in die Flip-Flops FF1 bis FF8 zu laden (Zeitpunkt i).

Die vorstehend beschriebenen Hardware-Operationen werden wiederholt, um zunächst die Anfangsdaten von 3 Byte in das 24-Bit-Schieberegister 56 zu laden, so daß die Daten seriell von dem 24-Bit-Schieberegister 56 ausgegeben werden können, bei gleichzeitiger Verschiebung um jeweils 1 Bit, um sie über den Anschluß DATA an das Kameragehäuse 1 (Anzeige-CPU 11) zu übertragen.

Während des Ladens und Verschiebens der Anfangsdaten führt die Objektiv-CPU 30 eine vorgegebene arithmetische Operation aus. Wenn die arithmetischen Daten einer von 1 Byte gebildeten Einheit von dem 8-Bit-Puffer 57 in das 24-Bit-Schieberegister 56 geladen werden, überträgt dieses die Daten im Anschluß an die Anfangsdaten an das Kameragehäuse 1.

Nach Abschluß der Übertragung der Anfangsdaten von 3 Byte und der arithmetischen Daten von 13 Byte, wird von der Signalgeneratorschaltung 66 ein LR-Impuls mit dem Pegel L ausgegeben, um so die Verbindung zwischen dem Anschluß SOUT und dem Anschluß DATA zu unterbrechen. Wenn der Rückwärtskonverter montiert ist, werden die Daten von 3 Byte an das Kameragehäuse synchron mit den Taktsignalen der Objektiv-CPU 30 nach Unterbrechung der Verbindung übertragen.

Nach dem Übertragen der 3 Byte umfassenden Daten des Rückwärtskonverters wird von der Signalgeneratorschaltung 67 ein den Abschluß der alten Kommunikation anzeigender Impuls mit dem Pegel 1 ausgesandt, um die alte Kommunikation abzuschließen. Dabei ist zu bemerken, daß die Objektiv-CPU 30 nicht wirksam wird, bis eine Zeit für die Übertragung von Daten von 19 Byte verstrichen ist, selbst wenn keine Rückwärtskonverter montiert ist.

Wenn der -Impuls als Abschlußsignal für die alte Kommunikation ausgegeben wird, ist die Objektiv-CPU 30, welche dieses Abschlußsignal empfängt, bereit für eine neue Kommunikation. Wenn die Objektiv-CPU 30 ein von der Anzeige-CPU 11 abgegebene Schaltkommando für eine Umschaltung zwischen alter und neuer Kommunikation empfängt, gibt die CPU 30 ein Bestätigungssignal ab und führt eine weitere Operation aus.

Bei der dargestellten Ausführungsform umfassen die Anfangswertdaten, die keine arithmetischen Operationen erfordern, 3 Byte. Es können aber natürlich auch 2 Bytes, 4 Bytes oder mehr sein. Es ist auch möglich, ein Schieberegister zu verwenden, das von dem 24-Bit-Schieberegister 56 verschieden ist und den Anfangswertdaten entspricht oder auch nicht entspricht. Zum Beispiel kann ein 16-Bit-Schieberegister oder ein 32-Bit-Schieberegister anstelle des 24-Bit-Schieberegisters verwendet werden.

Im folgenden werden nun die Basisoperationen des erfindungsgemäßen Kamerasystems im einzelnen näher erläutert.

Zunächst soll das Hauptprogramm (Zeitgeberroutine) der Anzeige- CPU 11 unter Bezugnahme auf die Fig. 12 näher erläutert werden. Das Hauptprogramm wird von der Anzeige-CPU 11 in Übereinstimmung mit Programminstruktionen ausgeführt, die in einem internen ROM 11a der Anzeige-CPU 11 gespeichert sind.

Die Anzeige-CPU 11 prüft in den Schritten S11 und S12 ob der Verriegelungsschalter SWL eingeschaltet ist oder nicht. Wenn der Verriegelungsschalter SWL auf AUS steht, wird eine Unterbrechung des Ablaufs durch den Schalter verboten (Schritt S13). Anschließend wird in Schritt S14 der Zustand des Sperrmerkers FLOCK überprüft, um festzustellen, ob das Objektiv in seiner zurückgezogenen Position ist.

Üblicherweise wird in einem fotografischen Objektiv die gesamte Länge des Objektivs beim Fokussierungsvorgang oder bei den Varioeinstellungen verändert. Wenn daher kein Bild aufgenommen wird, ist es wünschenswert, die Gesamtlänge des Objektivs so kurz wie möglich zu machen, um eine kompakte und bequem tragbare Kamera zu erhalten.

Zu diesem Zweck wird bei dem erfindungsgemäßen Kamerasystem das Objektiv 2 automatisch durch den Autofokusmechanismus und den Variostellmechanismus eingefahren, um seine Gesamtlänge zu reduzieren, wenn der Verriegelungsschalter SWL auf AUS steht.

Ein Fotograf stellt den Verriegelungsschalter SWL jedoch auch auf AUS, wenn er oder sie nicht beabsichtigen, das Objektiv in die Kamera einzufahren. Zum Beispiel kann der Verriegelungsschalter SWL auf AUS gestellt werden, um den Stromverbrauch zu reduzieren, wenn der Fotograf auf die nächste Aufgabe wartet, während er die Brennweiteneinstellung und die Scharfeinstellung behalten möchte wie sie sind. In diesem Fall würde das Objektiv jedoch automatisch eingefahren, wenn der Verriegelungsschalter SWL auf AUS ausgestellt wird, wobei die Brennweite und die Scharfeinstellung variieren. Daher muß der Fotograf bei der späteren Aufnahme die Brennweite und die Entfernung wieder mühsam neu einstellen.

Um diesen Nachteil zu beheben, werden bei dem erfindungsgemäßen Kamerasystem die Brennweite und die Scharfeinstellung bei dem Umschalten des Verriegelungsschalters SWL von EIN auf AUS gespeichert. Erst dann wird das Objektiv eingefahren. Wenn der Verriegelungsschalter SWL eingeschaltet wird, werden die Brennweite und die Scharfeinstellung, die vor dem Einfahren des Objektivs vorlagen, automatisch wieder eingestellt unabhängig von der Absicht des Benutzers beim Ausschalten des Verriegelungsschalters. Auf diese Weise kann die oben beschriebene Schwierigkeit bei der erfindungsgemäßen Lösung behoben werden.

Bei dem erfindungsgemäßen Kamerasystem werden das Einfahren und das Ausfahren bezüglich des Autofokusmechanismus von der Haupt-CPU 10 ausgeführt. Das Zurückziehen (Anpassung oder Akkomodation) und das Ausfahren bezüglich des Variostellmechanismus werden von der Objektiv-CPU 30 ausgeführt. Es ist zu bemerken, daß die Haupt-CPU 10 und die Objektiv-CPU 30 nur mit elektrischer Energie versorgt werden, wenn sie arbeiten. Zu anderen Zeiten werden sie nicht mit elektrischer Energie versorgt. Daher werden die das Einfahren und Ausfahren betreffenden Daten von der Anzeige-CPU 11 gesteuert, die stets arbeitet. Die Übertragung der Daten ohne die Anfangsdaten und die Befehle zwischen der Objektiv-CPU 30 und der Anzeige-CPU 11 wird durch die neue Kommunikation bewirkt.

Das Einfahren des Objektivs (Akkomodation) erfolgt in den Schritten S15 bis S18. Da der Variostellvorgang durch die Objektiv-CPU 30 gesteuert wird, wird der Code 90H für den Akkomodationsbefehl der Objektiv-CPU 30 übersandt. Die Brennweitedaten vor der Akkommodation werden von der Variocodeplatte 37 der Objektiv-CPU 30 zugeführt. Die automatische Fokussierung, die von der Gehäuseseite her gesteuert wird, wird durch die Haupt-CPU 10 in einer AF-Akkommodations- Subroutine im Schritt S17 ausgeführt.

Nach Abschluß der Akkommodation wird der Sperrmerker FLOCK beseitigt (Schritt S18). Der Ablauf schreitet zu Schritt S19 fort. Wenn das Objektiv bereits akkommodiert oder eingefahren wurde, d. h. wenn der Sperrmerker FLOCK den Wert 0 hat, überspringt die Steuerung die Schritte S15 bis S18.

Bei Schritt S19 fällt der Anschluß P16 (Anschluß CONT) auf den Pegel L. Anschließend wird die Spannungsversorgung für die Objektiv-CPU 30 und das LCD-Feld 12 ausgeschaltet (Schritt S20). Danach wird die Zeitgeberroutine mit einem 125-ms-Zyklus durchgeführt (Schritte S21 bis S23). Der intermittierende Betrieb der Zeitgeberroutine wird nämlich während der Zeitspanne wiederholt, in welcher der Verriegelungsschalter SWL ausgeschaltet ist.

Wenn der Verriegelungsschalter SWL eingeschaltet wird während des Schrittes S12, stellt die Anzeige-CPU 11 den Zustand des Sperrmerkers FLOCK in Schritt S24 fest. Wenn FLOCK 0 ist, wird die Autofokus-Rückkehroperation durch die Haupt- CPU 10 ausgeführt, um das Objektiv auf denselben Wert scharf einzustellen, auf den es vor dem Einfahren fokussiert war.

In Schritt S26 wird die Art des befestigten Objektivs entsprechend den Eingangsdaten ermittelt. Wenn erforderlich und möglich, stellt die Objektiv-CPU 30 das Varioobjektiv wieder auf den vor dem Einfahren eingenommenen Wert ein.

Nach Abschluß der Dateneingabeoperation wird ein Interrupt des Programms durch den Belichtungsmeßschalter SWS und den Auslöseschalter SWR zugelassen, so daß eine Auslösung erfolgen kann. Anschließend schreitet die Steuerung zu Schritt S28 fort.

Wenn der Modusschalter SWM, der Antriebsschalter SWDR, der Belichtungskorrekturschalter SWXV und der Aufwärts/Abwärts- Schalter SWUP/DN betätigt werden, werden die Modusänderung etc. und die Anzeige des ausgewählten Modus in den Schritten S28 bis S35 ausgeführt.

Wenn keiner dieser Schalter betätigt wird oder wenn die Schalterbetätigung beendet ist, erfolgt wieder der intermittierende Betrieb in Übereinstimmung mit der Zeitgeberroutine zwischen den Schritten S21 bis S23.

Im folgenden soll nun eine Subroutine für die Eingabe von Objektivdaten beschrieben werden, die in Schritt S26 der Zeitgeberroutine aufgerufen wird. Hierzu wird auf die Fig. 11 bis 13 Bezug genommen. Die Eingabeoperation wird von der Anzeige-CPU 11 ausgeführt.

Zunächst werden drei Objektivmerker FAE, FCPU und FNO zur Identifizierung des Objektivs auf 0 gesetzt (Schritt S40). Der Objektivmerker FAE erkennt ein herkömmliches (altes) AE- Objektiv mit einem Objektiv-ROM. Der Objektivmerker FCPU erkennt ein neues AE-(automatische Belichtung-)Objektiv mit einer Objektiv-CPU, beispielsweise ein fotografisches Objektiv 2 mit einer Objektiv-CPU 30, wie es in den Fig. 1 und 3 usw. dargestellt ist. Der Objektivmerker FNO erkennt ein manuell betätigbares Objektiv, das keine Objektiv-CPU hat.

Hierauf wird in Schritt S41 geprüft, ob der Verriegelungsmechanismus FLOCK auf 1 gesetzt ist. Ist der Verriegelungsmerker FLOCK 0, fährt die Steuerung mit Schritt S42 fort. Im entgegengesetzten Fall, wenn FLOCK 1 ist, springt die Steuerung zu Schritt S52.

In Schritt S42 werden die Anschlüsse P10 bis P12, die für eine serielle Kommunikation mit dem Objektiv 2 benützt werden, auf den Eingabemodus gesetzt. Anschließend wird der Pegel des Anschlusses P16 (der Kontakt CONT) eingegeben und überprüft (Schritte S43 und S44).

Wenn es keinen Kontakt CONT an dem montierten Objektiv gibt, tritt der Kontakt CONT an dem Kameragehäuse in Berührung mit der Oberfläche der objektivseitigen Halterung und wird entsprechend geerdet, wodurch festgestellt wird, daß das montierte Objektiv ein altes AE-Objektiv ist.

Wenn es sich bei dem montierten Objektiv um eines altes AE- Objektiv handelt, werden die Pegel an den Anschlüssen P10 bis P15 eingelesen, um die Offenblendenzahl und die minimale F-Zahl sowie die Blenden A/M-Schaltdaten zu erhalten. Der einem alten AE-Objektiv entsprechende Objektivmerker FAE wird auf 1 gesetzt (Schritte S45 und S46). Anschließend kehrt die Steuerung zurück.

Wenn kein Objektiv oder ein Objektiv mit den Objektivdaten montiert ist, liegt der Pegel des CONT-Kontaktes auf H. Infolgedessen fällt der Pegel des Anschlusses P16 auf L, um die Zufuhr von elektrischer Energie zu der Objektivseite zu unterbrechen. Anschließend werden die Pegel der anderen Anschlüsse P10 bis P14 eingegeben (Schritt S48).

Zu diesem Zeitpunkt werden alle Pegel der Anschlüsse P10 bis P14 überprüft, um zu entscheiden, ob sie alle auf H liegen oder nicht. Wenn die Pegel den Wert H haben, wird der Objektivmerker FNO, welcher ein normales Objektiv ohne CPU bezeichnet, gesetzt (Schritte S48-2 und S52). Anschließend kehrt die Steuerung zurück.

Wenn, wie man in Fig. 3 erkennen kann, die Transistoren Tr mit den Objektivkontakten Fmin1 bis Fmin3 verbunden sind, kann die offene Blendenzahl entsprechend den Pegeln der Objektivkontakte Fmin1 bis Fmin3 in Kombination erfaßt werden abhängig von dem Zustand (EIN oder AUS) der Transistoren Tr in ihrer Kombination. Die maximale F-Zahl kann in Übereinstimmung mit den Pegeln der Objektivkontakte Fmax1 und Fmax2 in Kombination erfaßt werden unabhängig von dem Zustand (EIN oder AUS) der Schalter SWFmax1 und SWFmax2 in ihrer Kombination. Der Pegel des Blendenkontaktes A/M dient dazu, festzustellen, ob es sich um eine automatische Blende oder eine manuelle Blende handelt.

Anschließend nimmt der Pegel des Anschlusses P16 den Wert H an, um die Objektivseite mit elektrischer Energie zu versorgen und damit die Objektiv-CPU zu aktivieren. Hierauf werden die Pegel der Anschlüsse P10 bis P14 in den Schritten S49 und S50 eingelesen. In Schritt S51 wird überprüft, ob die Pegel der Anschlüsse P10 bis P12 alle den Wert H haben. Wenn die Pegel der Anschlüsse P 10, P11 und P12 alle den Wert H haben, wird der einem Normalobjektiv entsprechende Merker FNO in Schritt S52 auf 1 gesetzt. Hierauf kehrt die Steuerung zurück.

Wenn irgendeiner der Pegel der Anschlüsse P10, P11 und P12 den Wert 0 hat, wird in Schritt S53 geprüft, ob beide Pegel der Anschlüsse P13 und P14 den Wert H haben. Wenn beide Pegel der Anschlüsse P13 und P14 auf H liegen, wird der Objektivmerker FNO auf 1 gesetzt (Schritt S52). In diesem Fall wird nämlich angenommen, daß es Probleme mit der Objektiv- CPU gibt. Das Programm kehrt dann zurück.

Wenn mindestens einer der Anschlüsse P13 und P14 auf dem Pegel L liegt, fällt der Pegel am Anschluß P10 auf L (Schritt S54). Die Anschlüsse P11 und P12 werden in den Modus für serielle Kommunikation (Schritt S55) gesetzt, da es sich bei dem angesetzten Objektiv um ein neues AE-Objektiv handelt. Anschließend schreitet das Programm zu Schritt S56 fort.

Bei Schritt S56 wird der Verriegelungsmerker FLOCK überprüft, ob er den Wert 1 hat oder nicht. Wenn FLOCK 0 ist, schreitet die Steuerung zu Schritt S57 fort. Wenn FLOCK 1 ist, springt die Steuerung zu Schritt S66.

Bei Schritt S57 werden die Objektivdaten von 16 Byte und die Daten des Rückwärtskonverters von 3 Byte durch die alte Kommunikation eingegeben. Wenn die Eingabe der Daten über die alte Kommunikation abgeschlossen ist, prüft die Gehäuse- CPU 11, ob das mit dem Gehäuse verbundene Objektiv eine Objektiv-CPU hat oder nicht. Wenn dies nicht der Fall ist, was bedeutet, daß das Objektiv ein herkömmliches AE-Objektiv ist, wird der Merker FLROM gesetzt (Schritte S57-2 und S57- 3). Anschließend kehrt die Steuerung zurück.

Wenn die Eingabe der Daten durch die alte Kommunikation abgeschlossen ist, wird von dem Anschluß DATA in Schritt S58 ein Schaltsignal zum Umschalten zwischen neuer und alter Kommunikation ausgegeben, so daß das Taktanforderungssignal an die Objektivseite ausgegeben wird in Antwort auf das Bestätigungssignal, das von der Objektivseite gekommen ist. Dadurch gibt die Objektiv-CPU 30 das Taktsignal aus (Schritte S59 und S60). Hierauf wird der Objektivrückkehrbefehlscode 91H an die Objektiv-CPU 30 übertragen, die bereit ist, den Varioeinstellmechanismus in Schritt S61 in seine ursprüngliche Stellung zurückzustellen. Die Steuerung wartet, bis ein Bestätigungssignal von der Objektiv-CPU 30 ausgegeben wurde (Schritt S62).

Nach Empfang des Bestätigungssignales werden die die Brennweite vor der Akkommodation betreffenden Daten an die Objektiv- CPU 30 übermittelt, die anschließend die Varioeinstellung ausführt (Schritt S63). Wenn die Varioeinstellung abgeschlossen ist, was durch die Ausgabe eines Bestätigungssignales von der Objektiv-CPU 30 festgestellt werden kann, wird der Verriegelungsmerker FLOCK auf 1 gesetzt (Schritte S64 und S65). Anschließend schreitet die Steuerung zu Schritt S66 fort.

Bei Schritt S66 wird ein Taktanforderungssignal ausgegeben, so daß die Objektiv-CPU 30 das Taktsignal ausgibt. Synchron mit dem Taktsignal wird ein Befehlscode 60H ausgegeben. Die Steuerung schreitet nicht weiter fort, bis ein Bestätigungssignal ausgegeben wurde (Schritte S67 und S68). Der Befehlscode 60H wird dazu verwendet, die Objektivinformation zu lesen einschließlich der Schalterstellungsdaten auf der Objektivseite und einschließlich des Energieversorgungsanforderungssignals etc.

Bei Empfang des Bestätigungssignals wird die von der Objektiv- CPU 30 ausgegebene Objektivinformation empfangen (Schritt S69). Der Abschluß des Empfanges der Objektivinformation wird durch den Empfang eines Bestätigungssignals festgestellt, das von der Objektiv-CPU 30 geliefert wird (Schritt S70).

Auf den Empfang des Bestätigungssignals hin wird in Schritt S71 geprüft, ob die übertragenen Daten eine weitere Spannungsversorgung anfordern oder nicht. Wenn eine Anforderung für eine Spannungsversorgung vorliegt, wird die Objektiv-CPU 30 aufgefordert, ein Taktsignal auszugeben (Schritt S72). Anschließend nimmt der Pegel des Anschlusses P18 den Wert H an. Die Steuerung schreitet nicht weiter fort, bis von der Objektiv-CPU 30 ein Bestätigungssignal ausgegeben wurde (Schritte S73 und S74).

Auf den Empfang eines Bestätigungssignales hin wird der dem Aufrechterhalten der Spannungsversorgung entsprechende Code 92H ausgegeben (Schritt S75). Anschließend schreitet die Steuerung zu Schritt S81 fort.

Wenn in Schritt S71 keine Anforderung für das Aufrechterhalten der Spannungsversorgung vorliegt, wird die Ausgabe des Taktsignals in Schritt S76 angefordert. Anschließend wird ein Code 63H für das Abschalten der Spannungsversorgung synchron mit dem Taktsignal ausgegeben (Schritt S77). Hierauf wird in Schritt S78 geprüft, ob von der Objektiv-CPU 30 ein Bestätigungssignal abgegeben wurde oder nicht.

Auf den Empfang eines Bestätigungssignales hin nimmt der Pegel des Anschlusses P18 den Wert L nach dem Verstreichen einer vorgegebenen Zeitspanne an (Schritte S79 und S80), um die Spannungsversorgung zu dem PZ-Motor 34 zu unterbrechen. Hierauf schreitet die Steuerung zu Schritt S81 fort.

Bei Schritt S81 wird die Ausgabe eines Taktsignales angefordert. Der Anforderungscode 61H zum Anfordern der Objektivinformation des Objektivs 2 wird synchron mit dem Taktsignal in Schritt S82 ausgegeben. Hierauf wird in Schritt S83 geprüft, ob das Bestätigungssignal, ausgegeben wurde oder nicht.

Wenn das Bestätigungssignal empfangen wurde, wird anschließend in Schritt S84 die Objektivinformation empfangen. Hieraus wird in Schritt S85 geprüft, ob das Bestätigungssignal ausgegeben wurde oder nicht.

Wenn das Bestätigungssignal in Schritt S85 emfpangen wurde, wird in Schritt S86 ein Taktsignal angefordert. Der Anforderungscode 33H zum Anfordern aller Daten wird synchron mit dem Taktsignal in Schritt S87 ausgegeben. Hierauf wird in Schritt S88 geprüft, ob ein Empfangsbestätigungssignal empfangen wird oder nicht.

Wenn das Empfangsbestätigungssignal empfangen wird, werden die folgenden Daten von 16 Byte in Schritt S89 eingegeben. Hierauf wird in Schritt S90 geprüft, ob ein den Abschluß der Übertragung bestätigendes Signal empfangen wird oder nicht.

Wenn ein Übertragungsabschlußsignal in Schritt S90 empfangen wird, wird in Schritt S91 geprüft, ob es eine Anforderung für das Aufrechterhalten der Spannungsversorgung gibt oder nicht. Wenn eine solche Anforderung vorliegt, wird der ein neues AE-Objektiv kennzeichnende Merker FCPU auf 1 gesetzt (Schritt S95). Anschließend kehrt die Steuerung zurück.

Wenn dagegen keine Anforderung für das Aufrechterhalten der Spannungsversorgung in Schritt S95 vorliegt, wird ein Taktsignal in Schritt S92 angefordert und ein vorgegebener Code ausgegeben (Schritt S93). Anschließend wird in Schritt S94 geprüft, ob ein Empfangsbestätigungssignal empfangen wird oder nicht.

Im folgenden wird die Hauptroutine der Haupt-CPU beschrieben.

Die Objektiv-CPU 30 startet, wenn die Rücksetzschaltung 68 den Reset auslöst, nachdem die Pegel des Anschlusses CONT und des Taktes Fmin1 durch die Anzeige-CPU 11 auf H gesetzt wurden.

Die Objektiv-CPU 30 führt die Initialisierung durch, nachdem ein Interrupt aller Operationen verboten wurde (Schritte S100 und S101).

Nach Abschluß der Initialisierung wird geprüft, ob von der Objektiv-Schnittstelle 41 ein den Abschluß der alten Kommunikation anzeigendes Abschlußsignal ausgegeben wurde oder nicht, d. h. ob der Pegel des Anschlusses den Wert L hat oder nicht (Schritt S102). Wenn das Abschlußsignal ausgegeben wurde, wird der Stopmerker FSTOP auf 1 gesetzt. Anschließend startet der Objektiv-CPU-Interrupt (Schritt S103).

Wenn dagegen kein Abschlußsignal ausgegeben wird, was bedeutet, daß die Steuerung noch in der alten Kommunikation verweilt, werden die Schalterzustände eingegeben und in dem RAM gespeichert, um nacheinander die verschiedenen vorgegebenen arithmetischen Operationen auszuführen (Schritt S105). Während dieser Operationen werden die Anfangsdaten in das 24- Bit-Schieberegister 56 geladen, indem die Daten verschoben und seriell an die Anzeige-CPU 11 ausgegeben werden.

Jedes Mal, wenn die vorgegebenen arithmetischen Operationen abgeschlossen sind, werden die Ergebnisse der arithmetischen Operationen (arithmetische Daten) an die Objektiv-Schnittstelle 41 übertragen (Schritt S106). Die arithmetischen Daten, die an die Objektiv-Schnittstelle 41 ausgegeben werden, werden anschließend in das 24-Bit-Schieberegister 56 mittels der Hardware geladen und nacheinander an die Anzeige- CPU 11 über den I/O-Block 50 übertragen, wie dies oben beschrieben wurde.

Wenn ein Rückwärtskonverter vorgesehen ist, werden Daten für 3 Byte ebenfalls an die Anzeige-CPU 11 von dem Rückwärtskonverter übertragen. Wenn die Übertragung der Daten von 19 Byte, einschließlich der 3 Byte Anfangsdaten und der 16 Byte arithmetischer Daten sowie die 3 Byte Daten des Rückwärtskonverters abgeschlossen ist, gibt die Objektiv-Schnittstelle 41 ein Abschlußsignal aus, das die Beendigung der alten Kommunikation anzeigt.

Nachdem die Ausgabe der arithmetischen Daten an die Anzeige- CPU 11 abgeschlossen wurde, wird in Schritt S107 geprüft, ob ein die Beendigung der alten Kommunikation anzeigendes Abschlußsignal ausgegeben wurde oder nicht.

Wenn ein solches Abschlußsignal empfangen wurde, wird von der Anzeige-CPU 11 in Schritt S108 ein Umschaltglied zum Umschalten zwischen neuer und alter Kommunikation eingegeben und ein Betätigungssignal ausgegeben (Schritt S109). Dies leitet die alte Kommunikation in die neue Kommunikation über.

In der neuen Kommunikation werden in Schritt S110 die Pegel der Anschlüsse P23 bis P29 eingegeben. Die Schalterzustände werden in dem internen RAM 30b gespeichert (Schritt S111).

Anschließend wird der Zustand des Motorvarioschalters SWPZ1 überprüft, um festzustellen, ob der Motorvariomodus oder der manuelle Variomodus eingestellt ist (Schritt S112). Wenn der Motorvarioschalter SWPZ1 ausgeschaltet ist, liegt der manuelle Variomodus vor, so daß der Merker (Bit), welcher die Anforderung für die Spannungsversorgung kennzeichnet, auf 0 gesetzt wird, um so die Spannungsversorgung des PZ-Motors 34 zu unterbrechen. Anschließend schreitet die Steuerung zu Schritt S116 fort.

Wenn der Motorvarioschalater SWPZ1 eingeschaltet ist, ist der Motorvariomodus eingeschaltet. Entsprechend werden in Schritt S14 die Pegel der Anschlüsse P21 bis P29 eingegeben, um die Schalterzustände betreffend die Variobetätigung zu überprüfen. Wenn die Pegel aller Anschlüsse P21 bis P29 auf H liegen, wird das Spannungsversorgungsanforderungsbit auf 0 gesetzt, da keine Motorvarioverstellung erfolgt.

Wenn der Pegel irgendeines der Anschlüsse P21 bis P29 auf L liegt, wird das Spannungsversorgungsanforderungsbit auf 1 gesetzt, um den PZ-Motor 34 mit elektrischer Energie zu versorgen, da der Schalter, die mit dem den Motorvariobetrieb betreffenden zugehörigen Anschluß verbunden ist, eingeschaltet ist (Schritt S115). Anschließend schreitet die Steuerung zu Schritt S116 fort.

Bei Schritt S116 wird der Merker FCONST für eine konstante Bildverzögerung auf 0 gesetzt. Anschließend schreitet die Steuerung zu Schritt S117 fort. Der Merker FCONST erfaßt, ob der Modus für eine konstante Bildvergrößerung eingestellt ist oder nicht. Bei dem dargestellten Ausführungsbeispiel bedeutet der Modus einer konstanten Bildvergrößerung einen Betriebszustand, in dem nach dem Scharfeinstellen des Objektivs auf ein in einer Objektentfernung D befindliches Objekt bei einer spezifischen Brennweite f, selbst bei einer kleinen Änderung ΔD in der Objektentfernung, der Motorvariomechanismus so gesteuert wird, daß die Brennweite f′ verändert wird, um die folgende Beziehung zu erfüllen:

D/f = (D + ΔD)/f′.

Bei Schritt S117 wird überprüft, ob der Motorvarioschalter SWPZ2 eingeschaltet ist oder nicht. Wenn der Motorvarioschalter SWPZ2 eingeschaltet ist, wird der Merker FCONST auf 1 gesetzt. Anschließend schreitet die Steuerung zu Schritt S119 fort. Wenn dagegen der Motorvarioschalter SWPZ2 nicht eingeschaltet ist, schreitet die Steuerung direkt zu Schritt S119 fort, ohne den Merker FCONST auf 1 zu setzen.

Hierauf wird in Schritt S119 ein serieller Interrupt zugelassen. Anschließend wird die Zeitgeberroutine gesetzt, um intermittierend die Routine der Schritte S110 bis S122 (Schritte S120 bis S121) im 125-ms-Zyklus auszuführen. Anschließend stoppt die Steuerung bei Schritt S122. Die Objektiv- CPU 30 führt die Operationen der Schritte S110 bis S122 alle 125 ms in Übereinstimmung mit der Einstellung der Zeitgeberroutine aus.

Im folgenden wird der serielle Interrupt der Objektiv-CPU beschrieben.

Fig. 15 zeigt ein Flußdiagramm für die neue Kommunikation, wenn die serielle Kommunikation durch die Anzeige-CPU 11 des Kameragehäuses 1 unterbrochen wird. Wenn die Anzeige-CPU 11 bewirkt, daß der Pegel des Anschlusses DATA auf L fällt, tritt die Objektiv-CPU 30 in die neue Kommunikation ein.

Zunächst verbietet die Objektiv-CPU 30 den Zeitgeberinterrupt durch den 10-ms-Zeitgeber und den 125-ms-Zeitgeber sowie den seriellen Interrupt (Schritte S130 und S131). Es ist zu bemerken, daß es sich bei dem 10-ms-Zeitgeberinterrupt um einen Motorvariosteuervorgang handelt, bei dem, wenn ein serieller Interrupt erlaubt ist, die Motorvarioverstellung in einem Intervall von 10 ms gesteuert wird.

Anschließend wird der Modus auf den -Ausgabemodus umgeschaltet, indem das Taktsignal von der Objektiv-CPU 30 ausgegeben wird, um so einer serielles Taktsignal an den Anschluß auszugeben (Schritt S132). Die Kommunikation mit dem Kameragehäuse wird synchron mit dem Taktsignal ausgeführt, das von dem Objektiv 2 ausgegeben wird.

Im Schritt S133 wird der Befehlscode von der Anzeige-CPU 11 eingegeben.

Anschließend wird in Schritt S134 geprüft, ob der 2/4-Code des Befehlscodes korrekt eingegeben wurde oder nicht. Der 2/4-Code bedeutet die ersten vier Bits, von denen zwei Bits stets den Pegel H und die übrigen Bits (zwei Bits) stets den Pegel L haben. Wenn diese Forderungen nicht erfüllt sind, wird keine Operation ausgeführt, da ein Eingabefehler des Befehlscodes vorliegt. Die Steuerung springt zu Schritt S167. Bei Schritt S167 wird der Modus auf den -Eingabemodus umgeschaltet, in dem der Takt von dem Kameragehäuse eingegeben wird, wie dies in Fig. 15C dargestellt ist. Anschließend werden der 10-ms-Zeitgeberinterrupt und der 125- ms-Zeitgeberinterrupt sowie der serielle Interrupt zugelassen (Schritte S168 und S169). Bei Schritt S170 kehrt die Steuerung für den Fall, daß der Stopmerker FSTOP 0 ist, direkt zurück. Ist der Stopmerker FSTOP 1, so kehrt die Steuerung zurück zu Schritt S120 der CPU-Hauptroutine, die in Fig. 14 dargestellt ist, nachdem der Stopmerker FSTOP in Schritt S171 auf 0 gesetzt wurde.

Wenn der 2/4-Code korrekt ist, wird in Schritt S135 geprüft, ob der Befehlscode ein Datenanforderungssignal ist oder nicht. Wenn der Befehlscode ein Datenanforderungssignal ist, wird ein Bestätigungssignal ausgegeben, um die angeforderten Daten zu berechnen oder um Daten von der Codeplatte und den Schaltern etc. einzugeben und diese Daten in dem internen RAM zu speichern (Schritte S136 bis S138).

Die gespeicherten Daten werden seriell synchron mit dem - Taktsignal in Schritt S139 ausgegeben. Nach Abschluß der Ausgabe der gespeicherten Daten wird das Bestätigungssignal ausgegeben, um den Datentransfer abzuschließen (Schritte S138-2, S139 und S140). Anschließend schreitet die Steuerung zu Schritt S167 fort.

Wenn die ersten vier Bits nicht der Befehlscode sind, wird der Code überprüft, um zu sehen, ob er 90H, 91H, 92H, 93H, der Ruhecode oder der Testcode ist (Schritte S141 bis S147, Schritt S152, Schritt S157, Schritte S160 und S165).

Wenn der Befehlscode der Code 90H ist (Objektivakkommodation), wird das Bestätigungssignal der Anzeige-CPU 11 übermittelt (Schritt S142). Anschließend werden die der gegenwärtigen Brennweite entsprechenden Daten von der Variocodeplatte 37 an die Anzeige-CPU 11 gesandt (Schritt S143). Bei Abschluß der Zuführung der Brennweitedaten zu der Anzeige- CPU 11 wird ein Bestätigungssignal ausgesandt, um das Objektiv zu akkommodieren oder einzufahren (Schritte S144 und S145). Anschließend schreitet die Steuerung zu Schritt S167 (Fig. 15C) fort.

Wenn der Befehlscode der Code 91H ist (Ausfahren des Objektivs), wird das Empfangsbestätigungssignal der Anzeige-CPU 11 übermittelt (Schritt S148). Anschließend werden die der vor der Akkommodation eingestellten Brennweite entsprechenden Daten von der Anzeige-CPU 11 eingegeben (Schritt S149). Nach Abschluß der Eingabe dieser Brennweitedaten wird das Bestätigungssignal ausgegeben, um die Eingabe dieser Brennweitedaten zu beenden (Schritt S150). Anschließend wird der PZ-Motor 34 angetrieben, um in Schritt S151 die Brennweite entsprechend den vorher eingegebenen Brennweitedaten einzustellen. Anschließend schreitet die Steuerung zu Schritt S167 fort.

Wenn der Befehlscode der Code 92H ist (Spannungsversorgung ausgeschaltet), wird in Schritt S153 das Empfangsbestätigungssignal ausgegeben. Anschließend wird das der Anforderung der Spannungsversorgung entsprechende PH-Bit auf 1 gesetzt (Schritt S154). Der 10-ms-Zeitgeber startet, um einen 10-ms-Zeitgeberinterrupt zuzulassen (Schritte S155 und S156). Anschließend schreitet die Steuerung zu Schritt S167 fort.

Wenn der Befehlscode der Code 93H ist (Spannungsversorgung AUS), wird ein Bestätigungssignal ausgegeben (Schritte S157 und S158). Das Spannungsversorgungs-Haltebit (PH-Bit) wird auf 0 gesetzt (Schritt S159). Anschließend schreitet die Steuerung zu Schritt S167 fort.

Wenn der Befehlscode keiner der oben genannten Codes 90H, 91H, 92H oder 93H ist, wird in Schritt 160 geprüft, ob es der Ruhecode C1H ist. Wenn der Befehlscode der Ruhecode C1H ist, wird ein Empfangsbestätigungssignal ausgegeben, um den Modus in den -Eingabemodus zu ändern, in dem der Pegel des Anschlusses auf L fällt (Schritte S161 und S162). Anschließend wird die Stopsignalgeneratorschaltung 69 in Schritt S163 gesetzt. Hierauf stoppt die Steuerung (Schritt S164). Der Ruhecode C1H wird so gesetzt, daß er das zweite Bit eines 1 Byte umfassenden Signales ist, so daß der Ruhecode C1H erhalten wird, wenn das zweite Bit den Pegel H hat.

Wenn der Befehlscode nicht der Ruhecode C1H ist, wird in Schritt S165 geprüft, ob der Befehlscode der Testcode FXH ist. Wenn der Befehlscode der Testcode FXH ist, wird die Testoperation in Schritt S166 durchgeführt. Danach schreitet die Steuerung zu Schritt S167 fort. Wenn der Befehlscode nicht der Testcode FXH ist, überspringt die Steuerung den Schritt S166 in Richtung auf den Schritt S167. Der Testmodus wird während einer Bildaufnahme nicht verwendet, dient jedoch dazu, eine vorbestimmte Datenkommunikation auszuführen, wenn das Objektiv nicht an dem Kameragehäuse befestigt ist, beispielsweise beim Zusammenbau des Objektivs oder bei seiner Justierung etc.

In Schritt S167 wird der Modus in den -Eingabemodus geändert, in dem das Taktsignal von der Anzeige-CPU 11 empfangen werden kann. Anschließend werden der serielle Interrupt, der 10-ms-Zeitgeberinterrupt und der 125-ms-Zeitgeberinterrupt zugelassen (Schritte S168 und S169).

Hierauf wird in Schritt S170 überprüft, ob der Stopmerker FSTOP den Wert 1 hat oder nicht. Hat der Stopmerker den Wert 1, wird er in Schritt S171 auf 0 gesetzt. Die Steuerung kehrt zu Schritt S120 der Hauptroutine der Objektiv-CPU zurück. Wenn dagegen FSTOP in Schritt S170 den Wert 0 hat, kehrt die Steuerung zurück.

Da die Objektiv-CPU die Daten asynchron mit dem Taktsignal des Kameragehäuses setzen kann, ist es bei der erfindungsgemäßen Lösung nicht erforderlich, wie man aus der vorstehenden Diskussion erkennen kann, die Daten in einem konstanten Intervall zu setzen, das von dem Kameragehäuse vorgegeben wird.

Da ferner die Anfangsdaten des Objektivs durch die Hardware in das Schieberegister 56 der Objektiv-Schnittstelle 41 gesetzt werden und sukzessive aus dieser ausgegeben werden, kann die Objektiv-CPU 30 die erforderlichen arithmetischen Operationen während des Setzens und der Ausgabe der Anfangsdaten des Objektivs durchführen, woraus sich eine Reduktion der für die Übertragung der Objektivdaten erforderlichen Zeit ergibt.

Es ist möglich, ein konventionelles Objektiv oder ein altes AE-Objektiv an das Kameragehäuse anzubauen, auf welches sich die vorliegende Erfindung bezieht, um Bilder aufzunehmen. Es ist aber auch möglich, ein fotografisches Objektiv 2 an ein konventionelles Kameragehäuse anzubauen.

Da in dem Objektiv Eingabe- und Ausgabemittel zum Setzen der Objektivdaten asynchron mit dem Taktsignal des Kameragehäuses vorgesehen sind, erkennt man aus der obigen Diskussion der erfindungsgemäßen Lösung, daß die Daten unabhängig von der Zeit gesetzt werden können, die von der Steuereinrichtung des Kameragehäuses vorgegeben wird.

Selbst wenn ferner das Kameragehäuse ein alter Typ ist ungleich der hier besprochenen Erfindung mit einem System zum Austauschen von Information mit dem oben beschriebenen Objektiv, kann das Objektiv seine Anfangsdaten und bestimmte berechnete Anfangsdaten an das Kameragehäuse über die Eingabe- und Ausgabemittel übertragen. Das erfindungsgemäße Kameragehäuse kann auch mit einem herkömmlichen fotografischen Objektiv verbunden werden.

Gemäß einem Ausführungsbeispiel der Erfindung kann Information über eine serielle Kommunikation in Übereinstimmung mit Taktsignalen von dem Kameragehäuse auf demselben Weg wie bisher übertragen werden. Wenn die in der Objektiv-Schnittstelle 41 angeordnete Schaltungsanordnung nicht betätigt wird, ist es außerdem möglich, Information zwischen der Objektiv-CPU 30 und dem Kameragehäuse (Anzeige-CPU 11) auszutauschen. Ferner ist es möglich, Daten zu berechnen und einige spezielle Daten abzuziehen, die an das Kameragehäuse in Übereinstimmung mit einem Befehl des Kameragehäuses übertragen werden.

Das fotografische Objektiv in dem beschriebenen Ausführungsbeispiel umfaßt eine Informationsprozessoreinrichtung, Eingabe- und Ausgabemittel, welche die Objektivdaten ohne Rücksicht auf die von der Takteinrichtung des Kameragehäuses ausgegebenen Taktsignale bestimmt, und eine Schaltereinrichtung, welche das Kameragehäuse befähigt, Information mit dem Objektiv auszutauschen, ohne daß diese durch die Eingabe- und Ausgabemittel läuft. Das Kameragehäuse in dem beschriebenen Ausführungsbeispiel umfaßt eine Informationsverarbeitungseinrichtung, welche Information nicht nur mit dem hier beschriebenen Objektiv über die Eingabe- und Ausgabemittel austauscht, sondern auch mit einem Objektiv älteren Typs durch direkten Kontakt mit seinen Informationsverarbeitungsmitteln. Infolgedessen kann die für den Datenaustausch benötigte Zeit reduziert werden, da nur einige der speziellen Daten übertragen werden können. Die Belastung des Kameragehäuses wird daher verringert aufgrund der Tatsache, daß die in dem Objektiv installierten Informationsverarbeitungsmittel einige der Aufgaben übernehmen, welche üblicherweise die innerhalb des Kameragehäuses installierten Informationsverarbeitungsmittel unter Befehl des Kameragehäuses ausgeführt haben.

Da das Kameragehäuse mit einem Objektiv herkömmlichen Typs verwendet werden kann und das Objektiv ebenfalls mit einem herkömmlichen Kameratyp verwendet werden kann, können beide Teile vielseitig eingesetzt werden.

Claims (58)

1. Kamerasystem, umfassend ein Kameragehäuse (1) und ein fotografisches Objektiv (2), das lösbar mit dem Kameragehäuse (1) verbunden ist, wobei das Objektiv (2) umfaßt:
eine Eingabe- und Ausgabeeinrichtung zum Eingeben bzw. Ausgeben von Daten in das bzw. aus dem Kameragehäuse, eine Zeitsteuereinrichtung zum Ausgeben von Taktimpulsen zum Treiben der Eingabe- und Ausgabeeinrichtung, und
eine Ladeeinrichtung zum Laden spezieller Anfangsdaten des Objektivs (2) in die Eingabe- und Ausgabeeinrichtung in Übereinstimmung mit den Taktimpulsen, wobei das Kameragehäuse (1) eine Informationsprozessoreinrichtung zum Empfangen der speziellen Anfangsdaten des Objektivs (2) umfaßt, die in die Eingabe- und Ausgabeeinrichtung geladen wurden.

2. Kamerasystem nach Anspruch 1, dadurch gekennzeichnet, daß die Informationsverarbeitungseinrichtung einen Taktsignalgenerator umfaßt, so daß die in die Eingabe- und Ausgabeeinrichtung geladenen Anfangsdaten des Objektivs (2) zu der Informationsverarbeitungseinrichtung in Übereinstimmung mit den von dem Taktsignalgenerator der Informationsverarbeitungseinrichtung erzeugten Taktsignale übertragen werden.

3. Kamerasystem nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitsteuereinrichtung eine Objektiv-CPU (30) umfaßt.

4. Kamerasystem nach Anspruch 3, dadurch gekennzeichnet, daß die Zeitsteuereinrichtung ferner eine Takteinrichtung zur Ausgabe von Taktsignalen umfaßt, so daß die Objektiv-CPU (30) in Übereinstimmung mit den von der Takteinrichtung erzeugten Taktimpulse arbeitet.

5. Kamerasystem nach Anspruch 4, dadurch gekennzeichnet, daß das Objektiv (2) eine Schnittstelle (41) umfaßt, die ein Schieberegister (56) als Ladeeinrichtung und Eingabe- und Ausgabeeinrichtung hat.

6. Kamerasystem nach Anspruch 4, dadurch gekennzeichnet, daß das Objektiv (2) eine Schnittstelle (41) mit einem Schieberegister (56) als Ladeeinrichtung und Eingabe- und Ausgabeeinrichtung umfaßt, so daß die Objektivdaten in das Schieberegister (56) in Übereinstimmung mit den von der Takteinrichtung erzeugten Taktsignalen geladen werden.

7. Kamerasystem nach Anspruch 6, dadurch gekennzeichnet, daß die Schnittstelle (41) spezielle in das Schieberegister geladene Daten an die Informationsverarbeitungseinrichtung des Kameragehäuses (1) in Übereinstimmung mit Taktsignalen überträgt, die von dem Taktsignalgenerator der Informationsverarbeitungseinrichtung ausgesandt werden.

8. Kamerasystem nach Anspruch 4, dadurch gekennzeichnet, daß die Anfangswerte des Objektivs (2) in das Schieberegister (56) in Übereinstimmung mit Taktsignalen geladen werden, die von der Takteinrichtung der Zeitsteuereinrichtung erzeugt werden, und daß die Schnittstelle (41) die in das Schieberegister (56) geladenen Objektivdaten der Informationsverarbeitungseinrichtung des Kameragehäuses (1) in Übereinstimmung mit Taktsignalen überträgt, die von dem Taktsignalgenerator der Informationsverarbeitungseinrichtung ausgegeben werden.

9. Kamerasystem nach Anspruch 8, dadurch gekennzeichnet, daß die Objektiv-CPU arithmetische Operationen mit den Anfangsdaten und speziellen Objektivdaten während der Übertragung der in das Schieberegister (56) geladenen Objektivdaten zu der Informationsverarbeitungseinrichtung ausführt.

10. Kamera nach Anspruch 9, dadurch gekennzeichnet, daß die von der Objektiv-CPU (30) berechneten Anfangsdaten des Objektivs (2) geladen werden, nachdem die in das Schieberegister (56) geladenen Anfangswerte des Objektivs (2) verschoben wurden.

11. Kamerasystem nach Anspruch 10, dadurch gekennzeichnet, daß das Schieberegister von dem Typ ist, bei dem die Eingabe parallel und die Ausgabe seriell erfolgt.

12. Kamerasystem nach Anspruch 10, dadurch gekennzeichnet, daß die Objektiv-CPU die Objektivdaten berechnet und die berechneten Objektivdaten an die Informationsverarbeitungseinrichtung überträgt, nachdem die berechneten Anfangsdaten des Objektivs (2) von dem Schieberegister (56) zur Informationsverarbeitungseinrichtung verschoben wurden, wobei die Übertragung in Übereinstimmung mit den Taktsignalen erfolgt, die von dem Taktsignalgenerator der Informationsverarbeitungseinrichtung ausgegeben werden.

13. Kamerasystem nach Anspruch 12, dadurch gekennzeichnet, daß die von der Objektiv-CPU berechneten Objektivdaten direkt von der Schnittstelle (41) zu der Informationsverarbeitungseinrichtung ohne Durchlauf durch das Schieberegister (56) übertragen werden.

14. Kamerasystem nach Anspruch, dadurch gekennzeichnet, daß das fotografische Objektiv ein Varioobjektiv ist.

15. Kamerasystem nach Anspruch 14, dadurch gekennzeichnet, daß das Varioobjektiv eine Einrichtung zur Erfassung der Brennweite umfaßt.

16. Kamerasystem nach Anspruch 15, dadurch gekennzeichnet, daß die Anfangswerte des Objektivs (2) die Brennweite betreffende Daten umfassen, die von der Einrichtung zur Erfassung der Brennweite ermittelt werden.

17. Kamerasystem nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß das Objektiv (2) eine Gruppe von Linsen zur Fokussierung des Objektivs sowie eine Einrichtung zur Messung der Entfernung umfaßt, um die Position der Fokussierungslinsengruppe zu ermitteln.

18. Kamerasystem nach Anspruch 17, dadurch gekennzeichnet, daß die Anfangswerte des Objektivs (2) Entfernungsdaten umfassen, die von der Entfernungsmeßeinrichtung ermittelt wurden.

19. Kamerasystem nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß das fotografische Objektiv (2) einen Makromechanismus und eine Makromeßeinrichtung umfaßt, um den Übergang zu dem Makromechanismus zu erfassen.

20. Kamerasystem nach Anspruch 19, dadurch gekennzeichnet, daß die Anfangswerte des Objektivs Daten umfassen, die von der Makromeßeinrichtung ermittelt werden.

21. Kamerasystem nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, daß das fotografische Objektiv (2) und das Kameragehäuse (1) eine objektivseitige Halterung bzw. eine gehäuseseitige Halterung umfassen.

22. Kamerasystem nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, daß die objektivseitige Halterung und die gehäuseseitige Halterung elektrische Kontakte umfassen, die miteinander verbindbar sind, um eine Datenkommunikation zwischen der Eingabe- und Ausgabeeinrichtung und der Informationsverarbeitungseinrichtung zu ermöglichen.

23. Kamerasystem nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, daß die Informationsverarbeitungseinrichtung des Kameragehäuses (1) eine (CPU 10, 11) umfaßt.

24. Kamerasystem nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, daß die Informationsverarbeitungseinrichtung des Kameragehäuses (1) einen Taktsignalgenerator umfaßt, so daß die in die Eingabe- und Ausgabeeinrichtung geladenen Anfangsdaten in Übereinstimmung mit Taktsignalen gelesen werden, die von dem Taktsignalgenerator erzeugt werden.

25. Kamerasystem nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet, daß das Kameragehäuse (1) einen Taktsignalgenerator umfaßt und daß die Informationsverarbeitungseinrichtung Befehlsdaten an die Objektiv-CPU (30) in Übereinstimmung mit Taktsignalen übermittelt, die von dem Taktsignalgenerator des Kameragehäuses (1) erzeugt werden.

26. Kamerasystem nach Anspruch 23, dadurch gekennzeichnet, daß die Objektiv-CPU (30) entsprechend den von der Informationsverarbeitungseinrichtung übertragenen Befehlsdaten Objektivdaten zu der Informationsverarbeitungseinrichtung in Übereinstimmung mit Taktsignalen überträgt, die von dem Taktsignalgenerator des Kameragehäuses (1) ausgesandt werden.

27. Kamerasystem nach einem der Ansprüche 1 bis 26, dadurch gekennzeichnet, daß das fotografische Objektiv ferner umfaßt:
eine Informationsverarbeitungseinrichtung zum Austausch von Information mit der Informationsverarbeitungseinrichtung innerhalb des Kameragehäuses (1),
eine Schaltereinrichtung zum Umschalten von der einen Verbindung, bei der die Anfangswerte des Objektivs (2) von der Eingabe- und Ausgabeeinrichtung zu der Informationsverarbeitungseinrichtung innerhalb des Kameragehäuses (1) übertragen werden können, auf die andere Verbindung, bei der die Information zwischen der Informationsverarbeitungseinrichtung innerhalb des Objektivs (2) und der Informationsverarbeitungseinrichtung innerhalb des Kameragehäuses und vice versa übertragen werden kann.

28. Kamerasystem nach Anspruch 27, dadurch gekennzeichnet, daß die Informationsverarbeitungseinrichtung innerhalb des Objektivs (2) eine Rechenvorrichtung zum Berechnen vorbestimmter Objektivdaten umfaßt.

29. Kamerasystem nach Anspruch 28, dadurch gekennzeichnet, daß die Recheneinrichtung vorbestimmte Anfangswerte des Objektivs (2) berechnet und daß die Informationsverarbeitungseinrichtung innerhalb des Objektivs die berechneten vorbestimmten Anfangswerte des Objektivs (2) in die Eingabe- und Ausgabeeinrichtung lädt, nachdem die Anfangswerte des Objektivs (2) in die Eingabe- und Ausgabeeinrichtung geladen wurden.

30. Kamerasystem nach Anspruch 28, dadurch gekennzeichnet, daß das Objektiv (2) eine Meßeinrichtung zum Erfassen der Beendigung des Prozesses umfaßt, in dem die Anfangswerte des Objektivs in die Eingabe- und Ausgabeeinrichtung geladen wurden, wobei die Daten an die Informationsverarbeitungseinrichtung innerhalb des Gehäuses (1) übertragen werden.

31. Kamerasystem nach Anspruch 30, dadurch gekennzeichnet, daß die Schalteinrichtung die Informationsverarbeitungseinrichtung innerhalb des Objektivs mit der Informationsverarbeitungseinrichtung innerhalb des Kameragehäuses (1) bei Feststellen des Abschlusses des Prozesses verbindet, indem die Anfangswerte des Objektivs in die Eingabe- und Ausgabeeinrichtung geladen wurden, wobei die Daten zu der Informationsverarbeitungseinrichtung innerhalb des Gehäuses (1) übertragen werden.

32. Kamerasystem nach Anspruch 31, dadurch gekennzeichnet, daß die Schalteinrichtung ihre Aufgabe in Übereinstimmung mit dem Signal erfüllt, das von der Informationsverarbeitungseinrichtung innerhalb des Kameragehäuses (1) ausgesandt wird.

33. Kamerasystem nach Anspruch 28, dadurch gekennzeichnet, daß die Informationsverarbeitungseinrichtung innerhalb des Objektivs Information berechnet entsprechend der von der Informationsverarbeitungseinrichtung innerhalb des Kameragehäuses (1) ausgesandten Information, wenn sie mit der informationsverarbeitenden Einrichtung innerhalb des Kameragehäuses verbunden ist, und ihre berechnete Information an die Informationsverarbeitungseinrichtung innerhalb des Kameragehäuses (1) durch Synchronisierung der Taktimpulse der Zeitsteuereinrichtung überträgt.

34. Kamerasystem nach Anspruch 27, dadurch gekennzeichnet, daß die Eingabe- und Ausgabeeinrichtung ein Schieberegister (56) umfaßt, in welches die Anfangsdaten des Objektivs (2) geladen werden.

35. Kamerasystem nach Anspruch 34, dadurch gekennzeichnet, daß das Schieberegister seine Rolle bei der Synchronisierung der Taktimpulse der Zeitsteuereinrichtung spielt.

36. Kamerasystem, umfassend ein Kameragehäuse (1) und ein fotografisches Objektiv (2), das lösbar mit dem Kameragehäuse (1) verbunden ist, dadurch gekennzeichnet, daß das fotografische Objektiv (2) umfaßt:
eine Recheneinrichtung zum Berechnen vorgegebener Objektivdaten,
eine Informationsverarbeitung zum Austauschen von Daten mit dem Kameragehäuse (1),
eine Einrichtung zum Erfassen der Anfangswerte des Objektivs (2), um die geeigneten Anfangswerte des Objektivs (2) zu bestimmen,
eine Zeitsteuereinrichtung zum Ausgeben von Taktimpulsen,
eine Eingabe- und Ausgabeeinrichtung, die die Eingabe- und Ausgabemittel umfaßt, in welche die Anfangswerte des Objektivs und die vorbestimmten Daten, die von der Recheneinrichtung berechnet werden, geladen werden, und welche die in die Eingabe- und Ausgabeeinrichtung geladenen Daten an das Kameragehäuse (1) überträgt in Übereinstimmung mit Taktimpulsen, die von dem Kameragehäuse (1) ausgesandt werden,
eine Ladeeinrichtung zum Laden der Anfangswerte des Objektivs und der berechneten Anfangswerte des Objektivs in die Eingabe- und Ausgabewerte in Übereinstimmung mit Taktimpulsen, und
eine Anschlußeinrichtung zum Anschluß der Informationsverarbeitungseinrichtung ohne Durchlaufen der Speichereinrichtung, wenn die Anfangswerte des Objektivs von der Eingabe- und Ausgabeeinrichtung zu dem Kameragehäuse (1) übertragen wurden.

37. Fotografisches Objektiv, das lösbar mit einem Kameragehäuse verbindbar ist, gekennzeichnet durch:
eine Eingabe- und Ausgabeeinrichtung zum Eingeben und Ausgeben von Daten an ein und von einem Kameragehäuse (1),
eine Zeitsteuereinrichtung zum Ausgeben von Taktimpulsen zum Treiben der Eingabe- und Ausgabeeinrichtung und
eine Ladeeinrichtung zum Laden spezieller Anfangsdaten des Objektivs in die Eingabe- und Ausgabeeinrichtung in Übereinstimmung mit den Taktimpulsen,
wobei die Eingabe- und Ausgabeeinrichtung eine Funktion zur Übertragung der speziellen Anfangsdaten des Objektivs an das Kameragehäuse (1) synchron mit den Taktimpulsen hat, die von dem Kameragehäuse (1) ausgegeben werden.

38. Objektiv nach Anspruch 37, dadurch gekennzeichnet, daß die Zeitsteuereinrichtung eine Objektiv-CPU (30) umfaßt.

39. Objektiv nach Anspruch 38, dadurch gekennzeichnet, daß die Zeitsteuereinrichtung ferner eine Takteinrichtung zur Aussendung von Taktsignalen umfaßt, so daß die Objektiv-CPU (30) in Übereinstimmung mit den von der Takteinrichtung ausgesandten Taktsignalen arbeitet.

40. Objektiv nach Anspruch 39, gekennzeichnet durch eine Schnittstelle (41) mit einem Schieberegister (56) als Ladeeinrichtung sowie Eingabe- und Ausgabeeinrichtung.

41. Objektiv nach Anspruch 39, gekennzeichnet durch eine Schnittstelle (41) mit einem Schieberegister (56) als Ladeeinrichtung sowie Eingabe- und Ausgabeeinrichtung, so daß die Objektivdaten in das Schieberegister (56) in Übereinstimmung mit den von der Takteinrichtung ausgesandten Taktsignalen geladen werden.

42. Objektiv nach Anspruch 41, dadurch gekennzeichnet, daß die Schnittstelle (41) die speziellen Daten, die in das Schieberegister (56) geladen wurden, zu dem Kameragehäuse (1) in Übereinstimmung mit Taktsignalen überträgt, die von dem Taktsignalgenerator des Kameragehäuses (1) ausgesandt wurden.

43. Objektiv nach Anspruch 39, dadurch gekennzeichnet, daß die Anfangswerte des Objektivs (2) in das Schieberegister in Übereinstimmung mit Taktsignalen geladen werden, die von der Takteinrichtung der Zeitsteuereinrichtung ausgesandt werden, und daß die Schnittstelle (41) die in das Schieberegister (56) geladenen Daten in das Kameragehäuse (1) in Übereinstimmung mit den von dem Kameragehäuse (1) ausgesandten Taktsignalen überträgt.

44. Objektiv nach Anspruch 43, dadurch gekennzeichnet, daß die Objektiv-CPU eine arithmetische Operation betreffend Anfangsdaten und spezifische Objektivdaten während der Übertragung der in das Schieberegister geladenen Objektivdaten an das Kameragehäuse (1) ausführt.

45. Objektiv nach Anspruch 44, dadurch gekennzeichnet, daß die von der Objektiv-CPU (30) berechneten Anfangsdaten des Objektivs geladen werden, nachdem die in das Schieberegister (56) geladenen Anfangswerte des Objektivs verschoben wurden.

46. Objektiv nach Anspruch 45, dadurch gekennzeichnet, daß das Schieberegister (56) von dem Typ ist, bei dem die Eingabe parallel und die Ausgabe seriell erfolgt.

47. Objektiv nach Anspruch 45, dadurch gekennzeichnet, daß die Objektiv-CPU (30) die Objektivdaten berechnet und die berechneten Daten an die Informationsverarbeitungseinrichtung überträgt, nachdem die berechneten Anfangsdaten des Objektivs (2) an das Kameragehäuse (1) aus dem Schieberegister (56) ausgegeben wurden in Übereinstimmung mit Taktsignalen, die von dem Kameragehäuse (1) erzeugt wurden.

48. Objektiv nach Anspruch 47, dadurch gekennzeichnet, daß die von der Objektiv-CPU (30) berechneten Objektivdaten direkt von der Schnittstelle (41) an das Kameragehäuse (1) ohne Durchlaufen des Schieberegisters (56) übertragen werden.

49. Objektiv nach einem der Ansprüche 37 bis 48, dadurch gekennzeichnet, daß das Objektiv (2) ein Varioobjektiv ist.

50. Objektiv nach Anspruch 49, dadurch gekennzeichnet, daß das Varioobjektiv eine Meßeinrichtung zum Erfassen der Brennweite hat.

51. Objektiv nach Anspruch 50, dadurch gekennzeichnet, daß die Anfangsdaten des Objektivs die von der Brennweitenmeßeinrichtung erfaßten Brennweitedaten umfassen.

52. Objektiv nach einem der Ansprüche 37 bis 51, dadurch gekennzeichnet, daß es eine Gruppe von Fokuseinstellinsen und eine Entfernungsmeßeinrichtung zum Erfassen der Position der Fokuseinstellinsengruppe umfaßt.

53. Objektiv nach Anspruch 52, dadurch gekennzeichnet, daß die Anfangsdaten des Objektivs die von der Entfernungsmeßeinrichtung erfaßten Entfernungsdaten umfassen.

54. Objektiv nach einem der Ansprüche 37 bis 53, dadurch gekennzeichnet, daß es einen Makromechanismus und eine Makromeßeinrichtung zum Erfassen des Übergangs auf den Makromechanismus umfaßt.

55. Objektiv nach Anspruch 54, dadurch gekennzeichnet, daß die Anfangswerte des Objektivs die von der Makromeßeinrichtung erfaßten Daten umfassen.

56. Objektiv nach einem der Ansprüche 37 bis 55, dadurch gekennzeichnet, daß das Objektiv (2) und das Kameragehäuse (1) eine objektivseitige Halterung bzw. eine kameraseitige Halterung umfassen.

57. Objektiv nach Anspruch 56, dadurch gekennzeichnet, daß die objektivseitige Halterung und die gehäuseseitige Halterung elektrische Kontakte umfassen, die miteinander verbunden werden, um eine Datenkommunikation zwischen der Eingabe- und Ausgabeeinrichtung und der Informationsverarbeitungseinrichtung auszuführen.

58. Objektiv, welches lösbar mit einem Kameragehäuse (1) verbindbar ist, gekennzeichnet durch:
eine Objektivinformationsverarbeitungseinrichtung zum Berechnen vorbestimmter Objektivdaten und zum Eingeben und Ausgeben von Daten zu dem und von dem Kameragehäuse (1),
eine Anfangswertbestimmungseinrichtung zum Bestimmen spezieller Anfangswerte des fotografischen Objektivs (2),
eine Takteinrichtung zum Ausgeben von Taktimpulsen,
eine Eingabe- und Ausgabeeinrichtung mit einem Speicher, in den die Anfangswerte des Objektivs und die berechneten Anfangswerte geladen werden, die von der Objektivinformationsverarbeitungseinrichtung berechnet werden, wobei die Eingabe- und Ausgabeeinrichtung anschließend die in den Speicher geladenen Daten an das Kameragehäuse (1) überträgt durch Synchronisieren der Taktimpulse, die entweder von der Takteinrichtung oder der innerhalb des Kameragehäuses angeordneten Takteinrichtung ausgegeben werden,
eine Ladeeinrichtung zum Laden der Anfangswerte des Objektivs und der berechneten Anfangswerte in die Speichereinrichtung in Übereinstimmung mit Taktimpulsen, die entweder von der Takteinrichtung oder der innerhalb des Kameragehäuses (1) angeordneten Takteinrichtung erzeugt werden,
eine Meßeinrichtung zum Erfassen des Abschlusses des Prozesses, währenddessen die Anfangswerte des Objektivs und die in geeigneter Weise berechneten Anfangswerte des Objektivs in das Kameragehäuse (1) geladen werden, und
eine Verbindungseinrichtung zum Verbinden der Informationsverarbeitungseinrichtung mit dem Kameragehäuse ohne Durchlaufen der Speichereinrichtung, wenn der Abschluß des Prozesses erfaßt wird, währenddessen die Anfangswerte des Objektivs und die berechneten Anfangswerte in das Kameragehäuse (1) geladen werden.